KR20010111603A - 반도체패키지용 금형 - Google Patents

반도체패키지용 금형 Download PDF

Info

Publication number
KR20010111603A
KR20010111603A KR1020000032217A KR20000032217A KR20010111603A KR 20010111603 A KR20010111603 A KR 20010111603A KR 1020000032217 A KR1020000032217 A KR 1020000032217A KR 20000032217 A KR20000032217 A KR 20000032217A KR 20010111603 A KR20010111603 A KR 20010111603A
Authority
KR
South Korea
Prior art keywords
lead frame
mold
lead
flat surface
protrusion
Prior art date
Application number
KR1020000032217A
Other languages
English (en)
Inventor
성필제
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000032217A priority Critical patent/KR20010111603A/ko
Publication of KR20010111603A publication Critical patent/KR20010111603A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체패키지용 금형에 관한 것으로, 봉지 공정중 봉지재가 리드프레임의 외측으로 규정치 이상 흘러 넘치지 않토록, 반도체칩이 접착되고, 와이어가 본딩된 리드프레임을 밀폐된 일정 공간에 위치시키고 봉지재로 봉지하는 반도체패키지용 금형에 있어서, 상부에는 상기 리드프레임이 안치되도록 제1평탄면이 형성되고, 상기 제1평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제1캐비티가 형성되며, 상기 제1캐비티와 인접한 제1평탄면에는 상기 리드프레임의 리드와 리드 사이에 끼워지는 동시에 그 상부로 더 돌출되도록 돌출부가 형성된 하부 금형과; 하부에는 상기 리드프레임을 하부 방향으로 밀착시키도록 제2평탄면이 형성되고, 상기 제2평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제2캐비티가 형성되며, 상기 제2평탄면에는 상기 상부 금형의 돌출부가 결합되도록 일정 깊이의 요홈부가 형성된 상부 금형을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지용 금형{Mold for semiconductor package}
본 발명은 반도체패키지용 금형에 관한 것으로, 더욱 상세하게 설명하면 리드프레임을 이용한 반도체패키지의 제조 과정에 있어서, 봉지 공정중 봉지재가 리드프레임의 외측으로 규정치 이상 흘러 넘치는 현상을 방지할 수 있는 반도체패키지용 금형에 관한 것이다.
통상 반도체패키지의 제조 과정은 원자재 검사, 반도체칩 및 리드프레임 제공, 반도체칩 탑재, 와이어 본딩, 봉지, 트리밍, 도금, 마킹 및 포밍 공정 등으로 이루어져 있다. 이러한 공정중 봉지 공정 및 트리밍 공정을 좀더 상세히 설명하면, 봉지 공정은 반도체칩과 와이어 본딩된 리드프레임을 봉지재(열경화성 수지)를 이용하여 자재(반도체칩 및 리드프레임)를 외부의 충격 및 접촉으로부터 보호하고 와관상 제품의 형태를 만들기 위하여 일정한 모양을 지닌 금형(상부 금형 및 하부 금형)에 상기 자재를 탑재한 후 봉지하게 되는데, 자재의 견고성을 유지하기 위해 주어진 온도와 시간에 맞추어 경화시켜 봉지한다. 한편, 트리밍 공정은 봉지 공정에서 봉지재의 누출을 방지하기 위해 리드와 리드 사이를 연결한 댐바 부분을 제품의 사용 용도에 적합하도록 제거할 뿐만 아니라 이때 상기 리드와 리드 사이로 규정치이상 흘러 나온 봉지재 찌꺼기(플래시)도 제거하게 된다.
즉, 종래에는 자재를 봉지함에 있어서 도1a에 예시된 바와 같은 리드프레임(LF)을 도1b와 같이 하부 금형(10)위에 올려 놓고 상부 금형(20)을 결합하여 리드프레임(LF)의 댐바(33) 부분을 누른 상태에서 봉지재(50)를 투입하여 자재를 도1c와 같은 일정 형상으로 봉지하게 되는데 이때 내부리드와 내부리드(32)를 연결하고 있는 댐바(33)가 각 리드 사이로 누출되려는 봉지재(50)를 막아주게 된다. 그런데 이는 댐바(33)와 접촉하는 하부 금형(10) 및 상부 금형(20)의 접촉면이 평평하게 되어 있어 봉지 라인(52) 외측으로 많은 플래시가 발생되는 단점이 있다. 예를 들면 도1c의 확대도에 도시된 바와 같이 댐바(33) 내측과 봉지재(50)로 형성된 봉지 라인(52) 사이의 영역(이는 트리밍 공정에서 댐바(33)를 용이하게 제거하기 위해 봉지 라인(52)이 댐바(33)와 일정거리 이격되도록 고의적으로 설계된 영역임)에 많은 플래시가 발생한다. 따라서, 트림 공정중 상기 플래시를 제거하는 공정도 반듯이 수반되어야 한다.
더불어, 댐바(33)가 없는 리드프레임을 사용할 경우에는 아무리 리드를 단단히 누른다 하더라도 봉지재가 각 리드 사이의 공간(리드와 리드 사이의 너비×리드프레임의 두께)으로 새어나오게 되므로 반도체패키지의 제조가 어렵게 되는 단점이 있다. 도면중 미설명 부호 31은 칩탑재판, 34는 외부리드이다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 봉지 공정중 봉지재가 리드프레임의 외측으로 규정치 이상 흘러 넘치는 현상을방지할 수 있는 반도체패키지용 금형을 제공하는데 있다.
본 발명의 또다른 목적은 댐바가 없는 리드프레임의 봉지시에도 봉지재가 규정치 이상 흘러 넘치는 현상을 방지할 수 있는 반도체패키지용 금형을 제공하는데 있다.
도1a는 통상적인 리드프레임을 도시한 평면도이고, 도1b는 상부 금형 및 하부 금형에 리드프레임이 위치되어 봉지되는 상태를 도시한 단면도이며, 도1c는 봉지재로 봉지된 리드프레임 도시한 평면도이다.
도2a는 본 발명에 의한 반도체패키지용 금형의 한예를 도시한 단면도이고, 도2b 및 도2c는 상부 금형 및 하부 금형 사이의 마찰 표면적을 줄이기 위한 다른 예를 도시한 단면도이다.
도3은 본 발명에 의한 금형에 리드프레임이 탑재되어 봉지되는 상태를 도시한 단면도이다.
도4a 및 도4b는 본 발명에 의한 금형에 리드프레임이 탑재되어 봉지되는 상태를 도시한 부분 평면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 반도체패키지용 금형
10; 하부 금형 11; 제1평탄면
12; 제1캐비티 13; 돌출부
20; 상부 금형 21; 제2평탄면
22; 제2캐비티 23; 요홈부
31; 칩탑재판 32; 내부리드
33; 댐바 34; 외부리드
40; 반도체칩
상기한 목적을 달성하기 위해 본 발명은 반도체칩이 접착되고, 와이어가 본딩된 리드프레임을 밀폐된 일정 공간에 위치시키고 봉지재로 봉지하는 반도체패키지용 금형에 있어서, 상부에는 상기 리드프레임이 안치되도록 제1평탄면이 형성되고, 상기 제1평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제1캐비티가 형성되며, 상기 제1캐비티와 인접한 제1평탄면에는 상기 리드프레임의 리드와 리드 사이에 끼워지는 동시에 그 상부로 더 돌출되도록 돌출부가 형성된 하부 금형과; 하부에는 상기 리드프레임을 하부 방향으로 밀착시키도록 제2평탄면이 형성되고, 상기 제2평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제2캐비티가 형성되며, 상기 제2평탄면에는 상기 상부 금형의 돌출부가 결합되도록 일정 깊이의 요홈부가 형성된 상부 금형을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 하부 금형의 돌출부는 단면상 대략 직사각형, 사다리꼴 또는 반원형 중 어느 하나로 형성되고, 상기 요홈부는 상기 돌출부가 용이하게 결합되도록 각각 대응하는 형상으로 형성됨이 바람직하다.
또한, 상기 하부 금형의 돌출부는 안치된 리드프레임이 댐바가 있는 리드프레임일 경우 상기 댐바 내측의 리드와 리드 사이에 위치됨이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 금형에 의하면, 하부 금형의 평탄면에는 돌출부가 형성되고, 이와 대응되는 상부 금형에는 요홈부가 형성되어 상기 돌출부가 요홈부에 결합된 상태로 봉지가 수행됨으로써 종래와 같이 리드와 리드 사이로 봉지재가 규정치 이상 흘러 나오지 않아 플래시의 발생이 현저히 감소하게 된다. 또는 댐바가 있는 리드프레임 뿐만 아니라 댐바가 없는 리드프레임에 있어서도 용이하게 봉지를 수행할 수 있는 장점이 있으며, 이는 댐바가 없는 리드프레임의 경우 트리밍 공정을 완전히 제거할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 반도체패키지용 금형(100)의 한예를 도시한 단면도이고, 도2b 및 도2c는 상부 금형(20) 및 하부 금형(10) 사이의 마찰 표면적을 줄이기 위한 다른 예를 도시한 단면도이다.
도시된 바와 같이 먼저 하부 금형(10)은 상부에 리드프레임이 안치될 수 있도록 제1평탄면(11)이 형성되어 있고, 상기 제1평탄면(11)의 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩(40) 등을 봉지할 수 있도록 일정 공간의 제1캐비티(12)가 형성되어 있으며 이러한 구조는 종래와 동일하다. 다만 본 발명은 상기 제1캐비티(12)와 인접한 제1평탄면(11)에 상기 리드프레임의 내부리드(32)와 내부리드 사이에 끼워지는 동시에 그 상부로 더 돌출된 돌출부(13)가 형성된 것이 특징이다. 상기 돌출부(13)는 모든 내부리드(32)와 내부리드 사이에 끼워질 수 있도록 리드 피치에 대응되는 피치로 형성함이 바람직하다. 또한, 봉지재로 인한 플래시 발생을 최소화하기 위해 상기 제1캐비티(12)의 바로 외주연에 설치함이 바람직하다.
한편, 상부 금형(20)은 상기 리드프레임을 하부 금형(10)의 제1평탄면(11)에 밀착시킬 수 있도록 제2평탄면(21)이 형성되어 있고, 상기 제2평탄면(21)의 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩(40) 등을 봉지할 수 있도록 일정 공간의 제2캐비티(22)가 형성되어 있으며, 이러한 구조 역시 종래와 동일하다. 다만 본 발명은 상기 제2캐비티(22)의 외주연인 제2평탄면(21)에 상기 상부 금형(20)의 돌출부(13)와 결합될 수 있도록 일정 깊이의 요홈부(23)가 더 형성된 것이 특징이다. 마찬가지로 상기 요홈부(23)는 상기 돌출부(13)와 동일한 피치를 갖도록 형성하며, 또한 플래시 발생을 최소화하기 위해 제2캐비티(22)의 바로 외주연에 형성함이 바람직하다.
이러한 돌출부(13)는 도2a와 같이 단면상 직사각형으로 형성하거나, 또는 도2b 및 도2c와 같이 그 마찰 표면적을 감소시키기 위해 단면상 사다리꼴이나 반원형으로 형성할 수도 있다. 또한, 상기 돌출부(13)에 대응하는 요홈부(23)의 형상 역시 상기 직사각형, 사다리꼴 및 반원형의 돌출부(13)가 용이하게 결합되도록 각각 대응되는 형상으로 형성한다. 여기서는 비록 상기 직사각형, 사다리꼴 및 반원형으로 각각의 형상을 설명하였지만 이러한 형상으로 본 발명을 한정하는 것은 아니다.
도3은 본 발명에 의한 금형에 리드프레임이 탑재되어 봉지되는 상태를 도시한 단면도이다. 도시된 바와 같이 리드프레임의 외주연(댐바(33) 및 외부리드(34))은 하부 금형(10) 및 상부 금형(20)의 제1,2평탄면(11,21)에 의해 고정되어 있고, 상기 리드프레임의 내부리드(32) 및 칩탑재판(31)은 하부 금형(10) 및 상부 금형(20)의 제1,2캐비티(12,22)에 위치되어 있다. 상기 하부 금형(10)의 제1평탄면(11)에 형성된 돌출부(13)는 상기 리드프레임의 내부리드(32)와 내부리드 사이에 끼워진 동시에, 상부 금형(20)의 제2평탄면(21)에 형성된 요홈부(23)에 결합되어 있다. 따라서, 제1,2캐비티(12,22)를 충진한 고압의 봉지재는 상기 요홈부(23)에 끼워진 돌출부(13)에 의해 더 이상 외측으로 흘러가지 못하게 되고 결국 플래시의 발생이 최소화됨을 알 수 있다.
도4a 및 도4b는 본 발명에 의한 금형에 리드프레임이 탑재되어 봉지되는 상태를 도시한 부분 평면도이다.
먼저 도4a에 도시된 바와 같이 댐바(33)가 있는 리드프레임일 경우에는 상기 돌출부(13)가 댐바(33) 내측의 내부리드(32)와 내부리드 사이에 끼워지도록 함이 바람직하다. 따라서, 종래에 댐바(33) 내측의 내부리드와 내부리드 사이에 발생하던 플래시가 억제된다. 또한 도4b에 도시된 바와 같이 댐바(33)가 없는 리드프레임의 경우에도 내부리드와 내부리드 사이에 돌출부(13)가 끼워짐으로써 봉지재가 내부리드와 내부리드 사이를 따라서 외측으로 흘러 넘치는 현상을 완전히 제거할 수 있게 된다. 따라서, 댐바(33)가 있는 리드프레임의 경우에는 댐바(33) 내측의 플래시 제거 공정을 생략할 수 있게 되고, 또한 댐바(33)가 없는 리드프레임의 경우에는 플래시 제거 및 트리밍 공정을 완전히 생략할 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 금형에 의하면 하부 금형의 평탄면에는 돌출부가 형성되고 이와 대응되는 상부 금형에는 요홈부가 형성되어, 상기 돌출부가 리드와 리드 사이에 끼워진 동시에 상기 요홈부에 결합된 상태로 봉지가 수행됨으로써 종래와 같이 리드와 리드 사이로 봉지재가 규정치 이상 흘러 나오지 않게 되고 플래시의 발생이 억제되는 효과가 있다.
또한, 댐바가 있는 리드프레임 뿐만 아니라 댐바가 없는 리드프레임에 있어서도 봉지재의 외부 유출을 억제한 채로 봉지할 수 있는 장점이 있으며, 댐바가 없는 리드프레임의 경우에는 트리밍 및 플래시 제거 공정을 완전히 생략할 수 잇게 되는 효과가 있다.

Claims (3)

  1. 반도체칩이 접착되고, 와이어가 본딩된 리드프레임을 밀폐된 일정 공간에 위치시키고 봉지재로 봉지하는 반도체패키지용 금형에 있어서,
    상부에는 상기 리드프레임이 안치되도록 제1평탄면이 형성되고, 상기 제1평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제1캐비티가 형성되며, 상기 제1캐비티와 인접한 제1평탄면에는 상기 리드프레임의 리드와 리드 사이에 끼워지는 동시에 그 상부로 더 돌출되도록 돌출부가 형성된 하부 금형과;
    하부에는 상기 리드프레임을 하부 방향으로 밀착시키도록 제2평탄면이 형성되고, 상기 제2평탄면 내측으로는 봉지재가 상기 리드프레임에 탑재된 반도체칩 등을 봉지할 수 있도록 일정 공간의 제2캐비티가 형성되며, 상기 제2평탄면에는 상기 상부 금형의 돌출부가 결합되도록 일정 깊이의 요홈부가 형성된 상부 금형을 포함하여 이루어진 반도체패키지용 금형.
  2. 제1항에 있어서, 상기 하부 금형의 돌출부는 단면상 대략 직사각형, 사다리꼴 또는 반원형 중 어느 하나로 형성되고, 상기 요홈부는 상기 돌출부가 용이하게 결합되도록 각각 대응하는 형상으로 형성된 것을 특징으로 하는 반도체패키지용 금형.
  3. 제1항에 있어서, 상기 하부 금형의 돌출부는 안치된 리드프레임이 댐바가 있는 리드프레임일 경우 상기 댐바 내측의 리드와 리드 사이에 위치됨을 특징으로 하는 반도체패키지용 금형.
KR1020000032217A 2000-06-12 2000-06-12 반도체패키지용 금형 KR20010111603A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000032217A KR20010111603A (ko) 2000-06-12 2000-06-12 반도체패키지용 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032217A KR20010111603A (ko) 2000-06-12 2000-06-12 반도체패키지용 금형

Publications (1)

Publication Number Publication Date
KR20010111603A true KR20010111603A (ko) 2001-12-19

Family

ID=45931579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032217A KR20010111603A (ko) 2000-06-12 2000-06-12 반도체패키지용 금형

Country Status (1)

Country Link
KR (1) KR20010111603A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052164A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지의 몰딩 금형
CN103818876A (zh) * 2014-03-12 2014-05-28 杭州霆科生物科技有限公司 一种微流控芯片的快速键合方法
US10184554B2 (en) 2016-06-23 2019-01-22 Hyundai Motor Company Differential carrier case with inserted pipe for high pressure casting

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052164A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지의 몰딩 금형
CN103818876A (zh) * 2014-03-12 2014-05-28 杭州霆科生物科技有限公司 一种微流控芯片的快速键合方法
US10184554B2 (en) 2016-06-23 2019-01-22 Hyundai Motor Company Differential carrier case with inserted pipe for high pressure casting

Similar Documents

Publication Publication Date Title
US7838973B2 (en) Semiconductor device
US7271037B2 (en) Leadframe alteration to direct compound flow into package
US20070007634A1 (en) Method for manufacturing semiconductor chip package
US20040029318A1 (en) Semiconductor device having contact prevention spacer
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
KR20010111603A (ko) 반도체패키지용 금형
US5083186A (en) Semiconductor device lead frame with rounded edges
JP5949667B2 (ja) モールドパッケージおよびその製造方法
US6599773B2 (en) Electronic part and method of fabricating thereof
KR900001989B1 (ko) 반도체장치
JP2012204667A (ja) 半導体装置
JP2008166395A (ja) 半導体装置の製造方法
JP3159808B2 (ja) 半導体装置の製造方法
KR100380223B1 (ko) 반도체의 에어 캐비티 패키지 및 그 패키징 방법
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR200309907Y1 (ko) 반도체 패키지용 리드프레임의 구조
JP4390989B2 (ja) 電子部品およびその製造方法
JP6810601B2 (ja) 電子装置の製造方法
KR100206945B1 (ko) 버틈 리드 패키지의 제조방법
KR100559551B1 (ko) 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR100491221B1 (ko) 반도체 패키지 제조용 수지성형 금형
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
JP2810343B2 (ja) 光半導体装置の樹脂封止方法
KR20040037559A (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application