KR20040037559A - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR20040037559A
KR20040037559A KR1020020066106A KR20020066106A KR20040037559A KR 20040037559 A KR20040037559 A KR 20040037559A KR 1020020066106 A KR1020020066106 A KR 1020020066106A KR 20020066106 A KR20020066106 A KR 20020066106A KR 20040037559 A KR20040037559 A KR 20040037559A
Authority
KR
South Korea
Prior art keywords
chip mounting
semiconductor package
mounting portion
semiconductor die
encapsulation
Prior art date
Application number
KR1020020066106A
Other languages
English (en)
Inventor
김광호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020020066106A priority Critical patent/KR20040037559A/ko
Publication of KR20040037559A publication Critical patent/KR20040037559A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 봉지 공정중 봉지재의 찌꺼기가 규정치 이상으로 칩탑재부의 저면까지 침범하지 않도록 대략 판상의 칩탑재부와, 상기 칩탑재부의 상면에 접착된 반도체 다이와, 상기 반도체 다이의 외주연에 배열된 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 칩탑재부, 반도체 다이, 리드 및 도전성 와이어를 봉지하되, 상기 칩탑재부의 저면은 하면으로 노출되도록 함과 동시에 상기 리드의 일정 영역도 측부로 돌출되도록 하는 봉지부로 이루어진 반도체패키지에 있어서, 상기 봉지부 저면으로 노출된 칩탑재부의 저면에는 둘레로부터 일정거리 이격된 내측에, 상기 봉지부의 형성중 봉지재의 찌꺼기가 상기 칩탑재부의 저면으로 규정치 이상 침범하지 못하도록, 일정 깊이의 요홈부가 더 형성된 것을 특징으로 함.

Description

반도체패키지{semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 봉지 공정중 봉지재의 찌꺼기가 규정치 이상으로 칩탑재부의 저면까지 침범하지 않도록 할수 있는 반도체패키지에 관한 것이다.
도1a 및 도1b를 참조하면, 종래 반도체패키지에 대한 단면도가 도시되어 있다.
먼저, 도1a를 참조하면, 종래의 반도체패키지(100')는 칩탑재부로서 대략 판상의 히트싱크(102)와, 상기 히트싱크(102) 상면에 접착된 반도체 다이(106)와, 상기 반도체 다이(106)의 외주연으로서 상기 히트싱크(102)의 상면에 배열된 채 접착된 다수의 리드(108)와, 상기 반도체 다이(106)와 리드(108)를 전기적으로 접속시키는 다수의 도전성 와이어(110)와, 상기 히트싱크(102), 반도체 다이(106), 리드(108) 및 도전성 와이어(110)를 봉지하되, 상기 히트싱크(102)의 저면은 외부로 노출되도록 함과 동시에 상기 리드(108)의 일정 영역도 외부로 돌출되도록 하여 형성된 봉지부(112)로 이루어져 있다.
한편, 도1b를 참조하면, 종래의 다른 반도체패키지(200')는 칩탑재부로서 대략 판상의 칩탑재판(202)과, 상기 칩탑재판(202)의 상면에 접착된 반도체 다이(206)와, 상기 반도체 다이(206) 및 칩탑재판(202)의 외주연에 배열된 다수의 리드(208)와, 상기 반도체 다이(206)와 리드(208) 및 칩탑재판(202)을 전기적으로 접속시키는 다수의 도전성 와이어(210)와, 상기 칩탑재판(202), 반도체 다이(206), 리드(208) 및 도전성 와이어(210)를 봉지하되, 상기 칩탑재판(202)의 저면은 외부로 노출되도록 함과 동시에 상기 리드(208)의 일정 영역도 외부로 돌출되도록 하여 형성된 봉지부(212)로 이루어져 있다.
이러한 종래의 반도체패키지(100',200')는 통상 칩탑재부(히트싱크(102) 또는 칩탑재판(202))에 반도체 다이(106,206)를 접착하고, 이후 반도체 다이(106,206)와 리드(108,208)를 도전성 와이어(110,210)로 본딩하며, 이후 금형(도시되지 않음)에 투입하여 봉지재로 봉지한다. 물론, 이때 상기 칩탑재부의 저면은 금형의 소정 영역에 강하게 밀착한 상태로 봉지됨으로써, 상기 봉지 공정 완료후에는 상기 칩탑재부의 저면이 봉지부(112,212) 외측으로 노출되도록 한다.
그러나, 상기 봉지 공정중 봉지재는 고압으로 상기 금형에 투입됨으로써, 강하게 밀착되어 있는 칩탑재부와 금형 사이의 미세 간극으로도 침투되어, 원하지 않는 봉지 결과가 유도되기도 한다.
즉, 도2a 및 도2b에 도시된 바와 같이, 상기 봉지부(112,212)의 저면으로 노출된 칩탑재부(히트싱크(102) 및 칩탑재판(202))에 과도한 봉지재 찌꺼기(113,213) 침범하게 됨으로써, 반도체 패키지 자체의 미관을 떨어뜨리고 상품성도 저하시키게 된다.
또한, 상기와 같이 규정치 이상으로 봉지재 찌꺼기가 칩탑재부를 침범할 경우에는 별도의 디플래시(deflash, 봉지재 찌꺼기를 제거하는 공정) 공정을 수행하여야 함으로써, 반도체패키지의 생산성을 저하시킴은 물론 제조 원가를 증가시키는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 봉지 공정중 봉지부가 규정치 이상으로 칩탑재부의 저면을 덮지 않도록 할 수 있는 반도체패키지를 제공하는데 있다.
도1a 및 도1b는 종래 반도체패키지의 예를 도시한 단면도이다.
도2a 및 도2b는 도1a 및 도1b의 저면을 도시한 저면도이다.
도3a 및 도3b는 본 발명에 의한 반도체패키지의 예를 도시한 단면도이다.
도4는 본 발명에 의한 반도체패키지의 다른 예를 도시한 단면도이다.
도5a 및 도5b는 도3a 및 도3b의 저면을 도시한 저면도이다.
-도면중 주요 부호에 대한 설명-
100,200,300; 본 발명에 의한 반도체패키지
102; 히트싱크(heat sink)104,204; 요홈부
106,206; 반도체 다이(die)108,208; 리드(lead)
110,210; 도전성 와이어(wire)112,212; 봉지부
202; 칩탑재판
상기한 목적을 달성하기 위해 본 발명은 대략 판상의 칩탑재부와, 상기 칩탑재부의 상면에 접착된 반도체 다이와, 상기 반도체 다이의 외주연에 배열된 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 칩탑재부, 반도체 다이, 리드 및 도전성 와이어를 봉지하되, 상기 칩탑재부의 저면은 하면으로 노출되도록 함과 동시에 상기 리드의 일정 영역도 측부로 돌출되도록 하는 봉지부로 이루어진 반도체패키지에 있어서, 상기 봉지부 저면으로 노출된 칩탑재부의 저면에는 둘레로부터 일정거리 이격된 내측에, 상기 봉지부의 형성중 봉지재의 찌꺼기가 상기 칩탑재부의 저면으로 규정치 이상 침범하지 못하도록, 일정 깊이의 요홈부가 더 형성된 것을 특징으로 한다.
여기서, 상기 칩탑재부의 요홈부 외주연과 저면 둘레 사이에는 상기 요홈부의 깊이보다 작은 깊이를 갖는 에칭부가 더 형성될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 봉지부 저면으로 노출되는 칩탑재부 즉, 히트싱크 또는 칩탑재판의 저면에 일정 깊이의 요홈을 형성하거나 또는 상기 요홈의 바깥에 더 작은 깊이의 에칭부를 형성함으로써, 봉지 공정중 봉지재의 찌꺼기가 규정치 이상으로 상기 칩탑재부의 저면에 형성되지 않는 장점이 있다.
또한, 상기와 같이 하여, 칩탑재부 저면의 봉지재 찌꺼기를 제거하는 디플래시 공정도 필요없게 되어 결국 반도체패키지의 생산성이 향상됨은 물론, 제조 비용도 절감할 수 있게 된다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 종래와 동일한 구성은 동일한 부호를 이용하기로 하며, 또한 본 발명의 요지를 흐리지 않도록 종래와 중복되는 기술은 설명을 최소로 한다.
도3a 및 도3b를 참조하면, 본 발명에 의한 반도체패키지의 단면도가 도시되어 있다.
먼저 도3a에 도시된 바와 같이 본 발명에 의한 반도체패키지(100)는 칩탑재부로서 대략 판상의 히트싱크(102)와, 상기 히트싱크(102) 상면에 접착된 반도체 다이(106)와, 상기 반도체 다이(106)의 외주연으로서 상기 히트싱크(102)의 상면에 배열된 채 접착된 다수의 리드(108)와, 상기 반도체 다이(106)와 리드(108)를 전기적으로 접속시키는 다수의 도전성 와이어(110)와, 상기 히트싱크(102), 반도체 다이(106), 리드(108) 및 도전성 와이어(110)를 봉지하되, 상기 히트싱크(102)의 저면은 외부로 노출되도록 함과 동시에 상기 리드(108)의 일정 영역도 외부로 돌출되도록 하여 형성된 봉지부(112)로 이루어져 있으며, 이러한 구성은 종래와 동일하다.
단, 본 발명은 상기 봉지부(112) 저면으로 노출된 칩탑재부 즉, 히트싱크(102)의 저면에 둘레로부터 일정거리 이격된 내측에, 상기 봉지부(112)의 형성중 봉지재의 찌꺼기가 상기 칩탑재부의 저면으로 규정치 이상 침범하지 못하도록, 일정 깊이의 요홈부(104)가 더 형성된 것이 특징이다.
다음으로, 도3b에 도시된 바와 같이 본 발명에 의한 다른 반도체패키지(200)는 칩탑재부로서 대략 판상의 칩탑재판(202)과, 상기 칩탑재판(202)의 상면에 접착된 반도체 다이(206)와, 상기 반도체 다이(206) 및 칩탑재판(202)의 외주연에 배열된 다수의 리드(208)와, 상기 반도체 다이(206)와 리드(208) 및 칩탑재판(202)을 전기적으로 접속시키는 다수의 도전성 와이어(210)와, 상기 칩탑재판(202), 반도체 다이(206), 리드(208) 및 도전성 와이어(210)를 봉지하되, 상기 칩탑재판(202)의 저면은 외부로 노출되도록 함과 동시에 상기 리드(208)의 일정 영역도 외부로 돌출되도록 하여 형성된 봉지부(212)로 이루어져 있으며, 이러한 구성은 종래와 동일하다.
단, 본 발명은 상기 봉지부(212) 저면으로 노출된 칩탑재부 즉, 칩탑재판(202)의 저면에 둘레로부터 일정거리 이격된 내측에, 상기 봉지부(212)의 형성중 봉지재의 찌꺼기가 상기 칩탑재부의 저면으로 규정치 이상 침범하지 못하도록, 일정 깊이의 요홈부(204)가 더 형성된 것이 특징이다.
도4를 참조하면, 본 발명에 의한 다른 반도체패키지의 단면도가 도시되어 있다.
도시된 바와 같이 본 발명에 의한 다른 반도체패키지(300)는 상술한 도3a의 반도체패키지(100)와 유사하다. 단, 상기 반도체패키지(300)는 히트싱크(302)에 형성된 요홈부(304)의 외측에서 둘레까지 에칭부(305)가 더 형성된 것이 특징이다. 물론, 봉지부(312)는 상기 에칭부(305)를 덮을 수 있으나, 봉지재 찌꺼기는 상기 에칭부(305) 및 요홈부(304)까지 침범될 뿐, 상기 요홈부(304) 내측으로 침범되지는 않는다. 더불어, 이러한 에칭부(305)의 형성은 도3b에 도시된 반도체패키지(200)에도 그대로 적용될 수 있다.
도5a 및 도5b를 참조하면, 도3a 및 도3b의 저면도가 도시되어 있다.
도시된 바와 같이 상기 칩탑재부 즉, 히트싱크(102) 또는 칩탑재판(202)의 저면에 형성된 요홈부(104,204)는 평면상 폐쇄된 육각형 모양으로 형성되어 있으며, 이러한 형상은 상기 히트싱크(102) 또는 칩탑재판(202)의 평면 형상이 삼각형, 사각형 또는 오각형으로 되어 있으면, 상기 요홈부(104,204)도 삼각형, 사각형 또는 오각형으로 형성될 수 있으며, 여기서 그 형상을 한정하는 것은 아니다. 그러나, 상기 요홈부(104,204)는 평면상 반듯이 폐쇄형으로 형성됨이 바람직하다.
더불어, 상기 요홈부(104,204)는 화학적 에칭이나 기계적 스탬핑(stamping) 방법에 의해 형성될 수 있으며, 여기서 특정한 방법으로 한정하는 것은 아니다. 또한, 상기 요홈부(104,204)의 단면 형상도 반원형, 삼각형, 사각형 등 매우 다양한 형태가 가능하며 여기서 그 단면 형상을 한정하는 것은 아니다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 이것으로 본 발명이 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면, 봉지부 저면으로 노출되는 칩탑재부 즉, 히트싱크 또는 칩탑재판의 저면에 일정 깊이의 요홈을 형성하거나 또는 상기 요홈의 바깥에 더 작은 깊이의 에칭부를 형성함으로써, 봉지 공정중 봉지재의 찌꺼기가 규정치 이상으로 상기 칩탑재부의 저면에 형성되지 않는 효과가 있다.
또한, 상기와 같이 하여, 칩탑재부 저면의 봉지재 찌꺼기를 제거하는 디플래시 공정도 필요없게 되어 결국 반도체패키지의 생산성이 향상됨은 물론, 제조 비용도 절감할 수 있는 효과가 있다.

Claims (2)

  1. 대략 판상의 칩탑재부와, 상기 칩탑재부의 상면에 접착된 반도체 다이와, 상기 반도체 다이의 외주연에 배열된 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 칩탑재부, 반도체 다이, 리드 및 도전성 와이어를 봉지하되, 상기 칩탑재부의 저면은 하면으로 노출되도록 함과 동시에 상기 리드의 일정 영역도 측부로 돌출되도록 하는 봉지부로 이루어진 반도체패키지에 있어서,
    상기 봉지부 저면으로 노출된 칩탑재부의 저면에는 둘레로부터 일정거리 이격된 내측에, 상기 봉지부의 형성중 봉지재의 찌꺼기가 상기 칩탑재부의 저면으로 규정치 이상 침범하지 못하도록, 일정 깊이의 요홈부가 더 형성된 것을 특징으로 하는 반도체패키지.
  2. 제1항에 있어서, 상기 칩탑재부의 요홈부 외주연과 저면 둘레 사이에는 상기 요홈부의 깊이보다 작은 깊이를 갖는 에칭부가 더 형성된 것을 특징으로 하는 반도체패키지.
KR1020020066106A 2002-10-29 2002-10-29 반도체패키지 KR20040037559A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020066106A KR20040037559A (ko) 2002-10-29 2002-10-29 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020066106A KR20040037559A (ko) 2002-10-29 2002-10-29 반도체패키지

Publications (1)

Publication Number Publication Date
KR20040037559A true KR20040037559A (ko) 2004-05-07

Family

ID=37335858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066106A KR20040037559A (ko) 2002-10-29 2002-10-29 반도체패키지

Country Status (1)

Country Link
KR (1) KR20040037559A (ko)

Similar Documents

Publication Publication Date Title
US7838973B2 (en) Semiconductor device
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
US20070087480A1 (en) Chip package method
US7952177B2 (en) Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
KR20050089825A (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JP6677616B2 (ja) 半導体装置の製造方法
TWI794670B (zh) 半導體封裝及其製造方法和印刷電路板組件
JPH043450A (ja) 樹脂封止型半導体装置
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20040037559A (ko) 반도체패키지
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100940760B1 (ko) 반도체 패키지
JP2004273946A (ja) 半導体装置
JP2006173416A (ja) 半導体装置
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
KR20010111603A (ko) 반도체패키지용 금형
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100526837B1 (ko) 반도체패키지
KR20000073112A (ko) 내장형 히트 슬러그
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100345163B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application