KR200309907Y1 - 반도체 패키지용 리드프레임의 구조 - Google Patents

반도체 패키지용 리드프레임의 구조 Download PDF

Info

Publication number
KR200309907Y1
KR200309907Y1 KR20-1999-0008277U KR19990008277U KR200309907Y1 KR 200309907 Y1 KR200309907 Y1 KR 200309907Y1 KR 19990008277 U KR19990008277 U KR 19990008277U KR 200309907 Y1 KR200309907 Y1 KR 200309907Y1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor package
die
pad
semiconductor chip
Prior art date
Application number
KR20-1999-0008277U
Other languages
English (en)
Other versions
KR20000020858U (ko
Inventor
서태호
강한승
이용선
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20-1999-0008277U priority Critical patent/KR200309907Y1/ko
Publication of KR20000020858U publication Critical patent/KR20000020858U/ko
Application granted granted Critical
Publication of KR200309907Y1 publication Critical patent/KR200309907Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 패키지용 리드프레임에 관한 것으로써, 각 리드프레임중 EPP(Exposure Pad Package)용 리드프레임의 다이패들(die paddle) 구조를 개선하여 반도체칩의 패키징을 위한 몰딩시 몰드재로부터 유출되는 레진 혹은 플래시가 상기 다이패들의 저면을 오염시키는 현상을 효과적으로 방지할 수 있도록 함과 함께 디플래시공정의 원활한 수행을 진행할 수 있도록 한 것이다.
이를 위해 본 고안은 반도체칩의 신호를 외부의 전극연결단자와 연결되는 아웃터리드로 전달하도록 반도체칩의 패드와 전기적으로 연결되는 인너리드와, 상기 인너리드의 내측으로 연장된 상태로써 일정각도를 이루면서 하향 절곡된 타이바와, 상기 타이바에 일체로 연결되어 그 상면에는 반도체칩이 실장됨과 함께 그 저면은 몰딩완료후 몰드재의 외부로 노출되는 다이패들을 구비한 반도체 패키지용 리드프레임에 있어서, 상기 리드프레임의 다이패들 저면 외곽측 둘레를 따라 이물질 유출방지부를 일체로 형성하여 몰딩작업시 상기 이물질 유출방지부에 의해 다이패들의 저면으로 몰드재가 누출됨이 방지될 수 있도록 한 것을 특징으로 하는 반도체 패키지용 리드프레임의 구조가 제공된다.

Description

반도체 패키지용 리드프레임의 구조{structure for lead frame in semiconductor package}
본 고안은 반도체 패키지용 리드프레임에 관한 것으로써, 더욱 상세하게는 EPP(Exposure Pad Package)용 리드프레임의 다이패들(die-paddle) 구조에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 향상 및 소비 전력의 감소, 다기능화 및 고밀도 실장의 요구 등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다.
그 중에서도 반도체칩의 동작시 발생하는 열은 상기 반도체칩에 치명적인 악영향을 줄 수 있음에 따라 상기와 같은 열을 효과적으로 방열할 수 있도록 하는 연구 역시 가중화되고 있는 실정이다.
상기한 요구를 수용하기 위해 EPP(Exposure Pad Pacakge)와 같은 반도체 패키지가 만들어지게 되었는데, 이와 같은 EPP 반도체 패키지는 반도체칩이 실장되는 리드프레임의 다이패들(Die-Paddle) 저면이 외부로 노출되도록 구성하여 열방출을 더욱 우수하게 한 것이다.
이하, 상기와 같은 EPP 반도체 패키지에 관해 도시한 도 1을 참고하여 보다 구체적으로 설명하면 다음과 같다.
일반적으로 EPP 반도체 패키지는 반도체칩(1)이 에폭시(epoxy)와 같은 접착물질에 의해 다이패들(2a)의 상면에 부착되어 있고, 상기 다이패들은 타이바(Tie bar)(2b)에 의해 리드프레임(2)의 가이드레일(도시는 생략함)과 연결되어 있으며, 상기 반도체칩의 본드패드(bond pad)(1a)와 리드프레임(2)의 인너리드(inner lead)(2c)간은 와이어(wire)(3)로써 전기적으로 연결되어 있고, 상기와 같이 구성된 리드프레임(2), 다이패들(2a), 반도체칩(1), 와이어(3)등은 EMC(Epoxy Molding Compound)등과 같은 몰드재(4)에 의해 몰딩되어 있다.
이 때, 상기 다이패들은 리드프레임(2)의 제조시 펀칭등과 같은 방법에 의해 인너리드(2c)에 비하여 대략 18밀(mil) 정도 하부로 다운셋(down set)되어 있어, 물딩후 그 저면이 몰드재(4)의 외부로 노출된 상태를 이루게 되고, 상기 리드프레임을 구성하는 아웃터리드(outer lead)(2d)는 몰드재(4)의 외부로 돌출 형성된 상태로써 절곡 형성되어 있음에 따라 PCB등과 같은 메인보드(5)상에 실장이 가능하게 된다.
한편, 상기와 같이 구성하기 위한 반도체 패키지의 각 공정중 각 구성부품등을 보호하기 위해 수행하는 몰딩공정은 많은 주의를 요하게 된다.
즉, 몰딩금형(6)의 상/하부 금형(6a)(6b) 내로 몰드재(4)를 장입시켜 반도체칩(1)이 실장된 리드프레임(2)의 소정부분(리드프레임의 인너리드(2c) 내측부분)을 몰딩할 때에는 원활한 몰딩이 가능하도록 하기위한 몰드재(4)의 주입압력(P)을 적절히 유지하여야 한다.
이는, 만일 몰드재(4)의 주입압력이 부족하게 되면 몰딩시간의 지연에 따른 몰딩불량을 유발할 수 있음과 함께 몰딩공정 수행시간이 길어져 제조시간의 상승을 유발할 수 있고, 반대로 몰드재(4)의 주입압력이 과도하게 되면 반도체칩(1)과 리드프레임(2)을 전기적으로 연결하는 와이어(3)가 변형될 수 있음과 함께 과도한 압력에 기인해 리드프레임(2)의 다이패들(2a)이 도시한 도 2c의 점선부분과 같이 들림에 따라 상기 다이패들의 저부를 통해 몰드재(이 때의 몰드재는 컴파운드(compound) 자체가 아닌 레진(resin)이나 기타 이물질을 뜻함)가 외부로 유출되어 상기 다이패들의 저면을 오염시키는 문제점이 발생할 수 있기 때문이다.
이는, 몰딩금형(6)내부로 몰드재(4)가 유입되는 과정에서 최초 유입시에는 그 압력( { P}_{1 } )이 그다지 크지 않지만 계속적인 몰드재(4)의 유입 및 상기 유입된 몰드재가 다이패들(2a)에 도달하면서부터 점차적으로 몰드재의 유입압력이 누적되어 결국 과도한 압력( { P}_{2 } )으로써 상기 다이패들을 상부측으로 밀어 올림에 따라 결국, 들어올려진 다이패들(2a)의 저면을 통해 몰딩금형(6)내부로 유입되는 몰드재(4)가 유출되기 때문이다.
이와 같이 유출된 이물질은 상기 다이패들의 저면에 묻어나게 되어 반도체 패키지의 사용중 반도체칩에서 발생된 열의 방출을 저해하여 상기 반도체칩의 성능을 저하시키는 요인이 된다.
또한, 상기와 같이 다이패들의 저면에 묻어나는 이물질에 의해 후 공정인 마킹(marking)공정시 원활한 마킹이 이루어지지 않게 될 뿐만 아니라 전체적인 반도체 패키지의 미관불량을 일으키는 원인이 된다.
본 고안은 상기와 같은 종래 문제점을 해결하기 위해 안출한 것으로써, 반도체칩이 실장되는 EPP(Exposure Pad Package)용 리드프레임의 다이패들(die paddle) 구조를 개선하여 반도체칩의 패키징을 위한 몰딩시 몰드재로부터 유출되는 레진 혹은 플래시가 상기 다이패들의 저면을 오염시키는 현상을 효과적으로 방지함과 함께 디플래시공정의 원활한 수행을 진행할 수 있도록 하는데 그 목적이 있다.
도 1 은 종래 일반적인 EPP용 반도체 패키지의 구조를 나타낸 단면도
도 2a 는 EPP용 반도체 패키지를 구성하기 위해 몰딩을 행하는 상태를 개략적으로 나타낸 단면도
도 2b 는 도 2a의 “A”부를 확대하여 나타낸 단면도
도 3a 은 본 고안 리드프레임을 적용한 반도체 패키지의 제1실시예에 따른 구조를 나타낸 단면도
도 3b 는 도 3a의 Ⅰ-Ⅰ선 단면도
도 3c 는 도 3a의 반도체 패키지를 구성하기 위해 몰딩을 행하는 상태를 개략적으로 나타낸 단면도
도 3d 는 도 3c의 “B”부를 확대하여 나타낸 단면도
도 4a 는 본 고안 리드프레임을 적용한 반도체 패키지의 제2실시예에 따른 구조를 나타낸 단면도
도 4b 는 도 4a의 “C”부를 확대하여 나타낸 단면도
도 4c 는 도 4a의 Ⅱ-Ⅱ 선 단면도
도 5 는 본 고안 리드프레임을 적용한 반도체 패키지의 제3실시예에 따른 구조를 나타낸 단면도
도면의 주요부분에 대한 부호의 설명
200. 리드프레임 210. 다이패들
211. 절곡부 212. 홈
상기한 목적을 달성하기 위한 본 고안의 형태에 따르면 반도체칩의 신호를 외부의 전극연결단자와 연결되는 아웃터리드로 전달하도록 반도체칩의 패드와 전기적으로 연결되는 인너리드와, 상기 인너리드의 내측으로 연장된 상태로써 일정각도를 이루면서 하향 절곡된 타이바와, 상기 타이바에 일체로 연결되어 그 상면에는 반도체칩이 실장됨과 함께 그 저면은 몰딩완료후 몰드재의 외부로 노출되는 다이패들을 구비한 반도체 패키지용 리드프레임에 있어서, 상기 리드프레임의 다이패들 저면 외곽측 둘레를 따라 이물질 유출방지부를 일체로 형성하여 몰딩작업시 상기 이물질 유출방지부에 의해 다이패들의 저면으로 몰드재가 누출됨이 방지될 수 있도록 한 것을 특징으로 하는 반도체 패키지용 리드프레임의 구조가 제공된다.
이하, 본 고안의 실시예를 첨부된 도 3a 내지 도 4c를 참조로 하여 더욱 상세히 설명하면 다음과 같다.
도 3a 은 본 고안 리드프레임을 적용한 반도체 패키지의 제1실시예에 따른구조를 나타낸 단면도이고, 도 3b 는 도 3a의 Ⅰ-Ⅰ선 단면도이며, 도 3c 는 도 3a의 반도체 패키지를 구성하기 위해 몰딩을 행하는 상태를 개략적으로 나타낸 단면도이고, 도 3d 는 도 3c의 “B”부를 확대하여 나타낸 단면도이며, 도 4a 는 본 고안 리드프레임을 적용한 반도체 패키지의 제2실시예에 따른 구조를 나타낸 단면도이고, 도 4b 는 도 4a의 “C”부를 확대하여 나타낸 단면도이며, 도 4c 는 도 4a의 Ⅱ-Ⅱ 선 단면도이고, 도 5 는 본 고안 리드프레임을 적용한 반도체 패키지의 제3실시예에 따른 구조를 나타낸 단면도로서, 본 고안은 전술한 바와 같이 리드프레임(200)을 구성하는 다이패들(210)의 외측 둘레를 따라 이물질 유출방지부를 일체로 형성한 것이다.
이 때, 상기 이물질 유출방지부는 상기 다이패들의 외측 둘레를 따라 절곡부(211)를 하향 절곡 형성하여서 되거나 혹은 다이패들의 외측 둘레를 따라 홈(groove)(212)을 형성하여서 되며, 이 이외에도 다른 여러 형상이 있을 수 있다.
이하, 이물질 유출방지부의 작용에 대하여 각 형상별로 설명하면 다음과 같다.
도 3a와 같이 다이패들(210)의 저면 외곽측 둘레를 따라 형성된 절곡부(211)는 리드프레임(200)의 제조시 펀칭과 같은 방법을 이용하여 하향 절곡 형성한 것이다.
상기에서 절곡부(211)의 절곡깊이( { H}_{1 } )는 대략 1∼2mil 정도로 구성하는 것이 적당한데, 이는 전체적인 리드프레임(200)의 두께를 고려함과 함께 전체적인 반도체 패키지의 두께를 최소한으로 변경하여 최대한의 효과를 얻을 수 있도록 하기 위함이다.
또한, 상기 절곡부의 폭( { W}_{1 } )은 대략 15mil 정도로 구성하는 것이 바람직한데, 이는 디플래시 공정에 사용되는 설계치가 대략 15mil을 적용하고 있는 것을 감안하여 원활한 디플래시공정을 수행할 수 있도록 하기 위함이다.
이하, 상기와 같이 구성된 본 고안에 따른 리드프레임(200)의 절곡부(211)가 몰드공정시 몰드재(4)에서 유출되는 레진(resin) 혹은 플래시(flash)와 같은 이물질의 외부유출을 효과적으로 방지하는 작용과정을 보다 상세하게 설명하면 다음과 같다.
우선, 몰드기기(6) 내부로 몰드재(4)가 유입되는 과정에서 종래 기술한 바와 같이 다이패들(210)의 하부측으로 유입될수록 점차 그 압력이 강하게 누적됨에 따라 결국, 상기 다이패들의 하부측에 이르러서는 강한 압력으로써 다이패들을 들어올리려고 한다.
하지만, 본 고안에 있어서는 상기 다이패들의 외부 둘레를 따라 하향 절곡된 절곡부(211)로 인해 상기 몰드재의 유입압력( { P}_{3 } )은 상기 다이패들에 이르러 급격히 저하된다.
즉, 몰딩금형의 하부금형 바닥면과 다이패들(210)의 저면 사이에 상당히 작은 공간이 형성되어 있음에 따라 상기 타이바의 최 하단과 절곡부(211)의 저면사이에 형성된 작은 공간에 이르러서는 급격한 유로의 축소로 인해 상기 공간부로 유입되는 압력( { P}_{3 } ; { P}_{3 } ≪ { P}_{1 }, { P}_{2 } )이 급격히 감소되어 다이패들(210)의 저면을 들어올릴 만큼 그 힘이 가해지지 못하게 되므로 결국, 몰드재의 외부 유출이 방지될 수 있는 것이다.
이 때, 만일 상기와 같은 몰드재(4)의 압력감소에도 불구하고 다이패들(210)의 저면을 들어올려 몰드재(4)가 외부로 유출된다 하더라도 상기 다이패들에 형성된 절곡부(211)의 일정폭(15mil정도)을 벗어나게 되면 상기 다이패들의 저면과 몰딩금형(6)를 구성하는 하부프레임(6b)과의 사이에는 일정한 공간이 형성되어 있음에 따라 결국, 상기 유출된 몰드재(4)는 다이패들(210)의 저면 내측 즉, 반도체칩(1)이 실장된 위치의 다이패들(210) 저면에 까지 묻어 나지는 못하게 되며, 이렇게 유출된 몰드재의 제거는 간단한 절단작업으로도 쉽게 이룰 수 있게 됨은 이해 가능하다.
한편, 본 고안의 다른 실시예는 상기와 같이 다이패들(210)에 절곡부를 형성한 구성과는 달리 상기 다이패들의 외측 둘레를 따라 홈(groove)(212)을 형성한 것으로써 이 때, 상기 홈의 형상은 ∪형, ∨형, 사각형등 다양하게 형성할 수 있음에 따라 이에 한정하지는 않으며, 본 고안의 실시예에서는 도시한 도 4a 내지 도 4c와 같이 ∪형으로 형성한 것을 일례로 하여 설명한다.
또한, 상기와 같은 홈을 형성하는 방법은 여러 가지가 있을수 있으나 리드프레임(200)의 전체적인 두께가 매우 얇음을 고려하여 볼 때 에칭(etching)을 이용한 방법이 가장 바람직함을 알 수 있다.
이 때, 상기 홈(212)의 폭은 몰드재의 유출을 충분히 감안하여 형성하며, 이에 따른 구체적인 수치의 제시는 생략하도록 한다.
이하, 상기와 같이 하여 다이패들(210)에 형성된 홈(212)에 의해 몰딩작업시몰드재(4)의 외부유출이 방지되는 과정을 보다 구체적으로 설명하면 다음과 같다.
우선, 몰드재(4)가 유입되는 과정에서 종래 기술한 바와 같이 다이패들(210)의 하부측으로 유입될수록 점차 그 압력이 강하게 누적됨에 따라 결국, 상기 다이패들의 하부측에 이르러서는 강한 압력으로써 다이패들(210)을 들어올리게 된다.
이에 따라 몰드재(4)는 다이패들 저면을 통해 다이패들 중심쪽으로 유출되려고 하나 상기 다이패들의 저면 둘레를 따라 형성된 홈(212)에 이르러서는 상기 홈에 의한 넓은 공간에 의해 그 압력이 급격히 감소되고, 이에 따라 몰드재가 더 이상 유출되는(번지는) 현상이 방지된다.
결국, 전술한 바와 같은 다이패들(210)의 각 형상에 따라 상기 다이패들의 저면으로 몰드재(4)의 각 성분이 유출됨을 방지할 수 있게 됨은 이해 가능하다.
또한, 도시한 도 5와 같이 다이패들(210)의 저면 둘레를 따라 돌부(213)를 형성한 것이다.
이 때, 상기와 같은 돌부는 그 제조상의 편리함 및 원활함을 위해 식각으로써 형성하는 것이 바람직하다.
즉, 다이패들(210)의 저면에 돌부(213)를 식각함으로써 기 전술한 각 실시예의 작용과 동일하게 다이패들의 저면으로 몰드재의 각 성분이 유출됨을 방지할 수 있게 된다.
한편, 전술한 바와 같은 본 고안 이물질 유출방지부의 형상은 전술한 각 실시예와 같이 형성됨에만 한정하는 것은 아니다.
즉, 다이패들의 둘레를 하향 절곡한 절곡부(211)를 그 반대의 형상인 상향절곡 형성할 수 있고, 에칭등과 같은 식각에 의해 형성된 홈(212) 및 돌기의 형상을 도면에서와 같은 형상 이외에 간단한 형상의 변형으로도 다양하게 적용이 가능한 것이다.
이상에서 설명한 바와 같이 본 고안은 리드프레임의 다이패들 외측 둘레를 따라 절곡부나 홈등과 같은 이물질 유출방지부를 일체로 형성함으로써 몰딩작업시 상기 이물질 유출방지부에 의해 다이패들의 저면으로 몰드재를 이루는 각 이물질의 외부 유출을 방지할 수 있는 효과가 있다.
또한, 상기와 같이 몰드재의 각 이물질이 외부로 유출됨을 방지할 수 있음에 따라 반도체칩으로부터 방생되는 열의 방출이 원활히 이루어질 수 있게 됨과 함께 디플래시공정 역시 간편하게 수행할 수 있는 효과가 있다.

Claims (4)

  1. 반도체칩의 신호를 외부의 전극연결단자와 연결되는 아웃터리드로 전달하도록 반도체칩의 패드와 전기적으로 연결되는 인너리드와, 상기 인너리드의 내측으로 연장된 상태로써 일정각도를 이루면서 하향 절곡된 타이바와, 상기 타이바에 일체로 연결되어 그 상면에는 반도체칩이 실장됨과 함께 그 저면은 몰딩완료후 몰드재의 외부로 노출되는 다이패들을 구비한 패드 노출형 반도체 패키지의 리드프레임에 있어서,
    상기 리드프레임의 다이패들 저면 외곽측 둘레를 따라 이물질 유출방지부를 일체로 형성하여 몰딩작업시 상기 이물질 유출방지부에 의해 다이패들의 저면으로 몰드재가 누출됨이 방지될 수 있도록 한 것을 특징으로 하는 패드 노출형 반도체 패키지의 리드프레임 구조.
  2. 제 1 항에 있어서,
    이물질 유출방지부는 하향 절곡 형성하여서 된 것을 특징으로 하는 패드 노출형 반도체 패키지의 리드프레임 구조.
  3. 제 1 항에 있어서,
    이물질 유출방지부는 홈(groove)임을 특징으로 하는 패드 노출형 반도체 패키지의 리드프레임 구조.
  4. 제 1 항에 있어서,
    이물질 유출방지부는 다이패들 저면 둘레를 따라 일체로 형성한 돌부임을 특징으로 하는 패드 노출형 반도체 패키지의 리드프레임 구조.
KR20-1999-0008277U 1999-05-14 1999-05-14 반도체 패키지용 리드프레임의 구조 KR200309907Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-1999-0008277U KR200309907Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지용 리드프레임의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-1999-0008277U KR200309907Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지용 리드프레임의 구조

Publications (2)

Publication Number Publication Date
KR20000020858U KR20000020858U (ko) 2000-12-15
KR200309907Y1 true KR200309907Y1 (ko) 2003-04-14

Family

ID=49332633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-1999-0008277U KR200309907Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지용 리드프레임의 구조

Country Status (1)

Country Link
KR (1) KR200309907Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404251B1 (ko) * 2001-08-28 2003-11-03 주식회사 하이닉스반도체 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치

Also Published As

Publication number Publication date
KR20000020858U (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US7271036B2 (en) Leadframe alteration to direct compound flow into package
JP3504297B2 (ja) 開口部のあるダイ支持部材を有する半導体装置
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US7190067B2 (en) Semiconductor package with exposed heat sink and the heat sink thereof
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US20020149104A1 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
KR200309907Y1 (ko) 반도체 패키지용 리드프레임의 구조
US7514299B2 (en) Chip package structure and manufacturing method thereof
KR100940760B1 (ko) 반도체 패키지
JP5512784B2 (ja) 半導体装置の製造方法
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR20010111603A (ko) 반도체패키지용 금형
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
KR0129004Y1 (ko) 리드 프레임
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR0119759Y1 (ko) 버텀 리드형 반도체 패키지
KR20000020859U (ko) 반도체 패키지용 리드프레임의 구조
KR980012363A (ko) 성형성을 향상시키기 위한 에어벤트 홀이 형성된 리드 프레임
KR20010027844A (ko) 리드 프레임
JPH10242366A (ja) 半導体装置
KR19990040607A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 12

EXPY Expiration of term