JP4390989B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4390989B2 JP4390989B2 JP2000248643A JP2000248643A JP4390989B2 JP 4390989 B2 JP4390989 B2 JP 4390989B2 JP 2000248643 A JP2000248643 A JP 2000248643A JP 2000248643 A JP2000248643 A JP 2000248643A JP 4390989 B2 JP4390989 B2 JP 4390989B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- groove
- electronic component
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品およびその製造方法に係り、特にリ−ドに接続された素子を樹脂封止する際に、リ−ドに対して毛細管現象による樹脂の上昇を抑制した電子部品に関する。
【0002】
【従来の技術】
LED素子と接続されるリ−ドフレ−ムを用いた発光ダイオ−ド(LED)表示器は、リ−ドフレ−ムを用いてLED素子を実装することにより形成される。このリ−ドフレ−ムの製造方式の一例として、スタンピング方式が知られている。この方式は、金型でリ−ドフレ−ムを製造する方法であり、順次移送型プレス金型装置によりリ−ドフレ−ム素材を順次移送しながら打ち抜きを行うことで所定パタ−ンを有するリ−ドフレ−ムを製造するものである。
【0003】
このように、スタンピング方式においては、42アロイ、SPCCなどのリ−ドフレ−ム素材を順次移送させながら金型を用いて打ち抜くため、打ち抜き方向の前方にバリが発生する。図13は、LED表示器に用いるリ−ドフレ−ムにバリが発生した状態を示す概略の斜視図である。ここではリードフレームを構成するリードの一部を示す。図13において、リ−ドフレ−ム1に矢視X方向、Y方向から打ち抜き処理を行なうと、打ち抜き方向に沿ってリード1を含むリ−ドフレ−ムの前方に向けてバリ2、3が発生する。
【0004】
次に、リ−ドフレ−ムのリード1のダイパッドに接続されたLED素子に対して樹脂封止処理を行なう場合には、エポキシ樹脂を液状にしたところにリ−ドフレ−ムのリード1の一部とともにLED素子を浸漬し、または射出成形やトランスファモールドでLED素子をリード1とともに樹脂封止する。この際に、図13の図示番号4の樹脂液面、すなわち樹脂液内部からリ−ド1と液状樹脂との接触面にむけて毛細管現象により樹脂がリ−ド1の表面に沿ってH1の高さまで上昇する、「樹脂登り」5が発生する。
【0005】
前記樹脂登り5により、リ−ド1の半田付け有効部に樹脂被膜が形成されると、リ−ド1と外部リ−ド線等を半田付けにより電気的に接続する際に、接合不良を生じてLED素子が所定の特性で動作し得なくなることがある。
【0006】
図14は、このような樹脂登り5を抑制する手段を講じた例を示す斜視図である。図14の例では、図13に示したようなリ−ドフレ−ム(リード1)に生じるバリ2、3に対して斜め方向のZ、W方向から押圧力を加えて押しつぶし、コイニング部6、7を形成するものである。このようなコイニング処理を施すことにより、樹脂の樹脂登り5の高さはH2の高さに低減する。
【0007】
【発明が解決しようとする課題】
図14のように、リ−ドフレ−ムに生じるバリに対してコイニング処理を施すことにより、前記樹脂登り5の高さを低減することができるが、コイニング処理の際にコイニング部6、7の形成にばらつきが発生する。また、コイニング部6、7と平面部との間には空隙Ga、Gbが形成されるため、毛細管現象による前記樹脂の上昇を十分に抑制できるものではなかった。
【0008】
本発明は前記実情に鑑みてなされたものであり、リ−ド線に接続された素子を樹脂封止する際のリ−ドに対する樹脂登りを抑制して、半田付け不良の発生を防止した電子部品の提供を目的とする。
【0009】
【課題を解決するための手段】
そこで本発明では、リ−ドに素子を接続し、前記素子を樹脂封止する電子部品であって、リードフレームの製造時に発生するバリを押しつぶすように形成されるコイニング部を横断するように、前記樹脂との接触面から所定の高さの位置に、溝を設けたことを特徴とする。すなわち、前記リードは、樹脂封止すべき領域から所定の間隔だけ離れた位置に、溝を具備したことを特徴とする。
【0010】
かかる構成によればリードの封止面から所定の距離だけ離間した位置に溝を設けることにより、毛細管現象による樹脂の上昇が、抑制され、樹脂登りによる半田付け不良の発生を防ぐことが可能となる。すなわち、本発明によればリ−ドに接続された素子を流動性樹脂により注型封止する際に、樹脂の上昇を抑制するように、リードの流動性樹脂との接触面から所定の高さの位置に、溝を設けている。このため、リ−ドの溝の位置から上部には樹脂が付着しないので、外部リ−ド線との半田付け不良の発生を防止することができる。
【0011】
また、本発明の第2では、前記溝は前記樹脂の上昇を抑制すべく、前記リードの長さ方向に直交するように形成されていることを特徴とする。
【0012】
かかる構成によればリードに直交する溝で毛細管現象による樹脂上がりは完全に遮断され、より確実な樹脂登りの抑制が可能となる。
【0013】
さらに、本発明の第3では、前記リードはスタンピングにより形成されており、前記溝は少なくとも、打ち抜き方向の対向面側を含むように形成されていることを特徴とする。
【0014】
スタンピング方式により形成されたリードはバリが発生し易く、バリを防ぐためにコイニング処理をしたとしても、空隙から樹脂登りが生じ易いが、かかる構成によれば、バリのより発生し易い打ち抜き方向の対向面側を含むように溝を形成しているため、確実に樹脂登りを抑制することが可能となる。
【0015】
また、本発明の第4では、前記リードはスタンピングにより形成されており、前記溝は前記スタンピングによりバリの形成された面を含むように形成されていることを特徴とする。
【0016】
本発明の第5では、前記溝は、少なくとも前記リードのバリ形成面およびその隣接面に形成されていることを特徴とする。
【0017】
本発明の第4および第5にかかる構成によっても本発明の第3と同様の効果を奏効し得る。
【0018】
本発明の第6では、前記溝はリードの伸長方向に直交する複数本からなることを特徴とする。
【0019】
かかる構成によれば、前記溝を複数本形成しているため、接触面に対して最初に形成されている溝から樹脂が漏洩して上昇した場合でも、次の溝により確実に樹脂の上昇を抑制することが可能となる。
【0020】
また、本発明の第7では、前記溝と連接して突起部を形成したことを特徴とする。
【0021】
かかる構成によれば、前記溝に連接して突起部を形成している。このため、溝と突起部とは上昇してくる樹脂に対して共に障壁として作用するため、その相乗作用により接触面からの樹脂登りを確実に抑制することができる。
【0022】
本発明の第8では、リードフレームの製造時に発生するバリを押しつぶすように形成されるコイニング部を横断するように、封止樹脂すべき領域から所定の距離だけ離間した位置に、溝を具備してなるリ−ドを有するリードフレームを用意する工程と、前記リードに素子チップを接続する工程と、前記溝が封止領域の外側に位置するように、前記素子チップと、前記リードの一部を覆う樹脂封止工程とを含むことを特徴とする。
【0023】
かかる構成によれば、上記本発明の第1と同様の効果を得ることが可能となる。
【0024】
本発明の第9では、前記リードフレームを用意する工程は、少なくとも前記リードの封止樹脂の外側となる部分すなわちアウターリードをスタンピング法により、形成する工程を含むことを特徴とする。
【0025】
特に少なくともアウターリードをスタンピングにより形成した場合、アウターリードにバリが生じ、樹脂登りが生じ易いという問題があるが、本発明の方法によればより効果的に樹脂登りを防ぐことが可能となる。
【0026】
本発明の第10は、前記溝部はリードの形状加工のための前記スタンピング工程で同時に形成されることを特徴とする。
【0027】
かかる構成によれば、工数を増やすことなく、容易に信頼性の高い電子部品を形成することが可能となる。
【0028】
本発明の第11では、前記樹脂封止工程は、前記素子チップの搭載されたリードを液状の樹脂に浸せきし、引き上げる工程であることを特徴とする。
【0029】
本発明の第12では、前記樹脂封止工程は、前記素子チップの搭載されたリードの表面に樹脂をポッティングし、これを硬化させる工程を含むことを特徴とする。
【0030】
本発明の第13では、前記樹脂封止工程は、凹部を有するケース内に液状の樹脂を充填し、前記凹部に前記素子チップの搭載されたリードを装着し、前記樹脂を硬化させる工程を含むことを特徴とする。
【0031】
上記第11乃至13の構成によれば、いずれも樹脂登りを前記溝によって抑制することができ、容易に信頼性の高い電子部品を得ることが可能となる。
【0032】
本発明の第14では、前記樹脂封止工程は、前記素子チップの搭載されたリードを金型内に装着し、トランスファーモールドにより形成する工程であることを特徴とする。
【0033】
かかる構成によれば、金型内から圧力により溶融樹脂が押し出され、金型外部へはみ出すことによって形成される樹脂バリが、溝で止まり、樹脂バリのない良好な電子部品を提供することが可能となる。また、溝へのはみ出しにより、樹脂バリが生じたとしても、溝内が埋められ、樹脂が溝より進行することがないため、外観に支障をきたすことなく、信頼性の高い電子部品を得ることが可能となる。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。図1(a)および(b)は本発明の実施の形態に係るLED表示器においてLED素子と接続されるリ−ドフレ−ムを示す図およびそのリード1の要部拡大斜視図である。このリ−ドフレ−ムは図13で説明したように、スタンピング方式により製造されており、順次移送型プレス金型装置によりリ−ドフレ−ム素材を順次移送させながら打ち抜きすることで所定のパタ−ンが形成されている。
【0035】
図1(b)に示すように、先端にLEDを搭載するパッド1Pを形成してなる第1のリード1Qとこの第1のリード1Qに近接して設けられた第2のリード1Rとから構成されている。
【0036】
リ−ドフレ−ムの製造時に発生するバリに対しては、前記のように押圧力を加えて押しつぶし、コイニング部6、7を形成する。この際のコイニング処理は、バリに対して斜め方向から押圧力を加える他に、バリに対して垂直方向から押圧力を加えても良い。
【0037】
次に、樹脂液面4の少し上方となるリ−ドフレ−ム1の表面に、コイニング状の溝(引っかき筋)8を水平に形成する。このように形成されたコイニング状の溝8は、毛細管現象で液面4から上昇する樹脂に対して物理的な障壁として作用して、樹脂がこの溝8より上には進行しないように抑制する。図1(b)において、Fは封止面を示し、Tは第1および第2のリードに設けられた溝を示す。
【0038】
このため、液面からの樹脂登り5の高さは、液面からコイニング状の溝8までの高さのH0に低下する。このH0の高さは、前記従来例の図13、図14の高さH1、H2よりも低くなっている。前記コイニング状の溝8を入れる液面からの高さを適宜選定することにより、リ−ドフレ−ム1に樹脂が付着しても外部リ−ド線との半田付けに影響されない構成とすることができる。
【0039】
このようなコイニング状の溝8は、上述のような引っ掻き法で打ち抜き後に形成する方法の他、スタンピング方式でリ−ドフレ−ムを製造する際に、段差を設けた金型を用いることによりスタンピングと同時に形成することができる。また、リ−ドフレ−ムの定尺切断時に工具を用いて形成することができる。さらに、刃物を用いてリ−ドフレ−ムの所定の位置に前記溝を形成することができる。
【0040】
また、溝8の深さは、リ−ドフレ−ム1の機械的強度が低下しない程度の深さに、例えばリ−ドフレ−ム1の厚さの20分の1程度に形成する。この際の溝の深さの具体例は、100ミクロンメ−トル程度の深さに形成される。
【0041】
図2は、本発明の第2の実施の形態に係るLED表示器に用いるリ−ドフレ−ムの概略斜視図である。図2の例では、複数本の溝8a〜8cを形成するものである。このように、複数本の溝8a〜8cを形成することにより、溝8b、8cは溝8aのバックアップの作用をするので、樹脂液面4からの樹脂登り5を効果的に抑制することができる。すなわち、液面に対して最初に形成されている溝8aから樹脂が漏洩して上昇した場合でも、次の溝8b、8cにより確実に樹脂の上昇を抑制することができる。
【0042】
図3は、本発明の第3の実施の形態に係るLED表示器に用いるリ−ドフレ−ムの概略斜視図である。図3の例では、コイニング部6、7の部分のみを横断する溝8d、8eを形成している。図14で説明したように、コイニング部6、7と平面部との間に形成される空隙Ga、Gbの存在が、毛細管現象により液面4からの樹脂登り発生の原因であると考えられるので、コイニング部6、7の部分のみに溝を形成しても、樹脂液面4からの樹脂登り5を抑制することができる。
【0043】
したがって、本発明の樹脂の上昇を抑制する溝は、図1のようにリ−ドフレ−ムの幅方向の全長にわたり直線状に形成される溝の外に、図3のように、リ−ドフレ−ムの幅方向に対して、中央部には溝の形成を省略し、両端にのみ形成される溝も含まれる。
【0044】
コイニング部6、7の部分のみに溝8d、8eを形成する場合には、図1に示すようにリ−ドフレ−ム1の幅方向の全長にわたり溝8を形成する場合よりも、リ−ドフレ−ム1の不要な個所を損傷しないですむという利点がある。
【0045】
図4は、本発明の第4の実施の形態に係るLED表示器に用いるリ−ドフレ−ムの概略斜視図である。図4の例では、コイニング部6、7の部分のみを横断する溝8d、8eのバックアップ用の溝として、リ−ドフレ−ム1の幅方向の全長にわたり溝8fを形成している。この場合にも、溝8dと8eおよび溝8fは二重の障壁として作用するので、図2の例と同様に、樹脂液面4からの樹脂登り5を確実に抑制することができる。
【0046】
図5は、図1の矢視A−A方向からみた概略の縦断側面図である。刃物等によりリ−ドフレ−ム1に溝8を形成する際に、刃物の押圧力が大きい場合には図5に示すように溝8の両側に突起部9、10が形成される。すなわち、溝8により凹部が形成されると、その両側には塑性変形により突起部9、10が形成されるものである。
【0047】
このように、突起部9、10が形成される場合には、溝8と、その両側に連接して形成される突起部9、10とは共に樹脂に対して障壁として作用するので、その相乗作用により、樹脂液面4からの樹脂登り5を確実に抑制することができる。
【0048】
図6は、本発明の第5の実施形態として例えばデシマルポイントを含めて8セグメントで数字を表示するLED表示器の断面図である。図6において、LED表示器20は、リ−ド21、22を有し、リ−ド21にLED素子23を搭載して電気的に接続し、LED素子23はボンディングワイヤ24で前記リード22の先端と接続される。
【0049】
25は透光性樹脂モ−ルド部、26は不透光性樹脂モ−ルド部であり、この不透光性樹脂モールド部は型枠内に不透光性樹脂を注型して形成する。27は基板である。不透光性樹脂の液面が26aの位置に設定される際に、リ−ド21、22に対して樹脂登りを抑制する溝8を図示の位置に形成しておくと、溝8、8よりも図の下部側には前記のように樹脂は付着しない。このため、外部リ−ドとリ−ド21、22とを半田付けする際の、電気的な接続不良の発生を防止できる。
【0050】
上記の例では、LED表示器についてリ−ドフレ−ムの所定の位置に樹脂が毛細管現象により上昇することを防止する溝を形成する例について説明した。本発明は、LED表示器以外の電子部品に適用することができる。図7は、本発明の第6の実施形態として、本発明をLEDランプに適用した例を示す縦断側面図である。
【0051】
図7において、LEDランプ30は、二本一対のリ−ド端子31、32が設けられており、その一方のリ−ド端子31の先端部に、鉄材よりなるパッド34を形成している。このLEDランプ30の発光素子33としては、例えばGaN等の窒素化合物を発光層として青色を発色するものが使用される。
【0052】
パッド34の略中央部には凹部34aが形成される。この凹部34aは、外径を発光素子33の外径よりも大きく選定し、その深さを発光素子33の厚さよりも大きくして、凹部34aに発光素子33を収容する。発光素子33は、銀ペ−スト又は透明エポキシ樹脂の接合材料39を用いてリードフレ−ムのパッド34の凹部34aにダイボンデングされる。また、発光素子33はボンディングワイヤ35によりリードフレ−ムのリード端子31の先端に形成されたパッド34の先端部にワイヤボンデングされ、ボンディングワイヤ36によりもう一方のリ−ド端子32にワイヤボンデングされる。
【0053】
37は、パッド34の凹部34aに銀ペ−スト又は透明エポキシ樹脂の接合材料39によりダイボンデングされると共に、金属線35、36によりパッド34の先端部、リ−ド端子32にワイヤボンデングされた発光素子33を覆い、リ−ド端子31、32をパッケ−ジする透明又は半透明の合成樹脂製モ−ルド部である。モ−ルド部37の先端部には、略半球形状のレンズ38が形成される。このようにLEDランプ30は、先端が略半球形状の円筒体の形状、すなわちド−ム形状に形成される。
【0054】
一対のリ−ド端子31、32の所定の位置には溝8x、8yを形成する。この場合にも、樹脂液面4からの樹脂登りを溝8x、8yの位置で抑制し、一対のリ−ド端子31、32と外部リ−ド線との半田付け処理に支障がないようにすることができる。
【0055】
その他、本発明は、トランスやコイルのように、リ−ド線に接続された素子を液状樹脂で封止し、当該リ−ド端子をプリント基板などの外部回路と半田などにより接続するように構成た電子部品一般に適用することができる。
【0056】
なお、上記の例では、素子を接続したリ−ド線を液状樹脂に浸漬して素子を注型封止しているが、本発明は、トランスファ−成型で封止する電子部品にも適用できる。
トランスファ−成型で封止する場合には、トランスファ−ポットにキャビティを連接した周知の樹脂封止の構成を用いて、トランスファ−ポットに収納されている熱硬化性樹脂を加圧することにより溶融状態としてキャビティに移送し、キャビティに配置されている所定形状の電子部品を封止するものである。
【0057】
この場合には、リ−ド線に、溶融状態となっている樹脂の接触面から所定の高さの位置に、前記樹脂登りを防止する溝を形成する。図8乃至10は本発明の第7の実施形態とした、トランスファーモールドを用いた例である。図8に示すようなリードフレーム10を用い、ICチップ13を搭載し、モールド金型を用いた封止樹脂15によって樹脂封止をしたものである。この例ではアウターリードの樹脂封止面の近傍に溝14を形成したことを特徴とするものである。この溝は、図10(a)および(b)に要部拡大図およびその上面図を示すように、打ち抜き面の対向面側すなわち、バリの形成され易い面に形成される。かかる構成によっても、樹脂登りがこの溝によって阻止され、樹脂登りのないリード面を得ることができる。かりにわずかに樹脂登りが生じたとしても、この溝で完全に阻止されるため、確実に樹脂ばりを阻止することが可能となる。さらにまた本発明の第8の実施例として図11(a)、(b)および(c)に示すように、この例ではアウターリードの樹脂封止面の近傍に上下両面から溝14を形成したことを特徴とするものである。この溝は、図11(a)、(b)および(c)に要部拡大図および上面図および下面図を示すように、上下両面に形成されている。かかる構成によっても、樹脂登りがこの溝によって阻止され、樹脂登りのないリード面を得ることができる。かりにわずかに樹脂登りが生じたとしても、この溝で完全に阻止されるため、確実に樹脂ばりを阻止することが可能となる。さらにまた、前記素子チップの搭載されたリードを溶融樹脂に浸せきし、引き上げることによって樹脂封止を行う方法にも有効である。また、本発明の第9の実施形態として図12に示すように、本発明は、前記素子チップ43をフェイスダウンでリード41の先端に実装し、この搭載された素子チップおよびリード41の表面に樹脂45をポッティングし、これを硬化させる工程についても適用可能である。かかる構成によってもリード41の樹脂封止領域の近傍に溝44が形成されているため、樹脂登りがこの溝によって阻止され、樹脂登りのないリード面を得ることができる。かりにわずかに樹脂登りが生じたとしても、この溝で完全に阻止されるため、確実に樹脂ばりを阻止することが可能となる。さらにまた、凹部を有するケース内に液状樹脂を充填し、前記素子チップの搭載されたリードを装着し、この液状樹脂を硬化させる工程についても適用可能である。かかる構成によれば、いずれも樹脂登りを前記溝によって抑制することができ、容易に信頼性の高い電子部品を得ることが可能となる。なお前記実施例では流動性樹脂としてエポキシ樹脂を用いる場合について説明したが、エポキシ樹脂に限定されることなく、他の熱硬化樹脂にも適用可能であることは言うまでもない。このように、本発明は、液状または溶融状である流動性の樹脂により素子を封止する電子部品に適用可能である。
【0058】
【発明の効果】
以上説明したように、本発明によれば、リ−ド端子に接続された素子を樹脂封止する際に、樹脂との接触面から所定の高さの位置に、樹脂の上昇を抑制する溝を設けている。このため、リ−ド線の溝の位置から上部には樹脂が付着しないので、外部リ−ド線との半田付け不良の発生を防止することができる。
【0059】
また本発明によれば、前記溝を複数本形成することにより、接触面に対して最初に形成されている溝から樹脂が漏洩して上昇した場合でも、次の溝により確実に樹脂の上昇を抑制することができる。
【0060】
加えて本発明によれば、前記溝に連接して突起部を形成している。このため、溝と突起部とは上昇してくる樹脂に対して共に障壁として作用するので、その相乗作用により接触面からの樹脂登りを確実に抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るLED表示器に用いるリ−ドフレ−ムを示す斜視図である。
【図2】本発明の第2の実施の形態に係るLED表示器に用いるリ−ドフレ−ムを示す斜視図である。
【図3】本発明の第3の実施の形態に係るLED表示器に用いるリ−ドフレ−ムを示す斜視図である。
【図4】本発明の第4の実施の形態に係るLED表示器に用いるリ−ドフレ−ムを示す斜視図である。
【図5】図2の矢視A−A方向からみた縦断側面図である。
【図6】本発明の第5の実施の形態に係るLED表示器の断面図である。
【図7】本発明の第6の実施の形態に係るLEDランプの縦断側面図である。
【図8】本発明の第7の実施の形態に係るリードフレームを示す図である。
【図9】本発明の第7の実施の形態に係るリードフレームを用いて形成したICを示す図である。
【図10】図9の要部を示す図である。
【図11】本発明の第8の実施の形態に係るICの要部を示す図である。
【図12】本発明の第9の実施の形態に係るICの要部を示す図である。
【図13】従来例のLED表示器のリ−ドフレ−ムを示す斜視図である。
【図14】従来例のLED表示器のリ−ドフレ−ムを示す斜視図である。
【符号の説明】
1 リ−ドフレ−ム
2、3 バリ
4 樹脂液面
5 樹脂登り
6、7 コイニング部
8 コイニング状の溝
8a〜8f コイニング状の溝
9、10 突起部
20 LED表示器
30 LEDランプ
Claims (14)
- リ−ドと、前記リードに接続された素子チップと、前記素子チップと前記リードの一部を覆う封止樹脂とを具備し、前記リードは、樹脂封止すべき領域から所定の間隔だけ離れた位置に、リードフレームの製造時に発生するバリを押しつぶすように形成されるコイニング部を横断するように、溝を具備したことを特徴とする電子部品。
- 前記溝は、前記樹脂の上昇を抑制すべく、前記リードの長さ方向に直交するように形成されていることを特徴とする請求項1に記載の電子部品。
- 前記リードは、スタンピングにより形成されており、前記溝は、少なくとも、打ち抜き方向の対向面側を含むように形成されていることを特徴とする請求項1に記載の電子部品。
- 前記リードは、スタンピングにより形成されており、前記溝は、前記スタンピングによりバリの形成された面を含むように形成されていることを特徴とする請求項1に記載の電子部品。
- 前記溝は、少なくとも前記リードのバリ形成面からその隣接面に貫通するように形成されていることを特徴とする請求項1に記載の電子部品。
- 前記溝は、リードの伸長方向に直交する複数本からなることを特徴とする請求項1に記載の電子部品。
- 前記リードは、前記溝と連接して突起部を具備したことを特徴とする請求項1または請求項2に記載の電子部品。
- リードフレームの製造時に発生するバリを押しつぶすように形成されるコイニング部を横断するように、樹脂封止すべき領域から所定の距離だけ離間した位置に、溝を具備してなるリ−ドを有するリードフレームを用意する工程と、前記リードに素子チップを接続する工程と、前記溝が封止領域の外側に位置するように、前記素子チップと前記リードの一部を覆う樹脂封止工程とを含むことを特徴とする電子部品の製造方法。
- 前記リードフレームを用意する工程は、少なくとも前記リードの封止樹脂の外側となる部分すなわちアウターリードをスタンピング法により、形成する工程を含むことを特徴とする請求項8に記載の電子部品の製造方法。
- 前記溝部は前記スタンピング工程で同時に形成されることを特徴とする請求項9に記載の電子部品の製造方法。
- 前記樹脂封止工程は、前記素子チップの搭載されたリードを液状樹脂に浸せきし、引き上げる工程であることを特徴とする請求項8に記載の電子部品の製造方法。
- 前記樹脂封止工程は、凹部を有するケース内に液状樹脂を充填する工程と、前記凹部に前記素子チップの搭載されたリードを浸せきする工程を含むことを特徴とする請求項8に記載の電子部品の製造方法。
- 前記樹脂封止工程は、前記素子チップの搭載されたリードの表面に樹脂をポッティングし、これを硬化させる工程を含むことを特徴とする請求項8に記載の電子部品の製造方法。
- 前記樹脂封止工程は、前記素子チップの搭載されたリードを金型内に装着し、トランスファーモールドにより形成する工程であることを特徴とする請求項8に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000248643A JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23345999 | 1999-08-20 | ||
JP11-233459 | 1999-08-20 | ||
JP2000248643A JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135768A JP2001135768A (ja) | 2001-05-18 |
JP4390989B2 true JP4390989B2 (ja) | 2009-12-24 |
Family
ID=26531046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000248643A Expired - Fee Related JP4390989B2 (ja) | 1999-08-20 | 2000-08-18 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4390989B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867542B1 (en) * | 2000-03-29 | 2005-03-15 | General Electric Company | Floating chip photonic device and method of manufacture |
JP5611867B2 (ja) * | 2011-03-09 | 2014-10-22 | スタンレー電気株式会社 | 光半導体装置およびその製造方法 |
-
2000
- 2000-08-18 JP JP2000248643A patent/JP4390989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001135768A (ja) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952233B2 (ja) | 半導体装置 | |
US8525307B2 (en) | Semiconductor device, lead frame assembly, and method for fabricating the same | |
US6437429B1 (en) | Semiconductor package with metal pads | |
JP3165078B2 (ja) | 表面実装部品の製造方法 | |
US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
EP2479810B1 (en) | Light-emitting device package and method of manufacturing the same | |
KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
KR100700256B1 (ko) | 전자부품 및 그 제조방법 | |
JP4703903B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4390989B2 (ja) | 電子部品およびその製造方法 | |
JP2008034601A (ja) | 半導体装置およびその製造方法 | |
JP3426574B2 (ja) | 表面実装部品及びその製造方法 | |
KR20210000777U (ko) | 반도체 패키지 | |
JP2951077B2 (ja) | モールド型半導体レーザ装置及びその製造方法 | |
JP2009065201A (ja) | 半導体装置の製造方法 | |
JP4389263B2 (ja) | 半導体発光装置の製法 | |
KR20200001803U (ko) | 예비성형 리드 프레임 및 그것으로 제조된 리드 프레임 패키지 | |
US8648452B2 (en) | Resin molded semiconductor device and manufacturing method thereof | |
JP5857883B2 (ja) | モールドパッケージの製造方法 | |
JP2009049435A (ja) | 半導体装置 | |
KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
KR20000014539U (ko) | 반도체 패키지 | |
JP2011049604A (ja) | 半導体装置の製造方法 | |
JP2002026167A (ja) | 半導体素子のパッケージとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |