JP7002645B2 - パワー半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

パワー半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP7002645B2
JP7002645B2 JP2020518227A JP2020518227A JP7002645B2 JP 7002645 B2 JP7002645 B2 JP 7002645B2 JP 2020518227 A JP2020518227 A JP 2020518227A JP 2020518227 A JP2020518227 A JP 2020518227A JP 7002645 B2 JP7002645 B2 JP 7002645B2
Authority
JP
Japan
Prior art keywords
die pad
lead
end portion
mold
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020518227A
Other languages
English (en)
Other versions
JPWO2019216160A1 (ja
Inventor
貴雅 岩井
進吾 須藤
裕一郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019216160A1 publication Critical patent/JPWO2019216160A1/ja
Application granted granted Critical
Publication of JP7002645B2 publication Critical patent/JP7002645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Description

本発明は、パワー半導体装置およびその製造方法ならびに電力変換装置に関し、特に、半導体素子が搭載されるダイパッドを有するリードフレームを備えたパワー半導体装置と、そのパワー半導体装置の製造方法と、そのパワー半導体装置を適用した電力変換装置とに関する。
産業機器から家電・情報端末に至るまで、あらゆる製品にパワー半導体装置が普及しつつある。家電に搭載されるモジュールについては、小型化が特に求められている。パワー半導体装置は、高電圧・大電流を扱うため発熱量が大きく、定まった容量の電流を通電させるためには、外部に効率的に放熱するとともに、外部との電気的な絶縁性を保つ必要がある。
パワー半導体装置には、パワー半導体素子等が搭載されたダイパッドを含むリードフレームが、パワー半導体素子等とともに、封止材によって封止されたパワー半導体装置がある。この種のパワー半導体装置を開示した特許文献の例として、特許文献１および特許文献２がある。
特開２０１４－３３０９３号公報 特開昭６３－８４１４号公報
この種のパワー半導体装置では、パワー半導体素子等を搭載したダイパッドを含むリードフレームが、モールド金型内に配置され、そのモールド金型内に封止材を注入することによって、パワー半導体素子等が封止材によって封止される。この手法は、トランスファーモールド手法と称されている。
このトランスファーモールド手法では、封止材をモールド金型内に注入する際に、注入される封止材によって、ダイパッドが変形を起こすことがある。このため、ダイパッドの変形の仕方によっては、ダイパッドを覆う封止材の厚さが薄くなることがある。パワー半導体素子等を搭載したダイパッドを覆う封止材の厚さが薄くなると、電気的な絶縁性が悪化するおそれがある。
本発明は、上記問題点を解決するためになされたものであり、一つの目的は、電気的な絶縁性が確保されるパワー半導体装置を提供することであり、他の目的は、そのようなパワー半導体装置の製造方法を提供することであり、さらに他の目的は、そのようなパワー半導体装置を適用した電力変換装置を提供することである。
本発明に係るパワー半導体装置は、リード端子と第１ダイパッドと第１半導体素子と第１吊りリードと封止材とを備えている。第１半導体素子は第１ダイパッドに搭載されている。第１吊りリードは、第１ダイパッドに接続され、リード端子に繋がっている。封止材は、リード端子の一部を露出する態様で、第１ダイパッド、第１半導体素子および第１吊りリードを封止する。第１ダイパッドでは、第１方向に第１距離を隔てて第１端部および第２端部が位置している。第１吊りリードは、第１ダイパッドにおける第１端部と第２端部との間の中央よりも第１端部の側において、第１方向と交差する第２方向から第１ダイパッドに接続されている。第１ダイパッドは、リード端子が位置する、第１方向および第２方向と交差する第３方向の第１位置に対して、第１ダイパッドにおける第１半導体素子が搭載されている側とは反対側を覆う封止材の第１主面が位置している側に配置されている。第１ダイパッドは、第１ダイパッドにおける第１半導体素子が搭載されている側とは反対側の部分から第１主面までの封止材の厚さが、第１ダイパッドにおける第１端部の側から第２端部の側に向かって厚くなる態様で、傾けられている。さらに、第２ダイパッドと第２半導体素子と第２吊りリードとを有している。第２半導体素子は、第２ダイパッドに搭載されている。第２吊りリードは、第２ダイパッドに接続され、リード端子に繋がっている。第２ダイパッドでは、第１方向に第２距離を隔てて第３端部および第４端部が位置している。第２吊りリードは、第２ダイパッドにおける第３端部と第４端部との間の中央よりも第３端部の側において、第２方向から第２ダイパッドに接続されている。第２ダイパッドは、リード端子が位置する第３方向の第１位置に対して、第２ダイパッドにおける第２半導体素子が搭載されている側とは反対側を覆う封止材の第１主面が位置している側に配置されている。第２ダイパッドは、第２ダイパッドにおける第２半導体素子が搭載されている側とは反対側の部分から第１主面までの封止材の厚さが、第２ダイパッドにおける第３端部の側から第４端部の側に向かって厚くなる態様で、傾けられている。第１ダイパッドは、第１方向に第１幅を有している。第２ダイパッドは、第１方向に、第１幅よりも短い第２幅を有している。封止材は、第１方向に第１距離よりも長い第３距離を隔てて互いに対向する第１側部および第２側部を含んでいる。第１ダイパッドは、第１側部の側に配置されている。第２ダイパッドは、第１ダイパッドに対して、第２側部の側に配置されている。
本発明に係る一のパワー半導体装置の製造方法は、以下の工程を備えている。リードフレームを形成する。リードフレームに第１半導体素子を搭載する。リードフレームを、第１半導体素子が搭載されている側を上に向けた状態で、下金型、上金型および封止材注入口を有するモールド金型内に配置する。封止材注入口からモールド金型内に封止材を注入する。モールド金型を取り外す。リードフレームを形成する工程は、リード端子と、第１方向に第１距離を隔てて第１端部と第２端部とが位置し、第１半導体素子が搭載される第１ダイパッドと、第１ダイパッドにおける第１端部と第２端部との間の中央よりも第１端部の側において、第１方向と交差する第２方向から第１ダイパッドに接続され、リード端子に繋がる第１吊りリードとを形成する工程と、第１吊りリードに曲げ加工を行うことにより、第１ダイパッドを、リード端子が位置する、第１方向と第２方向とに交差する第３方向の第１位置よりも低い位置に配置する工程とを含む。リードフレームをモールド金型内に配置する工程では、封止材注入口は、第１位置の下側において、第１方向から第１吊りリードに向かって封止材を注入する位置に配置される。モールド金型内に封止材を注入する工程では、封止材注入口からモールド金型内に注入される封止材は、第１ダイパッドと下金型との間に充填される封止材第１部と、第１ダイパッドと上金型との間に充填される封止材第２部とを含み、封止材第１部と封止材第２部とが充填される際に、封止材第１部によって、第１吊りリードが接続されている第１ダイパッドの第１端部の側に対して、第１ダイパッドの第２端部の側が押し上げられて、第２端部の側が第１端部の側に対して上を向くように、第１ダイパッドが傾けられる。
本発明に係る他のパワー半導体装置の製造方法は、以下の工程を備えている。リードフレームを形成する。リードフレームに第１半導体素子を搭載する。リードフレームを、第１半導体素子が搭載されている側を上に向けた状態で、下金型、上金型および封止材注入口を有するモールド金型内に配置する。封止材注入口からモールド金型内に封止材を注入する。モールド金型を取り外す。リードフレームを形成する工程は、リード端子と、第１方向に第１距離を隔てて第１端部と第２端部とが位置し、第１半導体素子が搭載される第１ダイパッドと、第１ダイパッドにおける第１端部と第２端部との間の中央よりも第１端部の側において、第１方向と交差する第２方向から第１ダイパッドに接続され、リード端子に繋がる第１吊りリードとを形成する工程と、第１吊りリードに曲げ加工を行うことにより、第１ダイパッドを、リード端子が位置する、第１方向と第２方向とに交差する第３方向の第１位置よりも低い位置に配置する工程とを含む。リードフレームをモールド金型内に配置する工程では、封止材注入口は、第１位置の下側において、第１方向から第１吊りリードに向かって封止材を注入する位置に配置される。リードフレームを形成する工程は、リード端子から第２方向に突き出すとともに、第１吊りリードに対して、第１ダイパッドの第１端部の側に配置された第１突き出しリードを形成する工程を含む。モールド金型内に封止材を注入する工程では、第１方向から見て、第１突き出しリードの下側に配置された封止材注入口から封止材が注入されて、第２端部の側が第１端部の側に対して上を向くように、第１ダイパッドが傾けられる。
本発明に係る電力変換装置は、上述したパワー半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。
本発明に係るパワー半導体装置によれば、第１半導体素子が搭載されている第１ダイパッドは、第１ダイパッドにおける第１半導体素子が搭載されている側とは反対側の部分から第１主面までの封止材の厚さが、第１ダイパッドにおける第１端部の側から第２端部の側に向かって厚くなる態様で、傾けられている。これにより、パワー半導体装置の電気的な絶縁性を確保することができる。
本発明に係る一のパワー半導体装置の製造方法によれば、封止材第１部と封止材第２部とが充填される際に、封止材第１部によって、第１吊りリードが接続されている第１ダイパッドの第１端部の側に対して、第１ダイパッドの第２端部の側が押し上げられて、第２端部の側が第１端部の側に対して上を向くように、第１ダイパッドが傾けられる。これにより、電気的な絶縁性を確保することができるパワー半導体装置を製造することができる。
本発明に係る他のパワー半導体装置の製造方法によれば、モールド金型内に封止材を注入する工程では、第１方向から見て、第１突き出しリードの下側に配置された封止材注入口から封止材が注入される。これにより、電気的な絶縁性を確保することができるパワー半導体装置を製造することができる。
本発明に係る電力変換装置によれば、上記パワー半導体装置を適用することで、絶縁性の高い電力変換装置を得ることができる。
本発明の実施の形態１に係るパワー半導体装置の平面図である。 同実施の形態において、図１に示す断面線ＩＩ－ＩＩにおける断面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの配置関係を説明するための部分平面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの配置関係を説明するための部分斜視図である。 同実施の形態において、パワー半導体装置の製造方法の一工程を示す平面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 一の比較例に係る、パワー半導体装置の製造方法の一工程を示す断面図である。 図１１に示す一の比較例に係る、パワー半導体装置の製造方法を改善するための工程を示す断面図である。 同実施の形態において、作用効果を説明するための図７に示す工程の後の第１の状態を示す断面図である。 同実施の形態において、作用効果を説明するための第１の状態の後の第２の状態を示す断面図である。 同実施の形態において、作用効果を説明するための第２の状態の後の第３の状態を示す断面図である。 他の比較例に係る、パワー半導体装置の製造方法の一工程を示す平面図である。 同実施の形態において、作用効果を説明するためのパワー半導体装置の断面図である。 本発明の実施の形態２に係る、パワー半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１９に示す工程における可動ピンの位置を示す平面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 本発明の実施の形態３に係るパワー半導体装置の断面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの配置関係を説明するための部分斜視図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの側面を示す断面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの形状をエッチング工程によって作製する方法を説明するための第１の部分平面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの形状をエッチング工程によって作製する方法を説明するための第２の部分平面図である。 同実施の形態において、大ダイパッドおよび小ダイパッドの形状をエッチング工程によって作製する方法を説明するための部分断面図である。 本発明の実施の形態４に係る、パワー半導体装置を適用した電力変換装置のブロック図である。
実施の形態１．
実施の形態１に係るパワー半導体装置について説明する。図１および図２に示すように、パワー半導体装置５５では、リードフレーム５０として、パワーリード端子１ａ、パワーリード１２、大ダイパッド２、小ダイパッド３、リード段差部７（７ａ、７ｂ）、突き出しリード１５（１５ａ、１５ｂ、１５ｃ、１５ｄ）、ＩＣリード端子１ｂおよびＩＣリード１３を備えている。
ここで、パワーリード端子１ａは、リード端子に対応する。大ダイパッド２は、第１ダイパッドに対応する。小ダイパッド３は、第２ダイパッドに対応する。リード段差部７のうち、リード段差部７ａは、第１吊りリードに対応する。リード段差部７ｂは、第２吊りリードに対応する。突き出しリード１５のうち、突き出しリード１５ａは、第１突き出しリードに対応する。突き出しリード１５ｂ、１５ｃ、１５ｄは、第２突き出しリードに対応する。ＩＣリード１３は、第３ダイパッドに対応する。
大ダイパッド２に、第１半導体素子としてのパワー半導体素子５ａが搭載されている。小ダイパッド３に、第２半導体素子としてのパワー半導体素子５ａが搭載されている。大ダイパッド２には、３つのパワー半導体素子５ａが搭載されている。３つのパワー半導体素子５ａのそれぞれは、導電性接着剤６ａによって大ダイパッド２に接合されている。小ダイパッド３には、１つのパワー半導体素子５ａが搭載されている。１つのパワー半導体素子５ａは、導電性接着剤６ａによって小ダイパッド３に接合されている。パワー半導体素子５ａは、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等である。導電性接着剤６ａとして、たとえば、はんだまたは銀ペースト等が適用される。
ＩＣリード１３に、第３半導体素子としてのＩＣ素子５ｂが搭載されている。ＩＣ素子５ｂは、導電性接着剤６ｂによってＩＣリード１３に接合されている。対応するパワー半導体素子５ａとＩＣ素子５ｂとが、ワイヤ４によって電気的に接続されている。対応するパワー半導体素子５ａと突き出しリード１５ａ～１５ｄとが、ワイヤ４によって電気的に接続されている。対応するＩＣ素子５ｂとＩＣリード端子１ｂとが、ワイヤ４によって電気的に接続されている。ワイヤ４は、たとえば、金または銀をはじめとする金属から形成されている。このようにして、リードフレーム５０に電気回路が形成されている。なお、ワイヤ４としては、接続する部分に応じて、材質または太さ等を適宜変えてもよい。また、ワイヤ４が接続される部分には、ワイヤの接合力を高めるためのコーティング等の処理が施されていてもよい。
リードフレーム５０、パワー半導体素子５ａおよびＩＣ素子５ｂが、封止材としてのモールド樹脂１１によって封止されている。パワーリード端子１ａは、パワーリード１２に繋がっている部分がモールド樹脂１１に封止された状態で、モールド樹脂１１から突出している。また、ＩＣリード端子１ｂは、ＩＣリード１３に繋がっている部分がモールド樹脂１１に封止された状態で、モールド樹脂１１から突出している。
モールド樹脂１１は、第１側部１１ａ、第２側部１１ｂ、第３側部１１ｃ、第４側部１１ｄ、第１主面１１ｅおよび第２主面１１ｆを有する。第１側部１１ａと第２側部１１ｂとは、Ｘ軸方向に間隔を隔てて互いに対向するとともに、Ｙ軸方向にそれぞれ延在する。第３側部１１ｃと第４側部１１ｄとは、Ｙ軸方向に間隔を隔てて互いに対向するとともに、Ｘ軸方向にそれぞれ延在する。第１主面１１ｅと第２主面１１ｆとは、Ｚ軸方向に間隔を隔てて互いに対向する。なお、図１では、モールド樹脂１１となる流動樹脂が注入される樹脂注入口１６の位置が示されている。樹脂注入口１６の配置関係については、後述する。
大ダイパッド２および小ダイパッド３等の構造について説明する。図２に示すように、大ダイパッド２および小ダイパッド３は、モールド樹脂１１に封止されているパワーリード端子１ａ（ＩＣリード端子１ｂ）のＺ軸方向の位置（高さ）よりも低い位置に配置されている。すなわち、大ダイパッド２および小ダイパッド３は、パワーリード端子１ａ（ＩＣリード端子１ｂ）のＺ軸方向の位置に対して、モールド樹脂１１の第１主面１１ｅの側に配置されている。なお、ＩＣ素子５ｂが搭載されているＩＣリード１３は、大ダイパッド２および小ダイパッド３に対して、モールド樹脂１１の第２主面１１ｆの側に配置されている。
図１および図３に示すように、大ダイパッド２は、リード段差部７ａを介してパワーリード１２に繋がっている。大ダイパッド２では、第１方向としてのＸ軸方向に距離Ｄ１を隔てて第１端部１７ａａと第２端部１７ｂｂが位置している。第１端部１７ａａと第２端部１７ｂｂとの間の中央線Ｃ１よりも第１端部１７ａａの側に、第２方向としてのＹ軸方向からリード段差部７が繋がっている。大ダイパッド２において、３つのパワー半導体素子５ａが搭載される部分は、Ｘ軸方向に、第１幅としての幅Ｗ１を有する。突き出しリード１５ａ～１５ｄのそれぞれは、パワーリード１２からＹ軸方向（正方向）に突き出している。
小ダイパッド３は屈曲部１８を含む。小ダイパッド３は、小ダイパッド３の屈曲部１８とリード段差部７とを介してパワーリード１２に繋がっている。小ダイパッド３では、Ｘ軸方向に距離Ｄ２を隔てて第３端部１７ｃｃと第４端部１７ｄｄが位置している。第３端部１７ｃｃと第４端部１７ｄｄとの間の中央線Ｃ２よりも第３端部１７ｃｃの側に、Ｙ軸方向からリード段差部７が繋がっている。
小ダイパッド３において、１つのパワー半導体素子５ａが搭載される部分は、Ｘ軸方向に、第２幅としての幅Ｗ２を有する。幅Ｗ２は、幅Ｗ１よりも短い。屈曲部１８は、Ｘ軸方向に延在するＸ方向成分と、Ｙ軸方向に延在するＹ方向成分とを有する態様で、斜めに延在している。このため、小ダイパッド３では、リード段差部７の終端部２０ｂのＸ座標の値よりも、小ダイパッド３の先端１７ｃのＸ座標の値の方が大きい。
小ダイパッド３における屈曲部１８では、Ｘ方向成分とＹ方向成分とを有して斜めに延在する方向とほぼ直交する方向に幅Ｗ３を有する。この幅Ｗ３は、リード段差部７の幅（Ｘ軸方向）および小ダイパッド３の幅Ｗ２よりも短い。このような屈曲部１８を有することで、大ダイパッド２の側方（Ｘ軸負方向）のスペース２７が比較的狭くても、大ダイパッド２に３つのパワー半導体素子５ａを搭載したうえで、３つの小ダイパッド３のそれぞれに１つのパワー半導体素子５ａを搭載することができる。これにより、パワー半導体装置５５の限られた容積内で、効率よくパワー半導体素子５ａを配置することができ、パワー半導体装置５５の小型化に寄与できる。
大ダイパッド２および小ダイパッド３の配置関係について、もう少し詳しく説明する。大ダイパッド２では、第１端部１７ａａの側から第２端部１７ｂｂの側へ向かって、大ダイパッド２とモールド樹脂１１の第１主面１１ｅとの距離が長くなる態様で傾けられている。すなわち、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側と反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなるように、大ダイパッド２が傾けられている（図１０参照）。
また、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の部分の厚さ（絶縁層１４の厚さ）は、リード段差部７の終端部２０ａを覆うモールド樹脂１１の部分の厚さよりも厚くなるように、大ダイパッド２が傾けられている。
小ダイパッド３では、第３端部１７ｃｃの側から第４端部１７ｄｄの側へ向かって、小ダイパッド３とモールド樹脂１１の第１主面１１ｅとの距離が長くなる態様で傾けられている。すなわち、小ダイパッド３におけるパワー半導体素子５ａが搭載されている側と反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなるように、小ダイパッド３が傾けられている（図１０参照）。
大ダイパッド２および小ダイパッド３の配置関係について、さらに詳しく説明する。図４に、大ダイパッド２および小ダイパッド３の部分を拡大して示す。図４に示すように、大ダイパッド２では、リード段差部７ａの終端部２０ａが位置する第１端部１７ａａ（先端１７ａ）の側に対して、大ダイパッド２の第２端部１７ｂｂ（先端１７ｂ）の側が高い位置（Ｚ軸方向）になるように、ＸＹ平面に対して傾いている。すなわち、大ダイパッド２の第１端部１７ａａの側から第２端部１７ｂｂの側へ向かってＸ軸方向に延在する部分が、矢印Ｙ１に示す向き（Ｚ軸正方向）に傾いている。
また、小ダイパッド３では、リード段差部７ｂの終端部２０ｂが位置する第３端部１７ｃｃの側に対して、小ダイパッド３の第４端部１７ｄｄ（先端１７ｄ）の側が高い位置（Ｚ軸方向）になるように、ＸＹ平面に対して傾いている。すなわち、小ダイパッド３の第３端部１７ｃｃの側から第４端部１７ｄｄの側へ向かってＸ軸方向に延在する部分が、矢印Ｙ１に示す向き（Ｚ軸正方向）に傾いている。
このように大ダイパッド２および小ダイパッド３のそれぞれが傾くことで、大ダイパッド２の先端１７ｂ（第２端部１７ｂｂ）と小ダイパッド３の先端１７ｃ（第３端部１７ｃｃ）との距離を確保することができる。これにより、大ダイパッド２と小ダイパッド３との間の電気的な絶縁性を良好にすることができるとともに、モールド樹脂１１の小型化に寄与することができる。
さらに、大ダイパッド２の先端１７ａの位置は、小ダイパッド３の先端１７ｃの位置よりも下側（－ｚ方向）にあることが望ましい。大ダイパッド２および小ダイパッド３が、Ｘ－Ｙ平面に対して同じ角度で傾いた場合には、大ダイパッド２の先端１７ａの位置が、小ダイパッド３の先端１７ｃの位置よりも下側（－ｚ方向）にあることが容易に予測される。このとき、絶縁層１４の厚みが最も薄くなる部分が、大ダイパッド２の先端１７ａ部分となり、この部分において絶縁破壊することが予測される。これにより、絶縁性を検査する位置を減らすことが可能となり、検査の効率が向上する。さらに、大ダイパッド２および小ダイパッド３において、絶縁破壊する部分が予測できることによって、大ダイパッド２または小ダイパッド３の一部のみ角部を取り除く加工を施すことによって、絶縁耐圧を増加させることが可能となる。
なお、大ダイパッド２の先端１７ａの位置が、小ダイパッド３の先端１７ｃの位置よりも上側（＋ｚ方向）にあってもよい。その場合には、流動樹脂によって、大ダイパッド２の先端１７ａと小ダイパッド３の先端１７ｃが動く方向が逆になり、先端１７ａと先端１７ｃとの間隔が広くなるため好ましい。
また、大ダイパッド２および小ダイパッド３のそれぞれが傾くことで、モールド樹脂１１のサイズが同じであれば、大ダイパッド２および小ダイパッド３のそれぞれの幅（Ｘ軸方向）をより広く設定することができる。これにより、パワー半導体素子５ａから発生する熱をより効率的に放熱させることができる。
さらに、大ダイパッド２では、終端部２０ａが位置する側からＹ軸方向に離れる側に向かってＹ軸方向に延在する部分が、矢印Ｙ２に示す向き（Ｚ軸正方向）に傾いていてもよい。また、小ダイパッド３では、終端部２０ｂが位置する側からＹ軸方向に離れる側に向かってＹ軸方向に延在する部分が、矢印Ｙ２に示す向き（Ｚ軸正方向）に傾いていてもよい。
この場合には、大ダイパッド２の先端１７ｂと小ダイパッド３の先端１７ｃとの距離をさらに確保することができる。これにより、大ダイパッド２と小ダイパッド３との間の電気的な絶縁性をさらに良好にすることができるとともに、モールド樹脂１１のさらなる小型化に寄与することができる。
なお、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側と反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）を確保する観点からは、大ダイパッド２および小ダイパッド３のそれぞれの傾き方としては、大ダイパッド２および小ダイパッド３のそれぞれのＹ軸方向に延在する部分が矢印Ｙ２に示す向きにだけ傾いていてもよい。
次に、上述したパワー半導体装置の製造方法の一例について説明する。まず、金属板のエッチングまたは金属板の打ち抜きによって、リードフレーム５０（図５参照）が形成される。リードフレーム５０には、パワーリード端子１ａ、パワーリード１２、大ダイパッド２、小ダイパッド３、突き出しリード１５ａ等、ＩＣリード端子１ｂ、ＩＣリード１３およびダミーリード２１ａ、２１ｂが形成されている（図５参照）。
次に、曲げ金型を用いてリードフレーム５０に曲げ加工を施すことにより、リード段差部７が形成される（図５参照）。次に、大ダイパッド２および小ダイパッド３のそれぞれに、導電性接着剤によって、パワー半導体素子５ａが接合される（図５参照）。また、ＩＣリード１３に、導電性接着剤によって、ＩＣ素子５ｂが接合される（図５参照）。次に、ワイヤ４が接続される。
こうして、図５に示すように、モールド樹脂に封止される前の複数のパワー半導体装置が形成される。複数のパワー半導体装置は、Ｘ軸方向に配置されている。隣り合う一のパワー半導体装置と他のパワー半導体装置では、ダミーリード２１ａ、２１ｂによって繋がっている。なお、図５では、Ｘ軸方向に２つのパワー半導体装置が示されているが、一つのパワー半導体装置であってもよいし、３つ以上のパワー半導体装置が配置されていてもよい。
次に、トランスファーモールド手法によって、パワー半導体装置がモールド樹脂によって封止される。図６に示すように、下金型８と上金型９を有するモールド金型６０が用意される。下金型８と上金型９との間に、パワー半導体素子５ａ等が搭載されたリードフレーム５０が配置される。
モールド金型６０には、樹脂注入口１６が設けられている。樹脂注入口１６は、ダミーリード２１ａの下（Ｚ軸方向）に設けられている。すなわち、樹脂注入口１６は、ダミーリード２１ａと同じ高さに位置するパワーリード１２、パワーリード端子１ａおよび突き出しリード１５ａ等の位置Ｈ（Ｚ軸方向）よりも下に配置されている。また、樹脂注入口１６は、リードフレーム５０における大ダイパッド２が位置する側の、Ｘ軸方向からリード段差部７等に向かって注入する位置（図２参照）に配置されている。
モールド金型６０内には、タブレット樹脂２２が装填されている。また、そのタブレット樹脂２２を押し出すプランジャ１０が配置されている。図７に示すように、下金型８と上金型９とが型閉めされた後、タブレット樹脂２２を溶融させながらプランジャ１０を上昇させることにより、モールド樹脂１１となる溶融した流動樹脂２３が、樹脂注入口１６からモールド金型６０内に注入される。
このとき、樹脂注入口１６がダミーリード２１ａの下に配置されていることで、樹脂注入口１６から下金型８の底までの距離が、後述する比較例の場合と比べて短くなる。このため、大ダイパッド２と下金型８の底との間の領域に、流動樹脂２３ａが充填されやすくなる。これにより、大ダイパッド２の下方をＸ軸方向（正方向）に流れる流動樹脂２３の速度と、大ダイパッド２の上方をＸ軸方向（正方向）に流れる流動樹脂２３の速度との差が小さくなる。
また、大ダイパッド２の下方の大ダイパッド２と下金型８の底との間の領域（断面積）は、大ダイパッド２の上方の領域（断面積）よりも狭い。このため、大ダイパッド２の下方を流れる流動樹脂２３ｂによって、大ダイパッド２を上に押し上げる力が強くなり、大ダイパッド２では、終端部２０ａが位置する第１端部１７ａａの側に対して、第２端部１７ｂｂの側が高くなるように、大ダイパッド２が上向きに変形する（上向き矢印参照）。すなわち、大ダイパッド２では、第１端部１７ａａの側から第２端部１７ｂｂの側へ向かって高さ（Ｚ軸方向）が高くなるように、傾けられることになる。
ここで、大ダイパッド２等が下向きに変形する場合には、流動樹脂が大ダイパッド２等の先端に到達した直後に下向きに変形してしまい、大ダイパッド２等の下方に流動樹脂を充填するのが阻害されることがわかっている。このため、大ダイパッド２等の下方の領域に流動樹脂２３ａを効率よく充填させるには、大ダイパッド２等が変形しにくいリード段差部７の終端部２０ａに接近した位置に樹脂注入口１６を設けて、流動樹脂２３を注入することが望ましい。
Ｘ軸方向に沿って順次配置された、一つの大ダイパッド２および３つの小ダイパッド３に対して、リード段差部７の終端部２０ａ、２０ｂに接近した位置に樹脂注入口１６を設けて、流動樹脂２３を注入ことが望ましい。さらに、樹脂注入口１６のＹ軸方向の位置を、終端部２０ａ、２０ｂのＹ軸方向の位置に近づけることが望ましい。
また、樹脂注入口１６は、パワー半導体装置に残らず、ゲートブレークの際に効率よく離す必要がある。このため、樹脂注入口１６を、ダミーリード２１ａに接した、ダミーリード２１ａの直下の位置Ｈ（図６参照）に設けることが望ましい。
こうして、図８に示すように、樹脂注入口１６から流動樹脂２３を注入することで、モールド金型６０内に流動樹脂２３が充填される。図８に示すように、大ダイパッド２では、リード段差部７ａの終端部２０ａ（図６参照）が位置する第１端部１７ａａ（先端１７ａ）の側に対して、大ダイパッド２の第２端部１７ｂｂ（先端１７ｂ）の側が高い位置（Ｚ軸方向）になるように、ＸＹ平面に対して傾けられる。
また、小ダイパッド３では、リード段差部７ｂの終端部２０ｂが位置する第３端部１７ｃｃの側に対して、小ダイパッド３の第４端部１７ｄｄ（先端１７ｄ）の側が高い位置（Ｚ軸方向）になるように、ＸＹ平面に対して傾けられる。
流動樹脂２３が硬化した後、図９に示すように、モールド金型から、モールド樹脂１１によってパワー半導体素子５ａ等を封止したパワー半導体装置が取り出される。取り出されたパワー半導体装置は、その後、ダミーリードおよびランナー２５等を切断することによって個々に分離されて、図１０に示すように、パワー半導体装置５５として完成する。
完成したパワー半導体装置５５では、ランナー２５をはじめ、樹脂注入口１６に対応する位置に残るランナー等が取り除かれた部分のモールド樹脂１１の表面は、モールド金型６０（図８参照）内に位置していたモールド樹脂１１の表面よりも粗い表面（ゲート痕）となる。すなわち、完成したパワー半導体装置５５の外観から、樹脂注入口１６（図１参照）の位置を把握することができる。
完成したパワー半導体装置５５では、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなっている。また、小ダイパッド３におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなっている。
上述したパワー半導体装置の製造方法では、電気的な絶縁性を確保することができる。これについて、比較例に係るパワー半導体装置の製造方法と比べて説明する。なお、比較例では、説明の便宜上、同一部材については同一符号を付して説明する。
図１１に示すように、比較例に係るパワー半導体装置の製造方法では、樹脂注入口１６がダミーリード２１ａの上（Ｚ軸方向）に位置している。すなわち、樹脂注入口１６は、ダミーリード２１ａと同じ高さに位置するパワーリードまたはパワーリード端子（いずれも図示せず）の位置よりも上（Ｚ軸方向）に配置されている。
この場合には、樹脂注入口１６から注入される流動樹脂２３のうち、大ダイパッド２の上方を流れる流動樹脂２３ｂの速度が、大ダイパッド２の下方を流れる流動樹脂２３ａの速度よりも速くなり、大ダイパッド２の上方側が下方側に比べて、より速く流動樹脂２３ｂが充填されることになる。
このため、大ダイパッド２の上方を流れる流動樹脂２３ｂが、大ダイパッド２を下に押し付ける力が強くなり、大ダイパッド２では、流動樹脂２３ｂの流れの上流側から下流側に向かって、先端１７ｂが先端１７ａよりも低くなるように、大ダイパッド２が下向きに変形する（下向き矢印参照）。このため、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の厚さが、Ｘ軸の正方向へ向かって薄くなり、電気的な絶縁性が低下するおそれがある。
大ダイパッド２が下向きに変形するのを防止する手法として、たとえば、図１２に示すように、大ダイパッド２等の下に可動ピン２９を設置して、大ダイパッド２等を下方から支持する方法により防止することも可能である。この方法では、可動ピン２９は、流動樹脂２３の注入が完了した後に、引き抜かれることになる。
比較例に係るパワー半導体装置の製造方法に対して、実施の形態１に係るパワー半導体装置の製造方法では、図６に示すように、樹脂注入口１６がダミーリード２１ａの下に配置されている。このため、樹脂注入口１６から下金型８の底までの距離が、比較例の場合と比べて短くなり、大ダイパッド２と下金型８の底との間の領域に、流動樹脂２３ａ（図７参照）が充填されやすくなる。
これにより、大ダイパッド２の下方を流れる流動樹脂２３ａによって、大ダイパッド２を上に押し上げる力が強くなり、大ダイパッド２では、リード段差部７ａの終端部２０ａが位置する第１端部１７ａａの側から第２端部１７ｂｂの側へ向かって高さ（Ｚ軸方向）が高くなるように、傾けられることになる（図７参照）。
また、小ダイパッド３の下方を流れる流動樹脂２３ｂによって、小ダイパッド３を上に押し上げる力が強くなり、小ダイパッド３では、リード段差部７ｂの終端部２０ｂが位置する第３端部１７ｃｃの側から第４端部１７ｄｄの側へ向かって高さ（Ｚ軸方向）が高くなるように、傾けられることになる（図８参照）。
さらに、小ダイパッド３の配置と絶縁性とについて、もう少し詳しく説明する。小ダイパッド３は大ダイパッド２と比べて、ダイパッドとしての面積が小さいため、小ダイパッド３の傾きは大ダイパッド２の傾きよりも小さくなる。図７に示される状態から、流動樹脂２３がさらに充填された状態を図１３に示す。図１３に示すように、小ダイパッド３の上方を流れる流動樹脂２３ｄが、小ダイパッド３の下方を流れる流動樹脂２３ｃよりも速く充填される。
このため、流動樹脂２３ｄによって、小ダイパッド３には下向きの力が始めに作用し、小ダイパッド３の下を流れる流動樹脂２３ｃによって上向きに作用する力によって小ダイパッド３が上側に戻りきらずに、流動樹脂２３の充填完了時に、小ダイパッド３の先端１７ｃが位置する端部と第１主面１１ｅとの距離Ｄ５と、先端１７ｄが位置する端部と第１主面１１ｅとの距離Ｄ６とが、流動樹脂２３を充填する前の小ダイパッド３と第１主面１１ｅとの距離Ｄ７よりも短くなる場合がある。
次に、図１３に示される状態から、流動樹脂２３が順次充填された状態を図１４および図１５にそれぞれ示す。各小ダイパッド３の上方を流れる流動樹脂２３ｄ、２３ｆによって、各小ダイパッド３には、始めに－ｚ方向に小ダイパッド３が変形する。その後、各小ダイパッド３の下方を流れる流動樹脂２３ｃ、２３ｅによって、各小ダイパッド３には＋ｚ方向に力が作用する。流動樹脂２３の粘度は時間とともに上昇するため、樹脂注入口１６から遠いほど流動樹脂２３の粘度が高くなり、粘度が高いほど小ダイパッド３に作用する力が大きくなる。
ここで、流動樹脂２３が充填された状態における、小ダイパッド３の先端１７ｅが位置する端部と第１主面１１ｅとの距離を距離Ｄ８とする。小ダイパッド３の先端１７ｆが位置する端部と第１主面１１ｅとの距離を距離Ｄ９とする。小ダイパッド３の先端１７ｇが位置する端部と第１主面１１ｅとの距離を距離Ｄ１０とする。小ダイパッド３の先端１７ｈが位置する端部と第１主面１１ｅとの距離を距離Ｄ１１とする（図１５参照）。そうすると、図１５に示すように、流動樹脂２３の充填が完了した時点では、距離Ｄ５≦距離Ｄ６＜距離Ｄ８≦距離Ｄ９＜距離Ｄ１０≦距離Ｄ１１となる。したがって、流動樹脂の充填が完了した図１５に示す状態であっても、電気的な絶縁性を確保することができる。
大ダイパッド２および小ダイパッド３が、このように傾けられることで、大ダイパッド２におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなる。また、小ダイパッド３におけるパワー半導体素子５ａが搭載されている側とは反対側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）が、Ｘ軸の正方向へ向かって厚くなる。その結果、パワー半導体装置５５の電気的な絶縁性を確保することができる。
なお、流動樹脂２３の流動の仕方のばらつきによって、距離Ｄ５≦距離Ｄ６かつ距離Ｄ８≦距離Ｄ９かつ距離Ｄ１０≦距離Ｄ１１であって、距離Ｄ６＞距離Ｄ８かつ距離Ｄ９＞距離Ｄ１０となってもよい。その場合も、隣り合う小ダイパッド３間の距離が長くなるため、電気的な絶縁性を向上させることが可能となる。
また、上述したパワー半導体装置の製造方法では、樹脂注入口１６が、ダミーリード２１ａが位置している側に配置されていることで、樹脂注入口１６が、パワーリード端子１ａ等が位置している側に配置されている場合と比べて、材料の歩留まりを向上させることができる。
図１６に示すように、樹脂注入口１６が、たとえば、パワーリード端子１ａが位置している側に配置される場合を想定する。この場合には、パワーリード端子１ａとなるリードフレーム５０の部分と、ＩＣリード端子１ｂとなるリードフレーム５０の部分とが繋がる態様で、リードフレーム５０が形成される。
このようなリードフレーム５０の場合には、モールド樹脂１１による封止が完了した時点で、互いに隣り合う一のパワー半導体装置５５と他のパワー半導体装置５５とでは、一のパワー半導体装置５５を封止するモールド樹脂１１と、他のパワー半導体装置５５を封止するモールド樹脂１１とが、ランナー３０によって繋がっている。ランナー３０の長さ（Ｙ軸方向）は、パワーリード端子１ａの長さ（Ｙ軸方向）とＩＣリード端子１ｂの長さ（Ｙ軸方向）とを合わせた長さよりも長い。そのランナー３０は、廃棄される部分となる。このため、モールド樹脂１１となる材料の無駄が多くなり、材料の歩留まりが悪化することになる。
これに対して、上述したパワー半導体装置の製造方法では、樹脂注入口１６が、ダミーリード２１ａが位置している側に配置されていることで、図９に示すように、ランナー２５の長さは、実質的にダミーリード２１ｂの幅に相当する長さになる。これにより、モールド樹脂１１となる材料の無駄が抑えられて、材料の歩留まり悪化を抑制することができる。
また、上述したパワー半導体装置の製造方法における樹脂注入口１６の配置関係は、注入される流動樹脂２３によってワイヤ４が倒れないようにする観点から、大型のパワー半導体装置の製造よりは、小型のパワー半導体装置の製造に適している。たとえば、ＳＯＰ（Small Outline Package）またはＤＩＰ（Dual Inline Package）と称されるパッケージを有する小型のパワー半導体装置の製造に適している。樹脂注入口１６を、ダミーリード２１ａが位置している側に配置し、Ｘ軸方向に向けて流動樹脂を注入することで、モールド樹脂１１となる材料の歩留まりを向上させることができる。また、複数の半導体装置を同時に封止するため、工程のサイクルタイムを短くすることができる。
さらに、上述したパワー半導体装置５５では、沿面距離を確保して電気的な絶縁性を向上させることができる。図１７に示すように、パワー半導体装置５５の使用態様として、放熱を促進させるために、パワー半導体装置５５が冷却フィン２４に取り付けられる場合がある。このような使用態様では、パワーリード端子１ａと金属から形成された冷却フィン２４との間の沿面距離Ｌ２を確保する必要がある。
パワー半導体装置５５では、パワー半導体素子５ａが搭載される大ダイパッド２および小ダイパッド３が、パワーリード端子１ａ等が配置されている位置（Ｚ軸方向）に対して、モールド樹脂１１の第１主面１１ｅの側に配置されている。すなわち、大ダイパッド２および小ダイパッド３においてパワー半導体素子５ａが搭載されている側とは反対の側を覆うモールド樹脂１１の厚さ（絶縁層１４の厚さ）を必要最小限にして放熱性を確保しながら、沿面距離Ｌ２を確保することができ、電気的な絶縁性を向上させることができる。沿面距離Ｌ２が確保されることで、より大きな電流をパワーリード端子１ａに流すことができる。
また、大ダイパッド２等は、ＩＣリード１３（ＩＣリード端子１ｂ）との位置関係では、ＩＣリード１３よりも低い位置（Ｚ軸方向）に配置されている。ＩＣリード１３に搭載されるＩＣ素子５ｂは、パワー半導体素子５ａに比べて発熱量が少ない。このため、沿面距離を考慮して、ＩＣリード１３は、モールド樹脂１１の第１主面１１ｅから離れている方が望ましい。一方、パワー半導体素子５ａが搭載されている大ダイパッド２等は、第１主面１１ｅに近い方が望ましい。
また、上述したパワー半導体装置５５では、リード段差部７を介して大ダイパッド２に繋がっているパワーリード１２に、突き出しリード１５ａが設けられている。また、リード段差部７を介して小ダイパッド３に繋がっているパワーリード１２に、突き出しリード１５ｂ、１５ｃ、１５ｄがそれぞれ設けられている。
このため、樹脂注入口１６から注入される流動樹脂２３が、突き出しリード１５ａ～１５ｄの上方と下方とをそれぞれ流れて、突き出しリード１５ａ～１５ｄの上方と下方とにそれぞれ充填される流動樹脂２３によって、突き出しリード１５ａ～１５ｄが固定された状態になる。このため、突き出しリード１５ａ～１５ｄに繋がっているパワーリード１２も固定された状態になる。
これにより、リード段差部７ａを介してパワーリード１２に繋がっている大ダイパッド２が、下向き（Ｚ軸方向）に変形するのを抑制することができる。また、リード段差部７ｂを介してパワーリード１２に繋がっている小ダイパッド３が、下向き（Ｚ軸方向）に変形するのを抑制することができる。なお、突き出しリード１５ａの形状と突き出しリード１５ｂ等の形状とは、同一の形状であってもよいし、異なる形状であってもよい。
特に、大ダイパッド２の周囲に流動樹脂２３を充填させる前に、突き出しリード１５ａの周囲に流動樹脂２３を充填させることで、大ダイパッド２の下向きの変形を抑制する効果を高めることができる。また、小ダイパッド３の周囲に流動樹脂２３を充填させる前に、突き出しリード１５ｂ～１５ｄの周囲に流動樹脂２３を充填させることで、小ダイパッド３の下向きの変形を抑制する効果を高めることができる。このため、図１に示すように、突き出しリード１５ａは、大ダイパッド２に対して樹脂注入口１６が配置されている側に設けることが望ましい。突き出しリード１５ｂ～１５ｄは、小ダイパッド３に対して樹脂注入口１６が配置されている側に設けることが望ましい。
また、上述したパワー半導体装置５５では、突き出しリード１５ｂ～１５ｄのそれぞれにワイヤ４が接続されている（図１参照）。これにより、パワー半導体装置５５のＹ軸方向の長さを抑えながら、ワイヤ４を接合させる領域の面積を確保することができる。このため、ワイヤ４が接合される領域に発生する熱を効率的に放熱させることができ、パワー半導体装置５５の信頼性を向上させることができる。ワイヤ４が接合される領域は、広いほど放熱性が向上するため、突き出しリード１５ａ～１５ｄの面積（Ｘ軸方向、Ｙ軸方向）は広いほど望ましい。
さらに、突き出しリード１５ｂ～１５ｄのＹ軸方向の長さが長いほど、ワイヤ４の長さを短くすることができる。ワイヤ４の長さが短くなることで電気抵抗が下がり、ワイヤ４が接合される領域の発熱を抑えることができる。発熱が抑えられることで、パワー半導体装置５５の信頼性を向上させることができる。
また、モールド金型内に流動樹脂２３を注入する際に、ワイヤ４が流動樹脂２３によって倒される現象が生じる。このとき、ワイヤ４の長さが短いほど、ワイヤ４は倒れにくくなり、ワイヤ４が倒れることによって、たとえば、電気的な短絡が生じるのを抑制することができ、電気的な絶縁性が向上し、パワー半導体装置５５の信頼性を向上させることができる。
実施の形態２．
ここでは、パワー半導体装置の製造方法の他の例について説明する。まず、前述した、図５および図６に示す工程と同様の工程を経た後、図１８に示すように、モールド金型６０内に、パワー半導体素子５ａ等が搭載されたリードフレーム５０が設置される。次に、下金型８と上金型９とが型閉めされた後、上金型９に設けられた可動ピン３１が下に向かって下降する。可動ピン３１として、４つの可動ピン３１ａ、３１ｂ、３１ｃ、３１ｄが設けられている。可動ピン３１ａは、第１ピン部材に対応し、可動ピン３１ｂは第２ピン部材に対応する。可動ピン３１ａは、大ダイパッド２の第２端部１７ｂｂの直上に間隔を開けて長さＬ３だけ下降する。可動ピン３１ｂは、小ダイパッド３の第４端部１７ｄｄの直上に間隔を隔てて長さＬ３分だけ下降する。可動ピン３１ｃ、３１ｄについても、同様に、長さＬ３分だけ下降する。
次に、図１９に示すように、タブレット樹脂２２を溶融させながらプランジャ１０を上昇させることにより、モールド樹脂１１となる溶融した流動樹脂２３が、樹脂注入口１６からモールド金型６０内に注入される。このとき、実施の形態１において説明したように、樹脂注入口１６がダミーリード２１ａの下に配置されていることで、大ダイパッド２と下金型８の底との間の領域に、流動樹脂２３ａが充填されやすくなる。
大ダイパッド２の下方を流れる流動樹脂２３ａによって、大ダイパッド２を上に押し上げる力が強くなり、大ダイパッド２では、第２端部１７ｂｂの側が第１端部１７ａａの側よりも高くなるように、大ダイパッド２が上向きに変形する（上向き矢印参照）。このとき、大ダイパッド２の第２端部１７ｂｂの直上に間隔を開けて可動ピン３１ａが配置されていることで、第２端部１７ｂｂが可動ピン３１ａに当接し、大ダイパッド２が過度に傾斜するのを阻止することができる。また、大ダイパッド２と同様に、小ダイパッド３についても、第４端部１７ｄｄが可動ピン３１ｂ等に当接し、小ダイパッド３が過度に傾斜するのを阻止することができる。
図２０に、パワー半導体装置を平面視した場合の可動ピン３１の位置を示す。図２０に示すように、たとえば、可動ピン３１ａは、大ダイパッド２の先端１７ｂを含む第２端部１７ｂｂに配置させることが望ましい。また、可動ピン３１ｂは、小ダイパッド３の先端１７ｄを含む第４端部１７ｄｄに配置させることが望ましい。また、可動ピン３１は、ワイヤ４に接触しない位置に配置することが望ましい。さらに、流動樹脂２３を注入する前では、可動ピン３１ａは、大ダイパッド２に接触しない高さ位置に配置することが望ましい。また、可動ピン３１ｂは、小ダイパッド３に接触しない高さ位置に配置することが望ましい（図１８参照）。
モールド金型６０内に流動樹脂２３が充填された後、可動ピン３１が引き抜かれる。可動ピン３１が引き抜かれた後の部分には、流動樹脂２３が流れ込むことになる。流動樹脂２３が流れ込む際に、大ダイパッド２および小ダイパッド３が変形するのを抑制するために、可動ピン３１の直径は小さいほど望ましく、また、可動ピン３１自体の強度を確保する点から、可動ピンの直径は、約２ｍｍ程度が望ましい。
流動樹脂２３が硬化した後、モールド金型６０から、モールド樹脂１１によってパワー半導体素子５ａ等を封止したパワー半導体装置が取り出される。取り出されたパワー半導体装置は、ダミーリードを切断することによって個々に分離されて、図２１に示すように、パワー半導体装置５５として完成する。このパワー半導体装置５５では、可動ピン３１が引き抜かれることで、モールド樹脂１１の第２主面１１ｆには、可動ピン３１が引き抜かれた部分が、凹み１１ｇとして残っている。
上述した実施の形態２に係る、パワー半導体装置の製造方法では、実施の形態１において説明した効果に加えて、次のような効果が得られる。すなわち、可動ピン３１を突き出す長さＬ３を調整することによって、大ダイパッド２および小ダイパッド３のそれぞれを上向きに傾くように変形させながら、パワー半導体素子５ａ等の仕様等に応じて、その変形量を調整することができる。なお、流動樹脂２３が充填される際に、大ダイパッド２または小ダイパッド３が可動ピン３１に接触しないような場合であっても、実施の形態１において説明したように、大ダイパッド２および小ダイパッド３のそれぞれは、上向きに傾けられることになる。
実施の形態３．
図２２に、実施の形態３に係るパワー半導体装置５５の断面構造を示す。また、図２３に、パワー半導体装置５５における大ダイパッド２および小ダイパッド３の部分の構造を拡大して示す。大ダイパッド２の先端１７ｂが位置する端部に、テーパー部６１ａが設けられている。小ダイパッド３の先端１７ｃが位置する端部に、テーパー部６１ｂが設けられている。小ダイパッド３の先端１７ｄが位置する端部に、テーパー部６１ｃが設けられている。
テーパー部６１ａおよびテーパー部６１ｂを所望の方向に傾けることで、大ダイパッド２と小ダイパッド３との間隔が長く確保されていることが望ましい。たとえば、テーパー部６１ａは、上方から下方（＋Ｚ方向から－Ｚ方向）へ向かって、－Ｘ方向側に傾くように形成されている。テーパー部６１ｂは、上方から下方（＋Ｚ方向から－Ｚ方向）へ向かって、－Ｘ方向側に傾くように形成されている。なお、テーパー部６１ｂが、上方から下方（＋Ｚ方向から－Ｚ方向）へ向かって、＋Ｘ方向側に傾くように形成されていてもよい。テーパー部６１ａおよびテーパー部６１ｂのそれぞれのテーパー角度は、４５°程度が望ましい。テーパー部６１ａおよびテーパー部６１ｂのそれぞれは、たとえば、リードフレームを研磨することによって形成することができる。
また、図２４に示すように、大ダイパッド２と小ダイパッド３とにおける互いに対向する端部のそれぞれに、湾曲部６２を設けてもよい。湾曲部６２は、大ダイパッド２および小ダイパッド３のそれぞれの厚み方向の中央付近が凹んだ形状とされる。大ダイパッド２および小ダイパッド３のそれぞれに湾曲部６２を設けることで、大ダイパッド２と小ダイパッド３との距離を、テーパー部６１ａ、６１ｂの場合よりも長く確保することができ、同じ耐圧を維持するのであれば、パワー半導体モジュールの小型化に貢献することができる。
次に、大ダイパッド２および小ダイパッド３のそれぞれに、湾曲部６２を形成する方法について説明する。図２５に、大ダイパッド２の上面にエッチングマスク６３ａが貼り付けられ、小ダイパッド３の上面にエッチングマスク６３ｂが貼り付けられた状態の平面図（Ｘ－Ｙ平面）を示す。図２５において、紙面の手前側が＋Ｚ方向である。図２６に、大ダイパッド２の下面にエッチングマスク６４ａが貼り付けられ、小ダイパッド３の下面にエッチングマスク６４ｂが貼り付けられた状態の平面図（Ｘ－Ｙ平面）を示す。図２６において、紙面の奥側が＋Ｚ方向である。
エッチングマスク６３ａのＸ方向の幅Ｗ４は、大ダイパッド２のＸ方向の幅Ｗ１より狭い。エッチングマスク６４ａのＸ方向の幅Ｗ５は、大ダイパッドのＸ方向の幅Ｗ１より狭い。エッチングマスク６３ｂのＸ方向の幅Ｗ６は、小ダイパッド３のＸ方向の幅Ｗ２よりも狭い。エッチングマスク６４ｂのＸ方向の幅Ｗ７は、小ダイパッド３のＸ方向の幅Ｗ２よりも狭い。
図２７に、エッチング工程の前後における大ダイパッド２の断面構造（Ｘ－Ｚ平面）を示す。エッチング工程の前では、図２７の左図に示すように、大ダイパッド２の上面では、エッチングマスク６３ａによって覆われていない部分６５ａがある。また、大ダイパッド２の下面では、エッチングマスク６４ａによって覆われていない部分６５ｂがある。そのエッチングマスク６３ａによって覆われていない部分６５ａとエッチングマスク６４ａによって覆われていない部分６５ｂとが、エッチングによって削られる。
こうして、図２７の右図に示すように、大ダイパッド２の端部に湾曲部６２が形成される。同様に、小ダイパッド３の端部についても、湾曲部６２が形成されることになる（図２４参照）。その後、図６～図８に示す工程と同様の工程を経て、湾曲部６２が形成されたパワー半導体装置が製造される。
上述したパワー半導体装置５５では、テーパー部６１ａ、６１ｂまたは湾曲部６２が形成されていることで、テーパー部６１ａ、６１ｂまたは湾曲部６２が形成されていない構造と比べて、大ダイパッド２と小ダイパッド３との距離をより長く確保することができる。これにより、同じ耐圧であれば、大ダイパッド２と小ダイパッド３との距離Ｌ１（図１参照）を短くすることができる。距離Ｌ１が短くなると、ワイヤ４の長さが短くなって電気抵抗が下がり、ワイヤ４が接合される領域の発熱を抑えることができる。発熱が抑えられることで、パワー半導体装置５５の信頼性を向上させることができる。
また、テーパー部６１ａ、６１ｂまたは湾曲部６２を設けることで、テーパー部６１ａ、６１ｂまたは湾曲部６２が形成されていない構造と比較して、モールド樹脂１１と大ダイパッド２との接触面積とモールド樹脂１１と小ダイパッド３との接触面積とが、より大きくなる。これにより、モールド樹脂１１と大ダイパッド２との密着性とモールド樹脂１１と小ダイパッド３との密着性が高められて、パワー半導体装置５５の信頼性を向上させることができる。さらに、湾曲部６２では、テーパー部６１ａ、６１ｂと比べて、表面積がより大きく、モールド樹脂１１との密着性がより向上する。
実施の形態４．
ここでは、上述した実施の形態１または実施の形態２において説明したパワー半導体装置を適用した電力変換装置について説明する。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。
図２８は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図２８に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のものにより構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２８に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動する三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている（いずれも図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかに、上述した実施の形態１または実施の形態２に係るパワー半導体装置５５を、半導体モジュール２０２として構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるように、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかに、上述した実施の形態１または実施の形態２に係るパワー半導体装置５５を、半導体モジュール２０２として適用するため、電気的な絶縁性を向上させて、電力変換装置の信頼性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例について説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態において説明したパワー半導体装置については、必要に応じて種々組み合わせることが可能である。また、特許請求の範囲に記載の従属請求項についても、その組み合わせに対応した従属態様が予定される。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、半導体素子が搭載されるダイパッドを有するリードフレームを備えたパワー半導体装置に有効に利用される。
１ａ パワーリード端子、１ｂ ＩＣリード端子、２ 大ダイパッド、３ 小ダイパッド、４ ワイヤ、５ａ パワー半導体素子、５ｂ ＩＣ素子、６ａ、６ｂ、６ｃ 導電性接着剤、７ａ、７ｂ リード段差部、８ 下金型、９ 上金型、１０ プランジャ、１１ モールド樹脂、１１ａ 第１側部、１１ｂ 第２側部、１１ｃ 第３側部、１１ｄ 第４側部、１１ｅ 第１主面、１１ｆ 第２主面、１１ｇ 凹み、１２ パワーリード、１３ ＩＣリード、１４ 絶縁層、１５、１５ａ、１５ｂ、１５ｃ、１５ｄ 突き出しリード、１６ 樹脂注入口、１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆ、１７ｇ、１７ｈ 先端、１７ａａ 第１端部、１７ｂｂ 第２端部、１７ｃｃ 第３端部、１７ｄｄ 第４端部、１８ 屈曲部、２０ａ、２０ｂ 終端部、２１ａ、２１ｂ ダミーリード、２２ タブレット樹脂、２３、２３ａ、２３ｂ 流動樹脂、２４ 放熱フィン、２５、３０ ランナー、２７ 樹脂充填スペース、２９ 可動ピン、３１、３１ａ、３１ｂ 可動ピン、５０ リードフレーム、５５ パワー半導体装置、６０ モールド金型、６１ａ、６１ｂ、６１ｃ、６１ｄ テーパー部、６２ 湾曲部、６３ａ、６３ｂ、６４ａ、６４ｂ エッチングマスク、６５ａ、６５ｂ 部分、Ｌ１ 距離、Ｌ２ 沿面距離、Ｌ３ 突き出し長さ、Ｗ１ 大ダイパッドの幅、Ｗ２ 小ダイパッドの幅、Ｗ３ 屈曲部の幅、Ｄ１、Ｄ２ 距離、Ｃ１、Ｃ２ 中心線、Ｗ４、Ｗ５、Ｗ６、Ｗ７ 幅。

Claims (18)

  1. リード端子と、
    第１ダイパッドと、
    前記第１ダイパッドに搭載された第１半導体素子と、
    前記第１ダイパッドに接続され、前記リード端子に繋がる第１吊りリードと、
    前記リード端子の一部を露出する態様で、前記第１ダイパッド、前記第１半導体素子および前記第１吊りリードを封止する封止材と
    を有し、
    前記第１ダイパッドでは、第１方向に第１距離を隔てて第１端部および第２端部が位置し、
    前記第１吊りリードは、前記第１ダイパッドにおける前記第１端部と前記第２端部との間の中央よりも前記第１端部の側において、前記第１方向と交差する第２方向から前記第１ダイパッドに接続され、
    前記第１ダイパッドは、前記リード端子が位置する、前記第１方向および前記第２方向と交差する第３方向の第１位置に対して、前記第１ダイパッドにおける前記第１半導体素子が搭載されている側とは反対側を覆う前記封止材の第１主面が位置している側に配置され、
    前記第１ダイパッドは、前記第１ダイパッドにおける前記第１半導体素子が搭載されている側とは反対側の部分から前記第１主面までの前記封止材の厚さが、前記第１ダイパッドにおける前記第１端部の側から前記第２端部の側に向かって厚くなる態様で、傾けられ、
    第２ダイパッドと、
    前記第２ダイパッドに搭載された第２半導体素子と、
    前記第２ダイパッドに接続され、前記リード端子に繋がる第２吊りリードと
    を有し、
    前記第２ダイパッドでは、前記第１方向に第２距離を隔てて第３端部および第４端部が位置し、
    前記第２吊りリードは、前記第２ダイパッドにおける前記第３端部と前記第４端部との間の中央よりも前記第３端部の側において、前記第２方向から前記第２ダイパッドに接続され、
    前記第２ダイパッドは、前記リード端子が位置する前記第３方向の前記第１位置に対して、前記第２ダイパッドにおける前記第２半導体素子が搭載されている側とは反対側を覆う前記封止材の前記第１主面が位置している側に配置され、
    前記第２ダイパッドは、前記第２ダイパッドにおける前記第２半導体素子が搭載されている側とは反対側の部分から前記第１主面までの前記封止材の厚さが、前記第２ダイパッドにおける前記第３端部の側から前記第４端部の側に向かって厚くなる態様で、傾けられ、
    前記第１ダイパッドは、前記第１方向に第１幅を有し、
    前記第２ダイパッドは、前記第１方向に、前記第１幅よりも短い第２幅を有し、
    前記封止材は、前記第１方向に前記第１距離よりも長い第３距離を隔てて互いに対向する第１側部および第２側部を含み、
    前記第１ダイパッドは、前記第１側部の側に配置され、
    前記第２ダイパッドは、前記第１ダイパッドに対して、前記第２側部の側に配置された、パワー半導体装置。
  2. 前記リード端子が位置する前記第１位置において、前記リード端子から前記第２方向に突き出した第１突き出しリードを備え、
    前記第１突き出しリードは、前記第１吊りリードに対して、前記第１ダイパッドの前記第１端部の側に配置された、請求項１記載のパワー半導体装置。
  3. 前記第１ダイパッドは、前記第１ダイパッドにおける前記第１半導体素子が搭載されている側とは反対側の部分から前記封止材の前記第１主面までの前記封止材の厚さが、前記第１ダイパッドが前記第１吊りリードに接続されている側から前記第２方向に離れる側に向かって厚くなる態様で、傾けられた、請求項１記載のパワー半導体装置。
  4. 前記第２ダイパッドは、前記第１方向に延在する第１方向成分と、前記第２方向に延在する第２方向成分とを有する態様で屈曲した屈曲部を含み、
    前記屈曲部が、前記第２吊りリードに接続されている、請求項１記載のパワー半導体装置。
  5. 前記リード端子が位置する前記第１位置において、前記リード端子から前記第２方向に突き出した第２突き出しリードを備え、
    前記第２突き出しリードは、前記第２吊りリードに対して、前記第２ダイパッドの前記第３端部の側に配置された、請求項１記載のパワー半導体装置。
  6. 前記第２ダイパッドは、前記第２ダイパッドにおける前記第２半導体素子が搭載されている側とは反対側の部分から前記封止材の前記第１主面までの前記封止材の厚さが、前記第２ダイパッドが前記第２吊りリードに接続されている側から前記第２方向に離れる側に向かって厚くなる態様で、傾けられた、請求項１記載のパワー半導体装置。
  7. 第３ダイパッドと、
    前記第３ダイパッドに搭載された第３半導体素子と
    を備え、
    前記封止材は、
    前記第２方向に第４距離を隔てて互いに対向する第３側部および第４側部と、
    前記第１主面と対向する第２主面と
    を含み、
    前記第１ダイパッドは、前記第３側部に沿って配置され、
    前記第３ダイパッドは、前記第４側部に沿って配置され、
    前記第３ダイパッドは、前記第１ダイパッドに対して、前記第２主面の側に配置された、請求項１記載のパワー半導体装置。
  8. 前記第１ダイパッドおよび前記第２ダイパッドにおける互いに対向する端部に、テーパー部が設けられた、請求項１記載のパワー半導体装置。
  9. 前記第１ダイパッドおよび前記第２ダイパッドにおける互いに対向する端部に、湾曲部が設けられた、請求項１記載のパワー半導体装置。
  10. 前記封止材における前記第１側部には、ゲート痕が残り、
    前記ゲート痕は、前記第１側部における、前記第１位置よりも前記第１主面の側に位置するとともに、前記第１吊りリードと前記第１方向に対向する位置に存在する、請求項１～９のいずれか１項に記載のパワー半導体装置。
  11. リードフレームを形成する工程と、
    前記リードフレームに第１半導体素子を搭載する工程と、
    前記リードフレームを、前記第１半導体素子が搭載されている側を上に向けた状態で、下金型、上金型および封止材注入口を有するモールド金型内に配置する工程と、
    前記封止材注入口から前記モールド金型内に封止材を注入する工程と、
    前記モールド金型を取り外す工程と
    を備え、
    前記リードフレームを形成する工程は、
    リード端子と、
    第１方向に第１距離を隔てて第１端部と第２端部とが位置し、前記第１半導体素子が搭載される第１ダイパッドと、
    前記第１ダイパッドにおける前記第１端部と前記第２端部との間の中央よりも前記第１端部の側において、前記第１方向と交差する第２方向から前記第１ダイパッドに接続され、前記リード端子に繋がる第１吊りリードと
    を形成する工程と、
    前記第１吊りリードに曲げ加工を行うことにより、前記第１ダイパッドを、前記リード端子が位置する、前記第１方向と前記第２方向とに交差する第３方向の第１位置よりも低い位置に配置する工程と
    を含み、
    前記リードフレームを前記モールド金型内に配置する工程では、前記封止材注入口は、前記第１位置の下側において、前記第１方向から前記第１吊りリードに向かって前記封止材を注入する位置に配置され、
    前記モールド金型内に前記封止材を注入する工程では、
    前記封止材注入口から前記モールド金型内に注入される前記封止材は、前記第１ダイパッドと前記下金型との間に充填される封止材第１部と、前記第１ダイパッドと前記上金型との間に充填される封止材第２部とを含み、
    前記封止材第１部と前記封止材第２部とが充填される際に、前記封止材第１部によって、前記第１吊りリードが接続されている前記第１ダイパッドの前記第１端部の側に対して、前記第１ダイパッドの前記第２端部の側が押し上げられて、前記第２端部の側が前記第１端部の側に対して上を向くように、前記第１ダイパッドが傾けられる、パワー半導体装置の製造方法。
  12. 前記リードフレームを形成する工程は、前記リード端子から前記第２方向に突き出すとともに、前記第１吊りリードに対して、前記第１ダイパッドの前記第１端部の側に配置された第１突き出しリードを形成する工程を含み、
    前記リードフレームを前記モールド金型内に配置する工程では、前記第１方向から見て、前記封止材注入口は、前記第１突き出しリードの下側に配置される、請求項１１記載のパワー半導体装置の製造方法。
  13. 前記モールド金型内に前記封止材を注入する工程では、
    前記モールド金型内に前記封止材が注入される前に、前記第１ダイパッドの前記第２端部の側に、前記第１ダイパッドに接触させない態様で、前記第１ダイパッドの上方から第１ピン部材が配置され、
    前記モールド金型内に前記封止材が充填された後に、前記第１ピン部材が引き抜かれる、請求項１１記載のパワー半導体装置の製造方法。
  14. 前記リードフレームを形成する工程は、
    前記第１方向に第２距離を隔てて第３端部と第４端部とが位置し、第２半導体素子が搭載され、前記第１ダイパッドに対して、前記封止材注入口とは反対側に位置することになる第２ダイパッドと、
    前記第２ダイパッドにおける前記第３端部と前記第４端部との間の中央よりも前記第３端部の側において、前記第２方向から前記第２ダイパッドに接続され、前記リード端子に繋がる第２吊りリードと
    を形成する工程と、
    前記第２吊りリードに曲げ加工を行うことにより、前記第２ダイパッドを、前記リード端子が位置する前記第３方向の前記第１位置よりも低い位置に配置する工程と
    を含み、
    前記モールド金型内に前記封止材を注入する工程では、前記封止材第１部と前記封止材第２部とが充填される際に、前記封止材第１部によって、前記第２吊りリードが接続されている前記第２ダイパッドの前記第３端部の側に対して、前記第２ダイパッドの前記第４端部の側が押し上げられて、前記第４端部の側が前記第３端部の側に対して上を向くように、前記第２ダイパッドが傾けられる、請求項１１記載のパワー半導体装置の製造方法。
  15. 前記リードフレームを形成する工程は、前記リード端子から前記第２方向に突き出すとともに、前記第２吊りリードに対して、前記第２ダイパッドの前記第３端部の側に配置された第２突き出しリードを形成する工程を含み、
    前記リードフレームを前記モールド金型内に配置する工程では、前記第１方向から見て、前記封止材注入口は、前記第２突き出しリードの下側に配置される、請求項１４記載のパワー半導体装置の製造方法。
  16. 前記モールド金型内に前記封止材を注入する工程では、
    前記モールド金型内に前記封止材が注入される前に、前記第２ダイパッドの前記第４端部の側に、前記第２ダイパッドに接触させない態様で、前記第２ダイパッドの上方から第２ピン部材が配置され、
    前記モールド金型内に前記封止材が充填された後に、前記第２ピン部材が引き抜かれる、請求項１４記載のパワー半導体装置の製造方法。
  17. リードフレームを形成する工程と、
    前記リードフレームに第１半導体素子を搭載する工程と、
    前記リードフレームを、前記第１半導体素子が搭載されている側を上に向けた状態で、下金型、上金型および封止材注入口を有するモールド金型内に配置する工程と、
    前記封止材注入口から前記モールド金型内に封止材を注入する工程と、
    前記モールド金型を取り外す工程と
    を備え、
    前記リードフレームを形成する工程は、
    リード端子と、
    第１方向に第１距離を隔てて第１端部と第２端部とが位置し、前記第１半導体素子が搭載される第１ダイパッドと、
    前記第１ダイパッドにおける前記第１端部と前記第２端部との間の中央よりも前記第１端部の側において、前記第１方向と交差する第２方向から前記第１ダイパッドに接続され、前記リード端子に繋がる第１吊りリードと
    を形成する工程と、
    前記第１吊りリードに曲げ加工を行うことにより、前記第１ダイパッドを、前記リード端子が位置する、前記第１方向と前記第２方向とに交差する第３方向の第１位置よりも低い位置に配置する工程と
    を含み、
    前記リードフレームを前記モールド金型内に配置する工程では、前記封止材注入口は、前記第１位置の下側において、前記第１方向から前記第１吊りリードに向かって前記封止材を注入する位置に配置され、
    前記リードフレームを形成する工程は、前記リード端子から前記第２方向に突き出すとともに、前記第１吊りリードに対して、前記第１ダイパッドの前記第１端部の側に配置された第１突き出しリードを形成する工程を含み、
    前記モールド金型内に前記封止材を注入する工程では、前記第１方向から見て、前記第１突き出しリードの下側に配置された前記封止材注入口から前記封止材が注入されて、前記第２端部の側が前記第１端部の側に対して上を向くように、前記第１ダイパッドが傾けられる、パワー半導体装置の製造方法。
  18. 請求項１～１０のいずれか１項に記載のパワー半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた、電力変換装置。
JP2020518227A 2018-05-09 2019-04-19 パワー半導体装置およびその製造方法ならびに電力変換装置 Active JP7002645B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018090487 2018-05-09
JP2018090487 2018-05-09
PCT/JP2019/016767 WO2019216160A1 (ja) 2018-05-09 2019-04-19 パワー半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2019216160A1 JPWO2019216160A1 (ja) 2021-03-11
JP7002645B2 true JP7002645B2 (ja) 2022-01-20

Family

ID=68466959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518227A Active JP7002645B2 (ja) 2018-05-09 2019-04-19 パワー半導体装置およびその製造方法ならびに電力変換装置

Country Status (5)

Country Link
US (1) US11217514B2 (ja)
JP (1) JP7002645B2 (ja)
CN (1) CN112041984B (ja)
DE (1) DE112019002345T5 (ja)
WO (1) WO2019216160A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201332A1 (de) 2022-02-09 2023-08-10 Zf Friedrichshafen Ag Leistungsmodul für einen Stromrichter mit produktionsoptimierten Signalpins

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102373B2 (ja) 2008-06-04 2012-12-19 オリンパスメディカルシステムズ株式会社 異常生体組織を検出する装置
JP2016129257A (ja) 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置
WO2017138072A1 (ja) 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638414A (ja) 1986-06-28 1988-01-14 Somar Corp 熱硬化性粉体組成物
JPH05102373A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置
JP2621814B2 (ja) * 1994-11-29 1997-06-18 日本電気株式会社 樹脂封止型半導体装置
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
JP2010129752A (ja) * 2008-11-27 2010-06-10 Seiko Epson Corp 段差間配線構造及び段差間配線方法
WO2012120568A1 (ja) 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5932555B2 (ja) 2012-08-03 2016-06-08 三菱電機株式会社 電力半導体装置
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102373B2 (ja) 2008-06-04 2012-12-19 オリンパスメディカルシステムズ株式会社 異常生体組織を検出する装置
WO2017138072A1 (ja) 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置
JP2016129257A (ja) 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
US20210020551A1 (en) 2021-01-21
US11217514B2 (en) 2022-01-04
JPWO2019216160A1 (ja) 2021-03-11
CN112041984A (zh) 2020-12-04
CN112041984B (zh) 2023-12-22
WO2019216160A1 (ja) 2019-11-14
DE112019002345T5 (de) 2021-01-21

Similar Documents

Publication Publication Date Title
EP2700095B1 (en) Semiconductor device and manufacturing method thereof
US20120001308A1 (en) Semiconductor module and method of manufacturing the same
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
JP2020004893A (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
JP2012182250A (ja) 半導体装置
JP7002645B2 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
CN110709969A (zh) 半导体元件接合用基板、半导体装置及电力转换装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2022239112A1 (ja) 半導体装置及び電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP7483128B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6279186B1 (ja) 半導体装置および電力変換装置
JP7450740B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2021235256A1 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2022224904A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US20230090408A1 (en) Semiconductor devcie and manufacturing method for semiconductor device
JP2021129051A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2022067815A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN116171492A (zh) 半导体模块、半导体模块的制造方法和电力转换装置
JP2024000071A (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7002645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150