KR101300954B1 - 회로 장치 및 그 제조 방법 - Google Patents

회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101300954B1
KR101300954B1 KR1020110096143A KR20110096143A KR101300954B1 KR 101300954 B1 KR101300954 B1 KR 101300954B1 KR 1020110096143 A KR1020110096143 A KR 1020110096143A KR 20110096143 A KR20110096143 A KR 20110096143A KR 101300954 B1 KR101300954 B1 KR 101300954B1
Authority
KR
South Korea
Prior art keywords
lead
substrate
circuit element
circuit
island portion
Prior art date
Application number
KR1020110096143A
Other languages
English (en)
Other versions
KR20120031454A (ko
Inventor
시게아끼 마시모
후미오 호리우찌
기요아끼 구도
아끼라 사꾸라이
유우끼 이나가끼
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20120031454A publication Critical patent/KR20120031454A/ko
Application granted granted Critical
Publication of KR101300954B1 publication Critical patent/KR101300954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Abstract

방열성이 우수한 소형의 회로 장치를 제공한다.
혼성 집적 회로 장치(10)는, 리드(18)의 아일랜드부(28)가 고착된 회로 기판(12)과, 제어 소자(42) 등이 실장된 제어 기판(14)이 중첩하여 배치되어 있고, 회로 기판(12) 및 제어 기판(14)은 밀봉 수지(16)에 의해 일체적으로 수지 밀봉되어 있다. 또한, 회로 기판(12)의 상면에 배치된 트랜지스터(22)나, 제어 기판(14)의 상면에 실장된 제어 소자(42)도, 밀봉 수지(16)에 의해 피복되어 있다. 이렇게 함으로써, 인버터 회로와 제어 회로가 일체적으로 수지 밀봉된 모듈이 제공된다.

Description

회로 장치 및 그 제조 방법{CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 회로 장치 및 그 제조 방법에 관한 것으로, 특히 대전류의 스위칭을 행하는 파워계의 반도체 소자와, 이 반도체 소자를 제어하는 제어 소자가 내장된 회로 장치 및 그 제조 방법에 관한 것이다.
도 9를 참조하여, 종래의 혼성 집적 회로 장치(100)의 구성을 설명한다(하기 특허문헌 1을 참조). 직사각형의 기판(101)의 표면에는, 절연층(102)을 개재하여 도전 패턴(103)이 형성되고, 이 도전 패턴(103)에 회로 소자가 고착되어, 소정의 전기 회로가 형성된다. 여기에서는, 회로 소자로서 반도체 소자(105A) 및 칩 소자(105B)가 도전 패턴(103)에 접속되어 있다. 리드(104)는, 기판(101)의 주변부에 형성된 도전 패턴(103)으로 이루어지는 패드(109)에 접속되고, 외부 단자로서 기능하고 있다. 밀봉 수지(108)는, 기판(101)의 표면에 형성된 전기 회로를 밀봉하는 기능을 갖는다.
반도체 소자(105A)는, 예를 들어 수 암페어 내지 수백 암페어 정도의 대전류가 통과하는 파워계의 소자이며, 발열량이 매우 크다. 이러한 점에서, 반도체 소자(105A)는, 도전 패턴(103)에 적재된 히트 싱크(110)의 상부에 적재되어 있었다. 히트 싱크(110)는, 예를 들어 세로×가로×두께=10mm×10mm×1mm 정도의 구리 등의 금속 편으로 이루어진다.
일본 특허 공개 평5-102645호 공보
상기한 구성을 구비하는 혼성 집적 회로 장치(100)에는, 예를 들어 동작에 수반하는 발열량이 많은 인버터 회로가 내장된다. 인버터 회로에 의해 대전류의 직류 전력을 교류 전력으로 변환함으로써 다량의 열이 발생해도, 발생한 열은 기판(101)을 경유하여 양호하게 외부로 방출된다.
그러나, 이와 같은 구성의 혼성 집적 회로 장치(100)에서는, 반도체 소자(105A)의 스위칭을 제어하는 제어 소자를 혼성 집적 회로 장치(100)와는 별도로 준비할 필요가 있어, 이것이 고비용을 초래하였다. 또한, 회로 기판(101)의 상면에, 반도체 소자(105A)와 함께 제어 소자를 실장하는 것도 가능하다. 그러나, 이와 같이 하면, 열전도성이 우수한 기판(101)을 경유하여, 반도체 소자(105A)로부터 발생한 열이 제어 소자로 전도되어 제어 소자가 과열 상태로 되어 오작동을 초래할 우려가 있었다.
또한, 인버터 회로 등의 대전류를 변환하는 회로를 기판(101)의 상면에 형성하면, 전류 용량을 확보하기 위하여 도전 패턴(103)의 폭을 넓게 할 필요가 있는데, 이것이 혼성 집적 회로 장치(100)의 소형화를 저해하고 있었다.
본 발명은, 상술한 문제를 감안하여 이루어진 것이며, 본 발명의 주된 목적은 방열성이 우수한 소형의 회로 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명의 회로 장치는, 제1 기판과, 외부에 노출되는 리드부와 상기 제1 기판의 상면에 고착된 아일랜드부를 갖는 리드와, 상기 리드의 상기 아일랜드부에 실장된 제1 회로 소자와, 상기 제1 회로 소자와 전기적으로 접속되는 제2 회로 소자가 실장됨과 함께, 상기 제1 기판과 중첩하는 위치에서 상기 리드에 접속된 제2 기판과, 상기 제1 기판, 상기 제2 기판, 상기 제1 회로 소자 및 상기 제2 회로 소자를 피복하는 밀봉 수지를 구비한 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 복수의 리드로 이루어지는 리드 프레임을 준비하는 공정과, 상기 리드의 일부에 형성한 아일랜드부의 상면에 제1 회로 소자를 실장하고, 상기 아일랜드부의 하면을 제1 기판의 상면에 고착함과 함께, 제2 회로 소자가 실장된 제2 기판을 상기 리드로 지지하는 공정과, 상기 제1 기판, 상기 제1 회로 소자, 상기 제2 기판 및 상기 제2 회로 소자를 밀봉하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 예를 들어 대전류의 스위칭을 행하는 트랜지스터인 제1 회로 소자를 제1 기판에 실장하고, 이 반도체 소자를 제어하는 제2 회로 소자가 실장된 제2 기판을, 제1 회로 소자에 중첩하여 배치하고 있다. 이렇게 함으로써, 발열량이 큰 제1 회로 소자와, 이 제1 회로 소자를 제어하는 제2 회로 소자를 1개의 회로 장치에 내장하는 것이 가능하게 된다.
또한 본 발명에 따르면, 리드의 일부로 이루어지는 아일랜드부의 상면에 제1 회로 소자를 실장하고, 이 아일랜드부의 하면을 제1 기판의 상면에 고착하고 있다. 이에 의해, 제1 회로 소자를 통과한 대전류를, 종래의 도전 패턴을 경유하지 않고 외부로 빼내는 것이 가능하게 된다. 따라서, 폭이 넓은 도전 패턴이 제1 기판의 상면으로부터 배제되므로, 장치 전체가 소형화된다.
도 1은 본 발명의 회로 장치를 도시하는 도면이며, (A)는 사시도, (B)는 단면도.
도 2는 본 발명의 회로 장치를 도시하는 평면도이며, (A)는 리드의 구성을 도시하는 평면도, (B)는 제어 기판을 도시하는 평면도.
도 3의 (A) 및 (B)는, 본 발명의 회로 장치를 부분적으로 도시하는 단면도.
도 4의 (A) 및 (B)는, 본 발명의 회로 장치를 부분적으로 도시하는 단면도.
도 5는 본 발명의 회로 장치를 도시하는 도면이며, (A)는 내장되는 인버터 회로를 도시하는 회로도, (B)는 리드를 뽑아내어 도시하는 평면도, (C)는 리드를 도시하는 단면도.
도 6은 본 발명의 회로 장치의 제조 방법을 도시하는 도면이며, (A)는 평면도, (B)는 단면도.
도 7은 본 발명의 회로 장치의 제조 방법을 도시하는 도면이며, (A)는 평면도, (B)는 단면도.
도 8은 본 발명의 회로 장치의 제조 방법을 도시하는 도면이며, (A)는 단면도, (B)는 평면도.
도 9는 배경 기술의 혼성 집적 회로 장치를 도시하는 단면도.
도 1 내지 도 5를 참조하여, 우선, 회로 장치의 일례로서 혼성 집적 회로 장치(10)의 구조를 설명한다.
도 1을 참조하여, 본 형태의 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(10)를 비스듬히 상방으로부터 본 사시도이다. 도 1의 (B)는 혼성 집적 회로 장치(10)의 단면도이다.
도 1의 (A) 및 도 1의 (B)를 참조하면, 혼성 집적 회로 장치(10)는, 트랜지스터(22) 등의 회로 소자(제1 회로 소자)가 배치된 회로 기판(12)(제1 기판)과, 트랜지스터(22)를 제어하는 제어 소자(42) 등(제2 회로 소자)이 실장된 제어 기판(제2 기판)이 중첩하여 배치되어 있고, 회로 기판(12) 및 제어 기판(14)은 밀봉 수지(16)에 의해 일체적으로 수지 밀봉되어 있다. 또한, 회로 기판(12)의 상면에 배치된 트랜지스터(22)나, 제어 기판(14)의 상면에 실장된 제어 소자(42)도 밀봉 수지(16)에 의해 피복되어 있다. 또한, 회로 기판(12) 및 제어 기판(14)에 배치된 각 회로 소자는, 리드(18, 20)를 경유하여 외부와 접속된다.
회로 기판(12)은, 알루미늄(Al)이나 구리(Cu) 등의 금속을 주재료로 하는 금속 기판이다. 회로 기판(12)의 구체적인 크기는, 예를 들어 세로×가로×두께=30mm×15mm×1.5mm 정도이다. 회로 기판(12)으로서 알루미늄으로 이루어지는 기판을 채용한 경우는, 회로 기판(12)의 양쪽 주면은 알루마이트 처리된다. 여기에서는, 회로 기판(12)의 상면 및 측면이 밀봉 수지(16)에 의해 피복되고, 하면은 외부에 노출되어 있다. 이에 의해, 노출되는 회로 기판(12)의 하면에 히트 싱크를 접촉시키는 것이 가능하게 되어, 방열성이 향상된다. 또한, 내습성 및 절연 내압성을 확보하기 위해서, 회로 기판(12)의 하면을 밀봉 수지(16)로 피복해도 좋다.
제어 기판(14)은, 유리 에폭시 기판 등의 저렴한 절연 재료로 이루어지는 기판이며, 상면 또는 양쪽 주면에 두께가 50㎛ 정도인 도전 패턴이 형성되어 있다. 제어 기판(14)에는, 회로 기판(12)에 배치된 트랜지스터(22)를 제어하는 제어 소자(42)나, 칩 저항이나 칩 콘덴서 등의 수동 소자가 배치되어 있다. 이들의 소자는 동작 시의 발열이 작으므로, 방열성이 떨어지는 재료로 이루어지는 제어 기판(14)이라도 충분히 대처 가능하다. 여기서, 도 1의 (B)에서는, LSI인 제어 소자(42)는 수지 밀봉된 패키지의 상태로 제어 기판(14)의 상면에 실장되어 있지만, 베어 칩의 상태로 제어 기판(14)의 상면에 실장되어도 좋다.
도 1의 (B)를 참조하면, 지면 상의 좌측에 리드(18)가 형성되고, 우측에 리드(20)가 형성되어 있다. 이들 리드(18, 20)는, 장치의 외부 단자로서 기능할 뿐만 아니라, 회로 기판(12) 및 제어 기판(14)을 제조 공정에서 기계적으로 지지하는 기능도 구비하고 있다. 나아가, 리드(20)는, 회로 기판(12)의 상면에 배치된 트랜지스터(22) 등과, 제어 기판(14)의 상면에 배치된 제어 소자(42)를 전기적으로 접속하는 경로의 일부로서도 기능하고 있다. 여기에서는, 밀봉 수지(16)가 대향하는 2개의 측면으로부터 리드가 외부로 도출되어 있지만, 1개의 측면 또는 4개의 측변으로부터 복수의 리드가 외부로 도출되도록 해도 좋다.
리드(18)는, 회로 기판(12)의 일측변을 따라 복수개가 형성되어 있다. 이 리드(18)에는, 제어 기판(14)을 기계적으로 지지하는 리드와, 트랜지스터(22) 등의 회로 소자가 실장되는 리드가 포함된다. 도 1의 (B)를 참조하면, 리드(18)는, 내측으로부터, 아일랜드부(28), 경사부(30), 본딩부(34) 및 리드부(32)로 구성되어 있다. 아일랜드부(28)의 상면에는 트랜지스터(22) 및 다이오드(24)가 땜납 등의 도전성 고착제를 경유하여 고착되어 있다. 그리고, 아일랜드부(28)의 하면은 회로 기판(12)의 상면에 고착되어 있다. 이에 의해, 트랜지스터(22) 및 다이오드(24)가 동작 시에 발생한 열은, 아일랜드부(28) 및 회로 기판(12)을 경유하여 양호하게 외부로 방출된다. 또한, 리드(18)의 중간부에, 경사부(30)를 형성함으로써, 회로 기판(12)의 좌측 상단부의 단부가 리드(18)와 이격되어, 양자의 쇼트가 방지된다. 또한, 본딩부(34)는, 금속 세선(26)(예를 들어 직경이 20㎛ 내지 500㎛인 알루미늄 와이어)을 경유하여 트랜지스터(22) 및 다이오드(24)와 접속되는 부위이다. 금속 세선(26)을 개재한 접속 구조는 도 5의 (B)를 참조하여 후술한다.
또한, 일부의 리드(18)에서는, 내측의 단부가 상방을 향하도록 곡절(曲折) 가공되어 있다. 이렇게 가공된 리드(18)의 단부에 의해, 제어 기판(14)이 지지되어 있다. 이 부위의 상세는 도 4를 참조하여 후술하는 구조와 마찬가지이다.
리드(20)는, 리드(18)에 대향하는 위치에 복수개가 형성되어 있다. 리드(20)의 내측에 형성된 본딩부(36)는, 리드(18)의 아일랜드부(28)에 실장된 트랜지스터(22)와 전기적으로 접속되어 있다. 또한, 리드(20)의 내측의 단부는 갈라져, 상방을 향하여 곡절되어 제어 기판(14)을 기계적으로 지지하고 있다.
리드(18)와 리드(20)의 기능은 상이하다. 구체적으로는, 도 1의 (B)에서 좌측에 배치된 리드(18)는, 트랜지스터(22)나 다이오드(24)가 실장된다. 그리고, 이들 소자로 이루어지는 인버터 회로에 의해 변환되는 직류 전류나, 변환 후의 교류 전류가 리드(18)를 통과한다. 한편, 지면 상에서 우측의 리드(20)는, 회로 기판(12)의 상면에 배치되는 트랜지스터(22)의 제어 전극과, 제어 기판(14)에 실장되는 제어 소자(42)를 접속하는 작용을 갖는다.
도 2의 (A)를 참조하여 리드(18, 20)의 구성을 설명한다. 이 도면을 참조하면, 리드(18A 내지 18J)와, 리드(20A 내지 20L)는 서로 대향하도록 배치되어 있다.
리드(18A 내지 18J) 중에서, 단부에 배치된 리드(18A, 18J)는, 도 1의 (B)에 도시된 제어 기판(14)을 기계적으로 지지하기 위한 리드이며, 지면 상에서의 상방 단부가 제어 기판(14)의 하면에 접촉한다. 리드(18B)는, 외부로부터 직류 전류가 공급되는 리드이며, 전류값을 검출하기 위한 저항(45)이 리드(18B, 18C) 사이에 배치되어 있다.
리드(18D 내지 18I)는, 각각의 상면에, 3상의 인버터 회로를 구성하는 트랜지스터 및 다이오드가 실장되어 있다. 이 사항의 상세는 도 5를 참조하여 후술한다.
리드(20A 내지 20L) 중에서, 단부에 배치된 리드(20A, 20L)는, 제어 기판(14)을 기계적으로 지지하기 위한 리드이다. 또한, 리드(20C, 20D)는, 금속 세선(26)을 경유하여 각각이 리드(18B, 18C)와 접속되고, 전류값을 검출하기 위하여 사용된다.
리드(20F 내지 20J)는, 리드(18D 내지 18I)에 실장된 트랜지스터의 제어 전극과 접속되어 있다. 그리고, 예를 들어 리드(20E)의 내측의 단부는, 본딩부(36)와 지지부(38)로 갈라진다. 본딩부(36)는, 금속 세선(26)을 경유하여, 리드(18D)에 실장된 트랜지스터의 제어 전극과 접속된다. 그리고, 지지부(38)는 제어 기판(14)과 접속된다(도 1의 (B) 참조). 이에 의해, 리드(20E)를 경유하여, 리드(18D)에 실장된 트랜지스터와, 제어 기판(14)에 실장된 제어 소자(42)가 전기적으로 접속된다. 리드(20E)의 지지부(38)와 제어 기판(14)이 접속되는 구조는, 도 4를 참조하여 후술한다.
도 2의 (B)는, 상기한 리드의 상방에 배치되는 제어 기판(14)을 도시하는 평면도이다. 이 도면을 참조하면, 제어 기판(14)의 상면에는 소정 형상의 도전 패턴(50)이 형성되고, 이 도전 패턴(50)에 제어 소자(42)나 칩 소자 등의 수동 소자가 접속되어 있다.
제어 기판(14)의 지면 상에서의 상측 측변을 따라 복수개의 패드가 형성되어 있다. 이들 패드 중, 단부의 이면에 배치된 패드(50A, 50B)는, 도 2에 도시한 리드(20A, 20L)가 고착되는 패드이다. 패드(50A, 50B)는, 리드와 고착하기 위한 것이고, 전기 신호가 통과하지 않는 소위 더미 패드이다. 또한, 중간부에 형성된 패드는, 도 2의 (A)에 도시된 리드(20B 내지 20J)와 접속되어, 제어 신호가 통과하는 패드로서 기능한다.
제어 기판(14)의 지면 상에서의 하측 측변의 양단부에 패드(50C, 50D)가 배치되어 있다. 이들 패드는, 도 2의 (A)에 도시된 리드(18A, 18J)의 단부와 고착되어, 제어 기판(14)을 기계적으로 지지하기 위한 패드이다.
상기한 각 패드에 리드가 고착되는 구조는 도 4를 참조하여 후술한다.
도 3의 (A) 및 도 3의 (B)의 단면도를 참조하여, 리드의 아일랜드부(28)가 회로 기판(12)의 상면에 고착되는 구조를 설명한다.
도 3의 (A)를 참조하면, 알루미늄 등의 금속으로 이루어지는 회로 기판(12)의 상면은 절연층(44)에 의해 피복되어 있다. 절연층(44)은, AL2O3 등의 필러가 예를 들어 60중량％ 내지 80중량％ 정도로 고충전된 에폭시 수지 등으로 이루어진다. 그리고, 절연층(44)의 상면에, 두께가 50㎛ 정도인 구리 등의 금속으로 이루어지는 도전 패턴(46)이 형성되고, 이 도전 패턴(46)의 상면에 땜납 등의 고착재(48)를 개재하여, 리드의 아일랜드부(28)가 고착되어 있다. 이에 의해, 트랜지스터(22)가 동작 시에 발생하는 열은, 아일랜드부(28), 고착재(48), 도전 패턴(46) 및 회로 기판(12)을 경유하여 외부로 방출된다.
도 3의 (B)에서는, 절연층(44)의 상면에 도전 패턴이 형성되지 않고, 아일랜드부(28)의 하면은, 도전성 또는 절연성의 고착재(48)를 개재하여 절연층(44)의 상면에 고착되어 있다.
도 4의 (A)를 참조하여, 리드(20)가 제어 기판(14)과 접속되는 구성을 설명한다. 리드(20)의 내측의 선단부는, 지지부(38)와 본딩부(36)에 갈라져 있고, 지지부(38)는 상방으로 곡절 가공되어 있는 한편, 본딩부(36)는 하방으로 곡절 가공되어 있다. 본딩부(36)는 금속 세선(26)을 경유하여 트랜지스터(22)의 제어 전극과 접속되고, 지지부(38)는 제어 기판(14)과 접속된다.
구체적으로는, 유리 에폭시 수지 등의 절연 재료로 이루어지는 기재의 상면에 도전 패턴(50)이 형성되어 있고, 하면에도 도전 패턴(52)이 패드 형상으로 형성되어 있다. 또한, 상면의 도전 패턴(50)과 하면의 도전 패턴(52)은, 제어 기판(14)을 관통하는 관통 전극(54)에 의해 접속되어 있다. 그리고, 제어 기판(14)의 하면에 형성한 도전 패턴(52)이, 도전성의 고착재를 개재하여 지지부(38)와 접속되어 있다. 이에 의해, 제어 기판(14)의 상면에 실장된 제어 소자(42)와, 회로 기판(12)의 상면에 배치된 트랜지스터(22)가, 리드(20)를 경유하여 접속된다. 따라서, 제어 소자(42)로부터 공급되는 제어 신호에 기초하여, 트랜지스터(22)가 스위칭 동작을 행한다.
도 4의 (B)를 참조하면, 리드(20)의 지지부(38)와 제어 기판(14)을, 금속 세선(26)을 경유하여 접속해도 좋다. 구체적으로는, 금속 세선(26)의 일단부가 제어 기판(14)의 상면에 배치된 도전 패턴(50)에 접속되고, 타단부가 지지부(38)의 상면에 접속된다. 이 경우는, 제어 기판(14)의 이면에 도전 패턴을 형성할 필요가 없게 되고, 또한 제어 기판(14)을 관통하는 관통 전극도 불필요하게 된다.
도 5를 참조하여, 혼성 집적 회로 장치(10)에 3상의 인버터 회로가 내장된 경우의 구성을 설명한다. 도 5의 (A)는 인버터 회로의 회로도이며, 도 5의 (B)는 리드의 구성을 도시하는 평면도이며, 도 5의 (C)는 리드(18)의 단면도이다.
도 5의 (A)를 참조하면, 인버터 회로(56)는, 6개의 IGBT(Q1 내지 Q6)와 6개의 다이오드(D1 내지 D6)로 구성되고, Q1 내지 Q3이 하이 사이드측의 트랜지스터이며, Q4 내지 Q6이 로우 사이드측의 트랜지스터이다. 그리고, 각 IGBT(Q1 내지 Q6)의 콜렉터 전극 및 이미터 전극에는, 역병렬로 플라이휠 다이오드(D1 내지 D6)가 접속되어 있다. 이와 같이, 플라이휠 다이오드를 IGBT에 대하여 역병렬로 접속시킴으로써, 유도성 부하에 발생하는 역기전력으로부터 IGBT가 과전압 파괴되지 않도록 보호한다.
이와 같은 구성에 의해, 인버터 회로(56)에 입력된 직류 전력은 3상(U, V, W)의 교류 전력으로 변환되고, 이 교류 전력에 의해 부하인 모터(M)가 구동 회전된다.
또한, IGBT(Q1)와 IGBT(Q4)는 직렬로 접속되어 있고, 배타적으로 온/오프 제어되고 양쪽 소자의 중간점으로부터 U상의 교류 전력이 리드를 경유하여 외부로 출력된다. 또한, IGBT(Q2)와 IGBT(Q5)는 직렬로 접속되어 있고, 배타적으로 온/오프하는 양쪽 소자의 중간점으로부터 V상의 교류 전력이 외부로 출력된다. 또한, 직렬 접속되는 IGBT(Q3)와 IGBT(Q6)는 배타적으로 온/오프되고, 양자의 중간점으로부터 W상의 교류 전력이 외부로 출력된다. 또한, 각 IGBT의 스위칭은, 도 1의 (B)에 도시된 제어 소자(42)에 의해 제어되고 있다.
도 5의 (B)를 참조하면, 리드(18D 내지 18J)가 구비하는 각 아일랜드부(28D 내지 28J)의 상면에는, IGBT 및 다이오드가 땜납 등의 도전성 고착제를 개재하여 고착되어 있다. 구체적으로는, 리드(18D)의 아일랜드부(28D)에는 IGBT(Q1)와 다이오드(D1)가 실장되고, 리드(18E)의 아일랜드부(28E)에는 IGBT(Q2)와 다이오드(D2)가 실장된다. 그리고, 리드(18F)의 아일랜드부(28F)에는 IGBT(Q3)와 다이오드(D3)가 실장되고, 리드(18J)의 아일랜드부(28J)에는 3개의 IGBT(Q4 내지 Q6)와 다이오드(D4 내지 D6)가 실장되어 있다. 여기서, 각 IGBT의 이면에 형성된 콜렉터 전극 및 다이오드의 캐소드 전극이, 각 아일랜드부의 상면에 땜납 등의 도전성 접합재를 개재하여 접속된다.
그리고, 각 아일랜드에 실장된 트랜지스터 및 다이오드는, 인버터 회로를 구성하기 위하여 금속 세선을 경유하여 접속된다. 본 형태에서는, 각 리드의 아일랜드부에 실장된 트랜지스터 및 다이오드는, 금속 세선을 경유하여 인접하는 리드의 본딩부와 접속되어 있다.
구체적으로는, 리드(18D)의 아일랜드부(28D)에 실장된 IGBT(Q1)의 이미터 전극 및 다이오드(D1)의 애노드 전극은, 금속 세선(26)을 경유하여 리드(18C)의 본딩부(34C)에 접속되어 있다. 또한, 리드(18E)의 아일랜드부(28E)에 실장된 IBGT(Q2)의 이미터 전극 및 다이오드(D2)의 애노드 전극은 금속 세선(26)을 경유하여, 리드(18D)의 본딩부(34D)에 접속되어 있다. 또한, 리드(18F)의 아일랜드부(28F)에 실장된 IBGT(Q3)의 이미터 전극 및 다이오드(D3)의 애노드 전극은, 금속 세선(26)을 경유하여 리드(18E)의 본딩부(34E)에 접속되어 있다.
또한, 직류 전원의 마이너스측에 접속되는 아일랜드부(28J)에 실장된 IGBT(Q4 내지 Q6 및 D4 내지 D6)는, 리드(18D 내지 18F)의 본딩부(34D 내지 34F)에 접속된다. 구체적으로는, IGBT(Q4)의 이미터 전극 및 다이오드(D4)의 애노드 전극이 금속 세선(26)을 경유하여 리드(18D)의 본딩부(34D)와 접속된다. 또한, IGBT(Q5)의 이미터 전극 및 다이오드(D5)의 애노드 전극이, 금속 세선(26)을 경유하여 리드(18E)의 본딩부(34E)와 접속된다. 또한, IGBT(Q6)의 이미터 전극 및 다이오드(D6)의 애노드 전극이 금속 세선(26)을 경유하여 리드(18F)의 본딩부(34F)와 접속된다.
본 형태에서는, 이렇게 인접한 리드끼리 금속 세선에 의한 접속을 행하고 있다. 나아가, IGBT(Q4) 및 다이오드(D4)와 리드(18D)의 본딩부(34D)를 접속하는 금속 세선(26)은, 리드(18E, 18F)의 상방을 뛰어넘어 형성되어 있다. 여기서, 리드(18C 내지 18J)가 전체적으로 평탄한 상태이면, 이렇게 복잡하게 형성되는 금속 세선(26)끼리 접촉하여 쇼트를 일으킬 우려가 있다. 본 형태에서는, 도 5의 (C)에 도시한 바와 같이, 금속 세선이 접속되는 본딩부(34)는, 경사부(30)를 경유하여 아일랜드부(28)보다 상방에 위치하고 있다. 이에 의해, 인버터 회로를 구성하기 위하여 금속 세선을 복잡한 형상으로 형성해도 금속 세선끼리 접촉하여 쇼트되는 것이 방지되어 있다.
또한 본 형태에서는, 도 1의 (B)에 도시한 바와 같이, 회로 기판(12)의 상면에는 도전 패턴을 형성하지 않고, 회로 기판(12)의 상면에 적재된 리드(18)의 아일랜드부(28)에 트랜지스터(22) 및 다이오드(24)를 실장하고 있다. 즉, 본 형태의 리드(18)는 외부 출력 단자로서 기능하고 있을 뿐만 아니라, 배경 기술의 도전 패턴의 기능도 구비하고 있다. 리드(18)의 아일랜드부(28)의 두께는 예를 들어 500㎛ 정도이고, 배경 기술에서 회로 기판의 상면에 형성되어 있던 도전 패턴의 두께 50㎛보다 두껍게 형성되어 있다. 따라서, 수십 암페어 정도의 대전류에 대처하기 위하여 종래에는 얇은 도전 패턴을 넓게 형성하고 있었지만, 본 형태에서는 두꺼운 리드(18) 자체가 넓은 단면적을 가지므로, 리드(18)가 점유하는 면적을 종래의 도전 패턴보다 좁게 하는 것이 가능하게 된다. 이것이, 장치 전체의 소형화에 기여한다.
또한, 본 형태에서는, 도 1의 (B)를 참조하면, 회로 기판(12)에 배치된 트랜지스터(22)의 동작을 제어하는 제어 소자(42)를, 회로 기판(12)과는 별체의 제어 기판(14)에 더 배치하고 있다. 이렇게 함으로써, 사용 상황 하에서 고온으로 되는 트랜지스터(22)와 제어 소자(42)를 열적으로 분리하는 것이 가능하게 된다. 또한 본 형태에서는, 상기한 바와 같이, 트랜지스터(22)로부터 발생한 열은 금속으로 이루어지는 회로 기판(12)을 경유하여 양호하게 외부로 방출된다. 따라서, 트랜지스터(22)의 발열에 수반하는 제어 소자(42)의 과열이 방지된다.
도 6 내지 도 8을 참조하여, 이어서 상술한 구성의 혼성 집적 회로 장치(10)의 제조 방법을 설명한다.
도 6을 참조하면, 우선 복수개의 리드(18, 20)가 형성된 리드 프레임(58)을 준비한다. 도 6의 (A)는, 리드 프레임(58)에 형성되는 1개의 유닛(60)을 도시하는 평면도이며, 도 6의 (B)는 유닛(60)을 도시하는 단면도이다.
도 6의 (A)를 참조하면, 유닛(60)은, 1개의 혼성 집적 회로 장치를 구성하는 다수의 리드(18, 20)로 이루어지고, 개개의 리드(18, 20)의 일단부는 회로 기판(12)이 적재되는 영역 내에 위치한다. 리드(18)는, 지면 상에서 유닛(60) 내부의 좌측에 배치되어 있고, 상기한 바와 같이, 트랜지스터나 다이오드가 실장되는 아일랜드부(28)가 형성되어 있다. 리드(20)는, 지면 상에서 우측에 배치되어 있고, 외부 접속 단자로서 기능함과 함께, 트랜지스터의 제어 전극의 접속 및 제어 기판을 기계적으로 지지하는 역할을 갖는다.
리드 프레임(58)에는, 이러한 구조를 갖는 복수의 유닛(60)이, 프레임 형상의 외측 프레임(64)의 내부에 형성되어 있고, 이하의 공정은 각 유닛(60)에 대하여 일괄적으로 행해진다.
도 6의 (B)에 도시한 바와 같이, 리드(20)의 도중 부분은 곡절 가공된 경사부이며, 상방으로 곡절되어 후에 제어 기판을 지지하는 지지부(38)가 내측의 단부에 형성되어 있다. 또한, 후에 실장되는 트랜지스터의 제어 전극과 접속되는 본딩부(36)도, 리드(20)의 단부에 형성되어 있다. 또한, 지면 상에서 좌측의 리드(18)의 도중 부분에도 프레스 가공에 의해 곡절된 경사부(30)가 형성되어 있다. 그리고, 경사부(30)와 리드부(32) 사이에, 와이어 본딩을 위한 본딩부(34)가 형성되어 있다.
도 7을 참조하면, 이어서, 리드에 회로 소자 및 각 기판을 고착한다. 도 7의 (A)는 본 공정을 도시하는 평면도이며, 도 7의 (B)는 단면도이다. 도 7의 (A)에서는, 회로 기판(12) 및 제어 기판(14)이 배치되는 영역을 점선으로 나타내고 있다.
구체적으로는, 우선 리드(18)의 아일랜드부(28)에, 땜납 등의 도전성 접착재를 경유하여 트랜지스터(22)의 이면 전극을 고착한다. 마찬가지로, 다이오드(24)의 이면 전극을 고착한다. 이어서, 트랜지스터(22)의 전극을, 금속 세선(26)을 경유하여, 리드(18)의 중간부에 형성한 본딩부(34)와 접속한다. 마찬가지로, 금속 세선(26)을 경유하여, 트랜지스터(22)의 제어 전극(게이트 전극)을 리드(20)의 본딩부(36)와 접속한다.
또한, 도 7의 (B)를 참조하면, 회로 기판(12)의 상면에 리드(18)의 아일랜드부(28)를 고착한다. 아일랜드부(28)의 하면이 회로 기판(12)의 상면에 고착되는 구조는, 도 3의 (A)에 도시한 바와 같이 회로 기판(12)의 상면에 형성된 도전 패턴(46)에 고착되어도 좋고, 도 3의 (B)에 도시한 바와 같이 회로 기판(12)의 상면을 피복하는 절연층(44)의 상면에 바로 고착되어도 좋다.
또한, 리드(18)의 지지부(39) 및 리드(20)의 지지부(38)에, 제어 기판(14)을 고착한다. 또한, 리드(20)의 지지부(38)와 제어 기판(14)의 주면에 형성된 도전 패턴을 전기적으로 접속한다. 지지부(38)와 제어 기판(14)이 접속되는 구조는, 도 4에 도시한 바와 같다. 이와 같은 구성에 의해, 회로 기판(12) 및 제어 기판(14)은 리드 프레임(58)에 고정된다.
도 8을 참조하면, 이어서, 회로 기판(12) 및 제어 기판(14)이 피복되도록 밀봉 수지를 형성한다. 도 8의 (A)는 금형을 사용하여 회로 기판(12)을 몰드하는 공정을 도시하는 단면도이며, 도 8의 (B)는 몰드를 행한 후의 리드 프레임(58)을 도시하는 평면도이다.
도 8의 (A)를 참조하면, 우선 상부 금형(68) 및 하부 금형(70)으로 형성되는 캐비티(72)에, 회로 기판(12) 및 제어 기판(14)을 리드 프레임에 고정된 상태에서 수납한다. 여기에서는, 상부 금형(68) 및 하부 금형(70)으로 리드(18, 20)를 끼움 지지함으로써, 캐비티(72) 내부에 있어서의 회로 기판(12) 및 제어 기판(14)의 위치를 고정하고 있다. 또한, 금형에 형성한 게이트로부터 캐비티(72)에 수지를 주입하여, 회로 기판(12), 제어 기판(14) 및 각 회로 소자 등을 밀봉한다. 본 공정에서는, 열경화성 수지를 사용한 트랜스퍼 몰드 또는 열가소성 수지를 사용한 인젝션 몰드가 행해진다. 여기서, 회로 기판(12)을 밀봉하는 구조로서는, 수지 밀봉에만 한하지 않고, 포팅, 케이스재에 의한 밀봉 등이어도 좋다.
도 8의 (B)를 참조하면, 상술한 몰드 공정이 종료된 후에, 리드(18, 20)를 리드 프레임(58)으로부터 프레스 가공에 의해 분리한다. 구체적으로는, 타이 바(62)가 형성된 개소에서 리드(18, 20)를 개별로 분리하고, 도 1에 도시한 바와 같은 혼성 집적 회로 장치를 리드 프레임(58)으로부터 분리한다.
10: 혼성 집적 회로 장치
12: 회로 기판
14: 제어 기판
16: 밀봉 수지
18: 리드
18A, 18B, 18C, 18D, 18E, 18F: 리드
18G, 18H, 18I, 18J: 리드
20: 리드
20A, 20B, 20C, 20D, 20E, 20F: 리드
20G, 20H, 20I, 20J, 20K, 20L: 리드
22: 트랜지스터
24: 다이오드
26: 금속 세선
28: 아일랜드부
28D, 28E, 28F, 28J: 아일랜드부
30: 경사부
32: 리드부
34: 본딩부
34C, 34D, 34E, 34F: 본딩부
36: 본딩부
38: 지지부
39: 지지부
40: 도전 패턴
42: 제어 소자
44: 절연층
45: 저항
46: 도전 패턴
48: 고착재
50: 도전 패턴
50A, 50B, 50C, 50D: 패드
52: 도전 패턴
54: 관통 전극
56: 인버터 회로
58: 리드 프레임
60: 유닛
62: 타이 바
64: 외측 프레임
68: 상부 금형
70: 하부 금형
72: 캐비티
Q1, Q2, Q3, Q4, Q5, Q6: IGBT
D1, D2, D3, D4, D5, D6: 다이오드

Claims (11)

  1. 제1 기판과,
    외부에 노출되는 리드부와 상기 제1 기판의 상면에 고착된 아일랜드부를 갖는 리드와,
    상기 리드의 상기 아일랜드부에 실장된 제1 회로 소자와,
    상기 제1 회로 소자와 전기적으로 접속되는 제2 회로 소자가 실장됨과 함께, 상기 제1 기판과 중첩하는 위치에서 상기 리드에 접속된 제2 기판과,
    상기 제1 기판, 상기 제2 기판, 상기 제1 회로 소자 및 상기 제2 회로 소자를 피복하는 밀봉 수지를 구비하고,
    상기 리드에는, 상기 제1 기판의 제1 측변을 따라 배치되어 상기 아일랜드부가 형성된 복수개의 제1 리드와, 상기 제1 기판의 다른 측변인 제2 측변을 따라 배치된 복수의 제2 리드가 포함되고,
    상기 제1 리드의 상기 아일랜드부에 상기 제1 회로 소자가 실장되고,
    상기 제2 리드는 접속 수단을 경유하여 상기 제1 회로 소자와 접속되며,
    상기 제1 리드의 상기 리드부와 상기 아일랜드부 사이에, 상기 아일랜드부에 대해 단차를 가지도록 상기 제1 기판의 주면으로부터 이격되며, 상기 제1 회로 소자와 접속 수단을 경유하여 접속되는 제1 본딩부가 형성되고,
    상기 제2 리드는 상기 제2 회로 소자와 상기 제1 회로 소자를 전기적으로 접속하는 경로의 일부인 것을 특징으로 하는 회로 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제2 리드의 내측의 단부는, 상기 제1 회로 소자와 접속되는 제2 본딩부와, 상기 제2 기판을 지지하는 지지부로 갈라지는 것을 특징으로 하는 회로 장치.
  5. 제4항에 있어서, 상기 제2 본딩부는, 상기 제1 기판의 주면으로부터 이격하여 배치되는 것을 특징으로 하는 회로 장치.
  6. 제1항에 있어서, 인접하는 한 쪽의 상기 제1 리드의 상기 아일랜드부에 실장된 상기 제1 회로 소자와, 인접하는 다른 쪽의 상기 제1 리드의 상기 제1 본딩부를, 접속 수단을 경유하여 전기적으로 접속하는 것을 특징으로 하는 회로 장치.
  7. 제1항에 있어서, 상기 제1 기판의 하면은 상기 밀봉 수지로부터 외부로 노출되는 것을 특징으로 하는 회로 장치.
  8. 제1항에 있어서, 상기 제1 회로 소자는, 인버터 회로를 구성하는 트랜지스터이며,
    상기 제2 회로 소자는, 상기 트랜지스터의 스위칭을 제어하는 제어 소자인 것을 특징으로 하는 회로 장치.
  9. 복수의 리드로 이루어지는 리드 프레임을 준비하는 공정과,
    상기 리드의 일부에 형성한 아일랜드부의 상면에 제1 회로 소자를 실장하고, 상기 아일랜드부의 하면을 제1 기판의 상면에 고착함과 함께, 제2 회로 소자가 실장된 제2 기판을 상기 리드로 지지하는 공정과,
    상기 제1 기판, 상기 제1 회로 소자, 상기 제2 기판 및 상기 제2 회로 소자를 밀봉하는 공정을 구비하고,
    상기 제1 기판은, 상기 리드의 상기 아일랜드부에 고착됨으로써, 상기 리드 프레임에 고정되며,
    상기 리드는, 외부에 노출되는 리드부와, 상기 제1 회로 소자와 접속 수단을 경유하여 접속되는 본딩부와, 상기 아일랜드부를 갖고,
    상기 리드의 상기 아일랜드부와 상기 본딩부 사이에 단차를 갖도록 경사부가 형성됨으로써, 상기 본딩부를 상기 아일랜드부보다 상방에 배치되고,
    상기 제2 기판을 지지하는 리드의 적어도 일부는 제2 회로 소자와 상기 제1 회로 소자를 전기적으로 접속하는 경로의 일부인 것을 특징으로 하는 회로 장치의 제조 방법.
  10. 삭제
  11. 삭제
KR1020110096143A 2010-09-24 2011-09-23 회로 장치 및 그 제조 방법 KR101300954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010213693A JP5749468B2 (ja) 2010-09-24 2010-09-24 回路装置およびその製造方法
JPJP-P-2010-213693 2010-09-24

Publications (2)

Publication Number Publication Date
KR20120031454A KR20120031454A (ko) 2012-04-03
KR101300954B1 true KR101300954B1 (ko) 2013-08-27

Family

ID=45869813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096143A KR101300954B1 (ko) 2010-09-24 2011-09-23 회로 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8450837B2 (ko)
JP (1) JP5749468B2 (ko)
KR (1) KR101300954B1 (ko)
CN (1) CN102420223B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP2014007345A (ja) * 2012-06-26 2014-01-16 Denso Corp 集積回路
KR20140002330A (ko) * 2012-06-29 2014-01-08 삼성전기주식회사 중첩 모듈 패키지 및 그 제조 방법
CN103435001B (zh) * 2013-08-05 2016-03-02 天水华天微电子股份有限公司 混合集成电路装置及封装方法
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
JP6623958B2 (ja) * 2016-07-12 2019-12-25 株式会社デンソー 駆動対象スイッチの駆動回路
JP6790684B2 (ja) * 2016-09-30 2020-11-25 富士電機株式会社 半導体装置
US11355477B2 (en) * 2017-02-06 2022-06-07 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
JP6594556B1 (ja) * 2018-01-17 2019-10-23 新電元工業株式会社 電子モジュール
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
US20220396154A1 (en) * 2021-06-14 2022-12-15 Panasonic Intellectual Property Management Co., Ltd. Vehicle mounted electric power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283637A (ja) * 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 混成集積回路
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH10135380A (ja) * 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5483217A (en) * 1992-07-15 1996-01-09 Nippondenso Co., Ltd. Electronic circuit device
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3521785B2 (ja) * 1999-02-05 2004-04-19 株式会社日立製作所 樹脂封止した半導体装置
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP4504204B2 (ja) * 2003-02-25 2010-07-14 テッセラ，インコーポレイテッド 接続要素を有する高周波チップパッケージ
JP4100332B2 (ja) * 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法
JP4146785B2 (ja) * 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP4334335B2 (ja) * 2003-12-24 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP2006073591A (ja) * 2004-08-31 2006-03-16 Nippon Seiki Co Ltd 混成集積回路装置及びその製造方法
US7935899B2 (en) * 2005-08-31 2011-05-03 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US8203848B2 (en) * 2005-08-31 2012-06-19 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
US20080099922A1 (en) * 2006-10-30 2008-05-01 Noriaki Sakamoto Circuit device and manufacturing method thereof
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
TW200915970A (en) * 2007-09-27 2009-04-01 Sanyo Electric Co Circuit device, circuit module and outdoor equipment
TWI402952B (zh) * 2007-09-27 2013-07-21 Sanyo Electric Co 電路裝置及其製造方法
JP4934559B2 (ja) * 2007-09-27 2012-05-16 オンセミコンダクター・トレーディング・リミテッド 回路装置およびその製造方法
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283637A (ja) * 1993-03-25 1994-10-07 Sanyo Electric Co Ltd 混成集積回路
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH10135380A (ja) * 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
CN102420223A (zh) 2012-04-18
JP2012069763A (ja) 2012-04-05
US20120074552A1 (en) 2012-03-29
CN102420223B (zh) 2014-07-30
KR20120031454A (ko) 2012-04-03
US8450837B2 (en) 2013-05-28
JP5749468B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
KR102019596B1 (ko) 회로 장치 및 그의 제조 방법
KR101300954B1 (ko) 회로 장치 및 그 제조 방법
US11973007B2 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP5789264B2 (ja) 回路装置
CN107731779B (zh) 电子装置
JPWO2012039115A1 (ja) 回路装置
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
JP6148830B2 (ja) パワーモジュール半導体装置
JPH09186288A (ja) 半導体装置
JP2011054625A (ja) 回路装置
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
CN114121845A (zh) 半导体封装
KR20160093267A (ko) 전력 반도체 모듈
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 7