JP2525245B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2525245B2 JP2525245B2 JP1172606A JP17260689A JP2525245B2 JP 2525245 B2 JP2525245 B2 JP 2525245B2 JP 1172606 A JP1172606 A JP 1172606A JP 17260689 A JP17260689 A JP 17260689A JP 2525245 B2 JP2525245 B2 JP 2525245B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- resin
- circuit pattern
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、絶縁型電力用半導体装置に関する。
〈従来技術〉 従来のソリツドステートリレー回路を有する絶縁型電
力半導体装置の一例を第６図ないし第８図に示す。
力半導体装置の一例を第６図ないし第８図に示す。
第８図はソリツドステートリレーの回路図である。入
力端子a,b間に電流を流すことによりフオトトライアツ
ク１内の発光ダイオード２が発光し、この発光ダイオー
ド２の光はトライアツク３を励起しフオトトライアツク
１を導通させる。トライアツク３は、主トライアツク４
のゲートG,T2間に接続され、ゲートＧにトリガー電流を
与えることにより主トライアツク４を導通させ、負荷器
５に交流電源６を印加する。
力端子a,b間に電流を流すことによりフオトトライアツ
ク１内の発光ダイオード２が発光し、この発光ダイオー
ド２の光はトライアツク３を励起しフオトトライアツク
１を導通させる。トライアツク３は、主トライアツク４
のゲートG,T2間に接続され、ゲートＧにトリガー電流を
与えることにより主トライアツク４を導通させ、負荷器
５に交流電源６を印加する。
なお、第８図中、７は定電流源、８はスイツチであ
る。
る。
第6,7図に従来の絶縁型電力用半導体装置の構造を示
す。
す。
主トライアツク４は、リードフレーム10の肉厚部Ａ上
に半田によりダイボンドされている。主トライアツク４
が肉厚部Ａに載置されるのは、導通時の発熱が大きいの
で放熱効果を上げるためである。また、肉厚部Ａの絶縁
封止樹脂11の厚みは、外部放熱板12の取り付け時に熱伝
導を向上させるため極力薄く設けられている。
に半田によりダイボンドされている。主トライアツク４
が肉厚部Ａに載置されるのは、導通時の発熱が大きいの
で放熱効果を上げるためである。また、肉厚部Ａの絶縁
封止樹脂11の厚みは、外部放熱板12の取り付け時に熱伝
導を向上させるため極力薄く設けられている。
主トライアツク４のT1およびゲートＧは、アルミニウ
ム線等のボンデイングワイヤー13で夫々リード端子ｃお
よびフオトトライアツク１と接続され、フオトトライア
ツク１は、半田によりリードフレーム10およびリード端
子a,bへ接続されている。
ム線等のボンデイングワイヤー13で夫々リード端子ｃお
よびフオトトライアツク１と接続され、フオトトライア
ツク１は、半田によりリードフレーム10およびリード端
子a,bへ接続されている。
〈発明が解決しようとする課題〉 上記半導体装置には、以下に示す欠点が指摘されてい
る。
る。
（１）第6,7図中、Ｂはトランスフアモールド時に上部
位置を位置決めするためのタイバーカツト部であり、こ
のタイバーカツト部Ｂは主トライアツク４のT2と同電位
となつており、図示の如く、一次側の活電部（タイバー
カツト部Ｂ）が絶縁封止樹脂11から露出している場合、
外部放熱板12を取り付けたとき安全規格等で規定された
絶縁距離を確保することが非常に困難となり、放熱板の
取付方法等に大きな制約を受けている。
位置を位置決めするためのタイバーカツト部であり、こ
のタイバーカツト部Ｂは主トライアツク４のT2と同電位
となつており、図示の如く、一次側の活電部（タイバー
カツト部Ｂ）が絶縁封止樹脂11から露出している場合、
外部放熱板12を取り付けたとき安全規格等で規定された
絶縁距離を確保することが非常に困難となり、放熱板の
取付方法等に大きな制約を受けている。
（２）肉厚部Ａは、主トライアツク４からの発熱を効率
よく放熱するために肉厚部Ａの絶縁封止樹脂11の厚みを
極力薄くする必要がある。しかし、樹脂11の厚みを薄く
することにより、トランスフアモールド時に肉厚部Ａへ
の樹脂11の流れが他の部分に比べ悪くなりボイド（空
隙）、ピンホール（小孔）等の発生が起こり易くなる。
また、肉厚部Ａの電位は主トライアツク４のT2と同電位
であり、ボイド、ピンホール等が発生した場合、一次側
活電部（タイバーカツト部Ｂ）と放熱板12との間の絶縁
距離を確保できなくなる。
よく放熱するために肉厚部Ａの絶縁封止樹脂11の厚みを
極力薄くする必要がある。しかし、樹脂11の厚みを薄く
することにより、トランスフアモールド時に肉厚部Ａへ
の樹脂11の流れが他の部分に比べ悪くなりボイド（空
隙）、ピンホール（小孔）等の発生が起こり易くなる。
また、肉厚部Ａの電位は主トライアツク４のT2と同電位
であり、ボイド、ピンホール等が発生した場合、一次側
活電部（タイバーカツト部Ｂ）と放熱板12との間の絶縁
距離を確保できなくなる。
そこで、本発明は、上記に鑑み、絶縁封止樹脂表面と
半導体素子搭載部（内部活電部）との絶縁距離を確実に
確保でき、放熱板の取付方法に制約を与えない半導体装
置の提供を目的とする。
半導体素子搭載部（内部活電部）との絶縁距離を確実に
確保でき、放熱板の取付方法に制約を与えない半導体装
置の提供を目的とする。
〈課題を解決するための手段〉 本発明の課題解決手段は、第1,2図の如く、半導体素
子20,21と、絶縁性物質からなる基板33上に前記半導体
素子20,21を搭載する回路パターン22が形成固着された
プリント配線板23と、該プリント配線板23の回路パター
ン22の端部に接続されるリード端子28,29,30,31とを備
え、前記プリント配線板23とリード端子28,29,30,31の
一部とが絶縁封止樹脂32により樹脂封止され、前記プリ
ント配線板23の基板33の厚みＤが、放熱板50の取付時に
放熱板50側の絶縁封止樹脂32の表面と半導体素子20,21
の搭載部との絶縁距離を確保できるよう設定されたもの
である。
子20,21と、絶縁性物質からなる基板33上に前記半導体
素子20,21を搭載する回路パターン22が形成固着された
プリント配線板23と、該プリント配線板23の回路パター
ン22の端部に接続されるリード端子28,29,30,31とを備
え、前記プリント配線板23とリード端子28,29,30,31の
一部とが絶縁封止樹脂32により樹脂封止され、前記プリ
ント配線板23の基板33の厚みＤが、放熱板50の取付時に
放熱板50側の絶縁封止樹脂32の表面と半導体素子20,21
の搭載部との絶縁距離を確保できるよう設定されたもの
である。
〈作 用〉 上記課題解決手段において、プリント配線板23の回路
パターン22の端部と、リード端子28,29,30,31とを接続
し、回路パターン22上に半導体素子20,21を搭載して回
路形成し、プリント配線板23とリード端子28,29,30,31
の一部とを絶縁封止樹脂32により樹脂封止する。
パターン22の端部と、リード端子28,29,30,31とを接続
し、回路パターン22上に半導体素子20,21を搭載して回
路形成し、プリント配線板23とリード端子28,29,30,31
の一部とを絶縁封止樹脂32により樹脂封止する。
その後、絶縁封止樹脂32の表面に放熱板50が取り付け
られる。
られる。
このとき、プリント配線板23の基板33の厚みＤを、放
熱板50の取付時に放熱板50側の絶縁封止樹脂32の表面と
半導体素子20,21の搭載部との絶縁距離を確保できるよ
う設定しているので、放熱板50を取り付けた際にモール
ド時のボイド（空隙）、ピンホール（小孔）等が生じて
いても放熱板50と半導体素子20,21の搭載部との絶縁距
離が確保できると共に放熱効果の良好な半導体装置が得
られる。
熱板50の取付時に放熱板50側の絶縁封止樹脂32の表面と
半導体素子20,21の搭載部との絶縁距離を確保できるよ
う設定しているので、放熱板50を取り付けた際にモール
ド時のボイド（空隙）、ピンホール（小孔）等が生じて
いても放熱板50と半導体素子20,21の搭載部との絶縁距
離が確保できると共に放熱効果の良好な半導体装置が得
られる。
また、回路パターン22が形成固着されたプリント配線
板23を用い、プリント配線板23の回路パターン22の端部
とリード端子28,29,30,31とを接続し、絶縁封止樹脂32
によりプリント配線板23とリード端子28,29,30,31の一
部とが樹脂封止することにより、従来のように位置決め
用タイバーのカツト部の樹脂表面への露出がなくなり、
放熱板50との沿面距離、空間距離を考慮した取り付けを
必要としなくて済み、放熱板50の取付方法に制約を与え
ない。
板23を用い、プリント配線板23の回路パターン22の端部
とリード端子28,29,30,31とを接続し、絶縁封止樹脂32
によりプリント配線板23とリード端子28,29,30,31の一
部とが樹脂封止することにより、従来のように位置決め
用タイバーのカツト部の樹脂表面への露出がなくなり、
放熱板50との沿面距離、空間距離を考慮した取り付けを
必要としなくて済み、放熱板50の取付方法に制約を与え
ない。
〈実 施 例〉 以下、本発明の一実施例を第１図ないし第５図に基づ
いて説明する。
いて説明する。
第１図は本発明の一実施例を示す半導体装置の横断面
図、第２図は同じくその縦断面図、第３図は樹脂封止後
の状態を示す平面図、第４図は絶縁封止樹脂の粘度と成
形時間との関係を示す図、第５図は樹脂封止する状態を
示す断面図である。
図、第２図は同じくその縦断面図、第３図は樹脂封止後
の状態を示す平面図、第４図は絶縁封止樹脂の粘度と成
形時間との関係を示す図、第５図は樹脂封止する状態を
示す断面図である。
第1,2図の如く、本実施例の絶縁型電力用半導体装置
は、半導体素子20,21（主トライアツク20,点弧用半導体
素子21）と、該半導体素子20,21が搭載され電気設計に
基づく回路パターン22が形成固着されたプリント配線板
23と、該プリント配線板23の回路パターン22の端部に接
続されるリード端子28,29,30,31とを備え、前記プリン
ト配線板23とリード端子28,29,30,31の一部とが絶縁封
止樹脂32により樹脂封止され、前記プリント配線板23の
厚みＤが、放熱板50の取付時に放熱板50側の絶縁封止樹
脂32の表面と半導体素子20,21の搭載部（内部活電部）
との絶縁距離を確保できるよう設定されたものである。
は、半導体素子20,21（主トライアツク20,点弧用半導体
素子21）と、該半導体素子20,21が搭載され電気設計に
基づく回路パターン22が形成固着されたプリント配線板
23と、該プリント配線板23の回路パターン22の端部に接
続されるリード端子28,29,30,31とを備え、前記プリン
ト配線板23とリード端子28,29,30,31の一部とが絶縁封
止樹脂32により樹脂封止され、前記プリント配線板23の
厚みＤが、放熱板50の取付時に放熱板50側の絶縁封止樹
脂32の表面と半導体素子20,21の搭載部（内部活電部）
との絶縁距離を確保できるよう設定されたものである。
前記プリント配線板23は、第２図の如く、基板33と該
基板33の表面に導電性材料が積層された回路パターン22
とから構成されている。前記基板33は、放熱性および絶
縁性に優れた素材（例えば、セラミツク）により長方形
に形成されており、その厚みＤは、安全規格等で定めら
れた絶縁距離以上（例えば、0.4mm）に設けられてい
る。
基板33の表面に導電性材料が積層された回路パターン22
とから構成されている。前記基板33は、放熱性および絶
縁性に優れた素材（例えば、セラミツク）により長方形
に形成されており、その厚みＤは、安全規格等で定めら
れた絶縁距離以上（例えば、0.4mm）に設けられてい
る。
前記回路パターン22は、第１図の如く、一端34aが点
弧用半導体素子21の一側端子と接続され他端34bがリー
ド端子28と接続される第一回路パターン部34と、一端35
aが点弧用半導体素子21の一側端子と接続され他端35bが
リード端子29と接続される第二回路パターン部35と、一
端37aがアルミニウム線等のボンデイングワイヤー36を
介して主トライアツク20と接続され他端37bがリード端
子30と接続される第三回路パターン部37と、主トライア
ツク20がダイボンドされ一端38aが点弧用半導体素子21
の他側端子と接続され他端38bがリード端子31と接続さ
れる第四回路パターン部38と、一端39aが点弧用半導体
素子21の他側端子と接続され他端39bがボンデインワイ
ヤー36を介して主トライアツク20と接続される第五回路
パターン部39とから構成されている。すなわち、回路パ
ターン部34,35,38,39に点弧用半導体素子21が夫々接続
されることにより基板33上に二次側回路が形成され、回
路パターン部37,38,39に主トライアツク20が夫々接続さ
れることにより基板33上に一次側回路が形成されてい
る。
弧用半導体素子21の一側端子と接続され他端34bがリー
ド端子28と接続される第一回路パターン部34と、一端35
aが点弧用半導体素子21の一側端子と接続され他端35bが
リード端子29と接続される第二回路パターン部35と、一
端37aがアルミニウム線等のボンデイングワイヤー36を
介して主トライアツク20と接続され他端37bがリード端
子30と接続される第三回路パターン部37と、主トライア
ツク20がダイボンドされ一端38aが点弧用半導体素子21
の他側端子と接続され他端38bがリード端子31と接続さ
れる第四回路パターン部38と、一端39aが点弧用半導体
素子21の他側端子と接続され他端39bがボンデインワイ
ヤー36を介して主トライアツク20と接続される第五回路
パターン部39とから構成されている。すなわち、回路パ
ターン部34,35,38,39に点弧用半導体素子21が夫々接続
されることにより基板33上に二次側回路が形成され、回
路パターン部37,38,39に主トライアツク20が夫々接続さ
れることにより基板33上に一次側回路が形成されてい
る。
前記リード端子28,29,30,31は、第３図の如く、その
一端がクレードル40により片持ち支持され、その中間部
がタイバー41により連結支持されており、これによりリ
ードフレーム42が構成されている。
一端がクレードル40により片持ち支持され、その中間部
がタイバー41により連結支持されており、これによりリ
ードフレーム42が構成されている。
前記絶縁封止樹脂32は、加熱することにより粘度が下
がり流動性を持ちさらに加熱を続けると硬化が始まり次
第に粘度が増し硬化する樹脂が使用されており、回路形
成後、第５図のようにリードフレーム42を上下モールド
金型43,44により挟み込んで注入され、放熱板50が装着
される樹脂32の表面と半導体素子搭載部との距離Ｅは1.
0mmに設定されている。
がり流動性を持ちさらに加熱を続けると硬化が始まり次
第に粘度が増し硬化する樹脂が使用されており、回路形
成後、第５図のようにリードフレーム42を上下モールド
金型43,44により挟み込んで注入され、放熱板50が装着
される樹脂32の表面と半導体素子搭載部との距離Ｅは1.
0mmに設定されている。
なお、第１図中、51は放熱板50を固定するピンの挿入
孔である。
孔である。
以下、上記半導体装置の製造方法について詳述する。
ここで、プリント配線板23の基板33に、放熱性および
絶縁性に優れたセラミツクを使用し、その厚みＤを安全
規格等で定められた絶縁距離以上、すなわち放熱板50の
取付時に放熱板50側の絶縁封止樹脂32の表面と半導体素
子20,21の搭載部との絶縁距離を確保できるように設定
する。
絶縁性に優れたセラミツクを使用し、その厚みＤを安全
規格等で定められた絶縁距離以上、すなわち放熱板50の
取付時に放熱板50側の絶縁封止樹脂32の表面と半導体素
子20,21の搭載部との絶縁距離を確保できるように設定
する。
まず、第１図の如く、リード端子28,29,30,31と、プ
リント配線板23の回路パターン22の端部34b,35b,37b,38
bとを半田付けして接続する。この接続方法は、電気
的、機械的な性能を満足するものであれば熔接等による
方法でも可能である。また、先にリード端子28,29,30,3
1とプリント配線板23とを接続するのは、後工程で主ト
ライアツク20の搭載、点弧用半導体素子21の搭載、およ
びボンデイングワイヤー36のボンデイング等を自動装置
により連続して処理するためである。
リント配線板23の回路パターン22の端部34b,35b,37b,38
bとを半田付けして接続する。この接続方法は、電気
的、機械的な性能を満足するものであれば熔接等による
方法でも可能である。また、先にリード端子28,29,30,3
1とプリント配線板23とを接続するのは、後工程で主ト
ライアツク20の搭載、点弧用半導体素子21の搭載、およ
びボンデイングワイヤー36のボンデイング等を自動装置
により連続して処理するためである。
次に、主トライアツク20および点弧用半導体素子21を
ダイボンダー自動搭載機により搭載し、ワイアボンダー
によりボンデイングワイヤー36を主トライアツク20およ
び回路パターン22（回路パターン部37,39）間にワイボ
ンデイングし一次回路および二次回路を形成する。
ダイボンダー自動搭載機により搭載し、ワイアボンダー
によりボンデイングワイヤー36を主トライアツク20およ
び回路パターン22（回路パターン部37,39）間にワイボ
ンデイングし一次回路および二次回路を形成する。
しかる後、第３図の如く、複数個のプリント配線板23
を連ねたリードフレーム42をトランスフアモールド成形
機により絶縁封止樹脂32を射出して樹脂封止する。
を連ねたリードフレーム42をトランスフアモールド成形
機により絶縁封止樹脂32を射出して樹脂封止する。
ここで、従来のように回路形成部およびリード部を一
枚の金属板から金型による打ち抜きにより形成されたリ
ードフレーム方式の場合は、その寸法公差は数十ミクロ
ン単位に抑えられるが、本実施例では次の問題が発生す
る可能性がある。
枚の金属板から金型による打ち抜きにより形成されたリ
ードフレーム方式の場合は、その寸法公差は数十ミクロ
ン単位に抑えられるが、本実施例では次の問題が発生す
る可能性がある。
（１）プリント配線板23の基板33の材料であるセラミツ
クは、アルミナ、ベリリア等を高温で焼成して製造する
ため、寸法公差は±0.1mm以上である。
クは、アルミナ、ベリリア等を高温で焼成して製造する
ため、寸法公差は±0.1mm以上である。
（２）金属フレームに比べもろいため、モールド金型で
押えて位置決めしようとする場合、基板33が割れてしま
う。
押えて位置決めしようとする場合、基板33が割れてしま
う。
そこで、上記問題を考慮したモールド方式を説明す
る。
る。
絶縁封止樹脂32は、第４図の如く、加熱することによ
り粘度が下がり流動性を持ち更に加熱を続けると硬化が
始まり次第に粘度が増し硬化する。第５図は、本方式に
よるモールド金型断面図であり、43は上面金型、44は下
面金型、45は可動ピン、46はゲートである。金型43,44
内の回路形成部の一方は、リードフレーム42を金型43,4
4で挾み込むことにより位置決めされる。一方、プリン
ト配線板23の端部は、可動ピン45により位置決めされて
おり、ゲート46より樹脂32が流入し金型43,44内を満た
すまで樹脂33の流れによるプリント配線板23の位置ずれ
を防ぐ。第４図において、０〜t1は金型43,44内への樹
脂32の注入が完了するまでの時間を示しており、t1〜t2
は樹脂32の注入が完了した後樹脂32に流動性がある期間
である。このt1〜t2に可動ピン45を金型43,44の表面ま
で移動させる。
り粘度が下がり流動性を持ち更に加熱を続けると硬化が
始まり次第に粘度が増し硬化する。第５図は、本方式に
よるモールド金型断面図であり、43は上面金型、44は下
面金型、45は可動ピン、46はゲートである。金型43,44
内の回路形成部の一方は、リードフレーム42を金型43,4
4で挾み込むことにより位置決めされる。一方、プリン
ト配線板23の端部は、可動ピン45により位置決めされて
おり、ゲート46より樹脂32が流入し金型43,44内を満た
すまで樹脂33の流れによるプリント配線板23の位置ずれ
を防ぐ。第４図において、０〜t1は金型43,44内への樹
脂32の注入が完了するまでの時間を示しており、t1〜t2
は樹脂32の注入が完了した後樹脂32に流動性がある期間
である。このt1〜t2に可動ピン45を金型43,44の表面ま
で移動させる。
こうすることにより、位置決めのため金型43,44内に
挿入されていた可動ピン45の間隙は、絶縁封止樹脂32で
満たされ外装が形成される。
挿入されていた可動ピン45の間隙は、絶縁封止樹脂32で
満たされ外装が形成される。
なお、可動ピン45は、樹脂硬化後成品取り出しのため
のエジエクタピンとしても共用することが可能である。
のエジエクタピンとしても共用することが可能である。
そして、樹脂封止完了後、クレードル40,タイバー41
をカツテイングマシンにより切離すことにより完成す
る。
をカツテイングマシンにより切離すことにより完成す
る。
しかる後、絶縁封止樹脂32の表面に放熱板50が取り付
けられるが、プリント配線板23の厚みＤを、安全規格の
要求する絶縁距離に合わせる、すなわち放熱板50の取付
時に放熱板50側の絶縁封止樹脂32の表面と半導体素子2
0,21の搭載部との絶縁距離を確保できるように設定して
いるので、放熱板50を取り付けた際にモールド時のボイ
ド（空隙）、ピンホール（小孔）等が生じていても放熱
板50と一次側部品、二次側部品間（半導体素子20,21の
搭載部（内部活電部））との絶縁距離が確保できると共
に放熱効果の良好な半導体装置が得られる。
けられるが、プリント配線板23の厚みＤを、安全規格の
要求する絶縁距離に合わせる、すなわち放熱板50の取付
時に放熱板50側の絶縁封止樹脂32の表面と半導体素子2
0,21の搭載部との絶縁距離を確保できるように設定して
いるので、放熱板50を取り付けた際にモールド時のボイ
ド（空隙）、ピンホール（小孔）等が生じていても放熱
板50と一次側部品、二次側部品間（半導体素子20,21の
搭載部（内部活電部））との絶縁距離が確保できると共
に放熱効果の良好な半導体装置が得られる。
また、回路パターン22が形成固着されたプリント配線
板23を用い、プリント配線板23の回路パターン22の端部
とリード端子28,29,30,31とを接続し、絶縁封止樹脂32
によりプリント配線板23とリード端子28,29,30,31の一
部とが樹脂封止することにより、従来のように位置決め
用タイバーのカツト部の樹脂表面への露出がなくなり、
放熱板50との沿面距離、空間距離を考慮した取り付けを
必要としなくて済み、放熱板50の取付方法に制約を与え
ない。
板23を用い、プリント配線板23の回路パターン22の端部
とリード端子28,29,30,31とを接続し、絶縁封止樹脂32
によりプリント配線板23とリード端子28,29,30,31の一
部とが樹脂封止することにより、従来のように位置決め
用タイバーのカツト部の樹脂表面への露出がなくなり、
放熱板50との沿面距離、空間距離を考慮した取り付けを
必要としなくて済み、放熱板50の取付方法に制約を与え
ない。
なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、上記実施例では、一次側回路、二次側回路を
含む半導体装置について説明したが、本発明を一次側回
路のみに使用されるトライアツク、パワートランジス
タ、MOS形FET等に利用しても同様の効果が得られる。
含む半導体装置について説明したが、本発明を一次側回
路のみに使用されるトライアツク、パワートランジス
タ、MOS形FET等に利用しても同様の効果が得られる。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、絶縁
性物質からなる基板上に半導体素子を搭載する回路パタ
ーンが形成固着されたプリント配線板における基板の厚
みを、放熱板の取付時に放熱板側の絶縁封止樹脂の表面
と半導体素子の搭載部との絶縁距離を確保できるよう設
定しているので、放熱板を取り付けた際にモールド時の
ボイド（空隙）、ピンホール（小孔）等が生じていても
放熱板と半導体素子の搭載部との絶縁距離が確保できる
と共に放熱効果の良好な半導体装置が得られる。
性物質からなる基板上に半導体素子を搭載する回路パタ
ーンが形成固着されたプリント配線板における基板の厚
みを、放熱板の取付時に放熱板側の絶縁封止樹脂の表面
と半導体素子の搭載部との絶縁距離を確保できるよう設
定しているので、放熱板を取り付けた際にモールド時の
ボイド（空隙）、ピンホール（小孔）等が生じていても
放熱板と半導体素子の搭載部との絶縁距離が確保できる
と共に放熱効果の良好な半導体装置が得られる。
また、回路パターンが形成固着されたプリント配線板
を用い、プリント配線板の回路パターンの端部とリード
端子とを接続し、絶縁封止樹脂によりプリント配線板と
リード端子の一部とが樹脂封止することにより、従来の
ように位置決め用タイバーのカツト部の樹脂表面への露
出がなくなり、放熱板との沿面距離、空間距離を考慮し
た取り付けを必要としなくて済み、放熱板の取付方法に
制約を与えない。
を用い、プリント配線板の回路パターンの端部とリード
端子とを接続し、絶縁封止樹脂によりプリント配線板と
リード端子の一部とが樹脂封止することにより、従来の
ように位置決め用タイバーのカツト部の樹脂表面への露
出がなくなり、放熱板との沿面距離、空間距離を考慮し
た取り付けを必要としなくて済み、放熱板の取付方法に
制約を与えない。
第１図は本発明の一実施例を示す半導体装置の横断面
図、第２図は同じくその縦断面図、第３図は樹脂封止後
の状態を示す平面図、第４図は絶縁封止樹脂の粘度と成
形時間との関係を示す図、第５図は樹脂封止する状態を
示す断面図、第６図は従来の半導体装置の横断面図、第
７図は同じくその縦断面図、第８図はその内部回路図で
ある。 20,21:半導体素子、22:回路パターン、23:プリント配線
板、28,29,30,31:リード端子、32:絶縁封止樹脂、50:放
熱板、D:厚み。
図、第２図は同じくその縦断面図、第３図は樹脂封止後
の状態を示す平面図、第４図は絶縁封止樹脂の粘度と成
形時間との関係を示す図、第５図は樹脂封止する状態を
示す断面図、第６図は従来の半導体装置の横断面図、第
７図は同じくその縦断面図、第８図はその内部回路図で
ある。 20,21:半導体素子、22:回路パターン、23:プリント配線
板、28,29,30,31:リード端子、32:絶縁封止樹脂、50:放
熱板、D:厚み。
Claims (1)
- 【請求項１】半導体素子と、絶縁性物質からなる基板上
に前記半導体素子を搭載する回路パターンが形成固着さ
れたプリント配線板と、該プリント配線板の回路パター
ンの端部に接続されるリード端子とを備え、前記プリン
ト配線板とリード端子の一部とが絶縁封止樹脂により樹
脂封止され、前記プリント配線板の前記基板の厚みが、
放熱板の取付時に放熱板側の絶縁封止樹脂の表面と半導
体素子の搭載部との絶縁距離を確保できるよう設定され
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172606A JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172606A JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336753A JPH0336753A (ja) | 1991-02-18 |
| JP2525245B2 true JP2525245B2 (ja) | 1996-08-14 |
Family
ID=15944985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172606A Expired - Fee Related JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525245B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817261B1 (en) * | 1996-06-28 | 2003-04-23 | STMicroelectronics S.r.l. | Method for manufacturing plastic package for electronic device having a fully insulated dissipator |
| JP4800999B2 (ja) * | 2007-04-16 | 2011-10-26 | 日本車輌製造株式会社 | 汚物処理装置及び当該装置を備えた鉄道車両 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100755A (ja) * | 1986-10-16 | 1988-05-02 | Sharp Corp | 半導体装置 |
-
1989
- 1989-07-03 JP JP1172606A patent/JP2525245B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336753A (ja) | 1991-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573584B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| JP3828036B2 (ja) | 樹脂モールド型デバイスの製造方法及び製造装置 | |
| US7045907B2 (en) | Semiconductor device and method of manufacturing same | |
| US8952520B2 (en) | Power semiconductor device | |
| JP5279632B2 (ja) | 半導体モジュール | |
| JP4177571B2 (ja) | 半導体装置 | |
| JPH0558655B2 (ja) | ||
| WO1998008251A1 (fr) | Semi-conducteur et procede de fabrication correspondant | |
| CN100474582C (zh) | 混合集成电路装置及其制造方法 | |
| JP2014022444A (ja) | 半導体装置およびその製造方法 | |
| US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JPH09232341A (ja) | 半導体装置 | |
| JP2525245B2 (ja) | 半導体装置 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
| JP3281859B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2003332500A (ja) | 電子回路装置 | |
| JP2972112B2 (ja) | 電力半導体装置 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| WO2022259395A1 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPH0244147B2 (ja) | ||
| JP2004039700A (ja) | 半導体パワーモジュール | |
| JP7183722B2 (ja) | 板はんだおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |