JPH0336753A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0336753A JPH0336753A JP1172606A JP17260689A JPH0336753A JP H0336753 A JPH0336753 A JP H0336753A JP 1172606 A JP1172606 A JP 1172606A JP 17260689 A JP17260689 A JP 17260689A JP H0336753 A JPH0336753 A JP H0336753A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- wiring board
- printed wiring
- sealing resin
- insulating sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 46
- 238000007789 sealing Methods 0.000 claims abstract description 37
- 238000009413 insulation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001721 transfer moulding Methods 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、絶縁型電力用半導体装置に関する。
〈従来技術〉
従来のソリッドステートリレー回路を有する絶縁型電力
半導体装置の一例を第６図ないし第８図に示す。
半導体装置の一例を第６図ないし第８図に示す。
第８図はソリッドステートリレーの回路図である。入力
端子ａ、ｂ間に電流を流すことによりフォトトライアッ
クｌ内の発光ダイオード２が発光し、この発光ダイオー
ド２の光はトライアック３を励起しフォトトライアック
ｌを導通させる。トライアック３は、主トライアック４
のゲートＧ、Ｔ２間に接続され、ゲートＧにトリガー電
流を与えることにより主トライアック４を導通させ、負
荷器５に交流電源６を印加する。
端子ａ、ｂ間に電流を流すことによりフォトトライアッ
クｌ内の発光ダイオード２が発光し、この発光ダイオー
ド２の光はトライアック３を励起しフォトトライアック
ｌを導通させる。トライアック３は、主トライアック４
のゲートＧ、Ｔ２間に接続され、ゲートＧにトリガー電
流を与えることにより主トライアック４を導通させ、負
荷器５に交流電源６を印加する。
なお、第８図中、７は定電流源、８はスイッチである。
第６．７図に従来の絶縁型電力用半導体装置の構造を示
す。
す。
主トライアック４は、リードフレーム１０の肉厚部Ａ上
に半田によりグイボンドされている。主トライアック４
が肉厚部Ａに載置されるのは、導通時の発熱が大きいの
で放熱効果を上げるためである。また、肉厚部Ａの絶縁
封止樹脂１１の厚みは、外部放熱板１２の取り付は時に
熱伝導を向上させるため極力薄く設けられている。
に半田によりグイボンドされている。主トライアック４
が肉厚部Ａに載置されるのは、導通時の発熱が大きいの
で放熱効果を上げるためである。また、肉厚部Ａの絶縁
封止樹脂１１の厚みは、外部放熱板１２の取り付は時に
熱伝導を向上させるため極力薄く設けられている。
主トライアック４のＴｌおよびゲートＧは、アルミニウ
ム線等のボンディングワイヤー１３で夫々リード端子Ｃ
およびフォトトライアックｌと接続され、フォトトライ
アックｌは、半田によりリードフレーム１０およびリー
ド端子ａ、ｂへ接続されている。
ム線等のボンディングワイヤー１３で夫々リード端子Ｃ
およびフォトトライアックｌと接続され、フォトトライ
アックｌは、半田によりリードフレーム１０およびリー
ド端子ａ、ｂへ接続されている。
〈 発明が解決しようとする課題 〉
上記半導体装置には、以下に示す欠点が指摘されている
。
。
（１）第６．７図中、Ｂはトランスファモールド時に上
部位置を位置決めするためのタイバーカット部であり、
このタイバーカット部Ｂは主トライアック４のＴ２と同
電位となっており、図示の如く、−次側の活電部（タイ
バーカット部Ｂ）が絶縁封止樹脂１１から露出している
場合、外部放熱板１２を取り付けたとき安全規格等で規
定された絶縁距離を確保することが非常に困難となり、
放熱板の取付方法等に大きな制約を受けている。
部位置を位置決めするためのタイバーカット部であり、
このタイバーカット部Ｂは主トライアック４のＴ２と同
電位となっており、図示の如く、−次側の活電部（タイ
バーカット部Ｂ）が絶縁封止樹脂１１から露出している
場合、外部放熱板１２を取り付けたとき安全規格等で規
定された絶縁距離を確保することが非常に困難となり、
放熱板の取付方法等に大きな制約を受けている。
（２）肉厚部Ａは、主トライアック４からの発熱を効率
よく放熱するために肉厚部Ａの絶縁封止掛脂＋１の厚み
を極力薄くする必要がある。しかし、樹脂＋１の厚みを
薄くすることにより、トランスファモールド時に肉厚部
Ａへの樹脂ＩＩの流れが他の部分に比べ悪くなリポイド
（空隙）、ピンホール（小孔）等の発生が起こり易くな
る。また、肉厚部Ａの電位は主トライアック４のＴ２と
同電位であり、ボイド、ピンホール等が発生した場合、
次側活電部（タイバーカット部Ｂ）と放熱板１２との間
の絶縁距離を確保できなくなる。
よく放熱するために肉厚部Ａの絶縁封止掛脂＋１の厚み
を極力薄くする必要がある。しかし、樹脂＋１の厚みを
薄くすることにより、トランスファモールド時に肉厚部
Ａへの樹脂ＩＩの流れが他の部分に比べ悪くなリポイド
（空隙）、ピンホール（小孔）等の発生が起こり易くな
る。また、肉厚部Ａの電位は主トライアック４のＴ２と
同電位であり、ボイド、ピンホール等が発生した場合、
次側活電部（タイバーカット部Ｂ）と放熱板１２との間
の絶縁距離を確保できなくなる。
そこで、本発明は、上記に鑑み、絶縁封止樹脂表面と半
導体素子搭載部（内部活電部）との絶縁距離を確実に確
保でき、放熱板の取付方法に制約を与えない半導体装置
の提供を目的とする。
導体素子搭載部（内部活電部）との絶縁距離を確実に確
保でき、放熱板の取付方法に制約を与えない半導体装置
の提供を目的とする。
く 課題を解決するための手段 〉
本発明の課題解決手段は、第１，２図の如く、半導体素
子２０．２１と、該半導体素子２０．２１を搭載する回
路パターン２２が形成固着されたプリント配線板２３と
、該プリント配線板２３の回路パターン２２の端部に接
続されるリード端子２８．２９，３０．３１とを備え、
前記プリント配線板２３とリード端子２８，２９，３０
．３１の一部とが絶縁封止樹脂３２により樹脂封止され
、前記プリント配線板２３の厚みＤが、放熱板５０の取
付時に放熱板５０側の絶縁封止樹脂３２の表面と半導体
素子２０．２１の搭載部との絶縁距離を確保できるよう
設定されたものである。
子２０．２１と、該半導体素子２０．２１を搭載する回
路パターン２２が形成固着されたプリント配線板２３と
、該プリント配線板２３の回路パターン２２の端部に接
続されるリード端子２８．２９，３０．３１とを備え、
前記プリント配線板２３とリード端子２８，２９，３０
．３１の一部とが絶縁封止樹脂３２により樹脂封止され
、前記プリント配線板２３の厚みＤが、放熱板５０の取
付時に放熱板５０側の絶縁封止樹脂３２の表面と半導体
素子２０．２１の搭載部との絶縁距離を確保できるよう
設定されたものである。
〈作用〉
上記課題解決手段において、プリント配線板２３の回路
パターン２２の端部と、リード端子２８２９．３０．３
１とを接続し、回路パターン２２上に半導体素子２０．
２１を搭載して回路形威し、プリント配線板２３とリー
ド端子２８，２９，３０゜３１の一部とを絶縁封止樹脂
３２により樹脂封止する。
パターン２２の端部と、リード端子２８２９．３０．３
１とを接続し、回路パターン２２上に半導体素子２０．
２１を搭載して回路形威し、プリント配線板２３とリー
ド端子２８，２９，３０゜３１の一部とを絶縁封止樹脂
３２により樹脂封止する。
その後、絶縁封止樹脂３２の表面に放熱板５０が取り付
けられる。
けられる。
このとき、プリント配線板２３の厚みＤを、放熱板５０
の取付時に放熱板５０側の絶縁封止樹脂３２の表面と半
導体素子２０．２１の搭載部との絶縁距離を確保できる
よう設定しているので、放熱板５０を取り付けた際にモ
ールド時のボイド（空隙）、ピンホール（小孔）等が生
じていても放熱板５０と半導体素子２０．２１の搭載部
との絶縁距離が確保できると共に放熱効果の良好な半導
体装置が得られる。
の取付時に放熱板５０側の絶縁封止樹脂３２の表面と半
導体素子２０．２１の搭載部との絶縁距離を確保できる
よう設定しているので、放熱板５０を取り付けた際にモ
ールド時のボイド（空隙）、ピンホール（小孔）等が生
じていても放熱板５０と半導体素子２０．２１の搭載部
との絶縁距離が確保できると共に放熱効果の良好な半導
体装置が得られる。
また、回路パターン２２が形成固着されたプリント配線
板２３を用い、プリント配線板２３の回路パターン２２
の端部とリード端子２８，２９，３０．３１とを接続し
、絶縁封止樹脂３２によりプリント配線板２３とリード
端子２８，２９，３０３１の一部とが樹脂封止すること
により、従来のように位置決め用タイバーのカット部の
樹脂表面への露出がなくなり、放熱板５０との沿面距離
、空間距離を考慮した取り付けを必要としなくて済み、
放熱板５０の取付方法に制約を与えない。
板２３を用い、プリント配線板２３の回路パターン２２
の端部とリード端子２８，２９，３０．３１とを接続し
、絶縁封止樹脂３２によりプリント配線板２３とリード
端子２８，２９，３０３１の一部とが樹脂封止すること
により、従来のように位置決め用タイバーのカット部の
樹脂表面への露出がなくなり、放熱板５０との沿面距離
、空間距離を考慮した取り付けを必要としなくて済み、
放熱板５０の取付方法に制約を与えない。
〈実施例〉
以下、本発明の一実施例を第１図ないし第５図に基づい
て説明する。
て説明する。
第１図は本発明の一実施例を示す半導体装置の横断面図
、第２図は同じくその縦断面図、第３図は樹脂封止後の
状態を示す平面図、第４図は絶縁封止樹脂の粘度と成形
時間との関係を示す図、第５図は樹脂封止する状態を示
す断面図である。
、第２図は同じくその縦断面図、第３図は樹脂封止後の
状態を示す平面図、第４図は絶縁封止樹脂の粘度と成形
時間との関係を示す図、第５図は樹脂封止する状態を示
す断面図である。
第１．２図の如く、本実施例の絶縁型電力用半導体装置
は、半導体素子２０．２１（主トライアック２０１点弧
用半導体素子２１）と、該半導体素子２０．２１が搭載
され電気設計に基づく回路パターン２２が形成固着され
たプリント配線板２３と、該プリント配線板２３の回路
パターン２２の端部に接続されるリード端子２８，２９
，３０．３１とを備え、前記プリント配線板２３とリー
ド端子２８．２９．３０．３１の一部とが絶縁封止樹脂
３２により樹脂封止され、前記プリント配線板２３の厚
みＤが、放熱板５０の取付時に放熱板５０側の絶縁封止
樹脂３２の表面と半導体素子２０．２１の搭載部（内部
活電部）との絶縁距離を確保できるよう設定されたもの
である。
は、半導体素子２０．２１（主トライアック２０１点弧
用半導体素子２１）と、該半導体素子２０．２１が搭載
され電気設計に基づく回路パターン２２が形成固着され
たプリント配線板２３と、該プリント配線板２３の回路
パターン２２の端部に接続されるリード端子２８，２９
，３０．３１とを備え、前記プリント配線板２３とリー
ド端子２８．２９．３０．３１の一部とが絶縁封止樹脂
３２により樹脂封止され、前記プリント配線板２３の厚
みＤが、放熱板５０の取付時に放熱板５０側の絶縁封止
樹脂３２の表面と半導体素子２０．２１の搭載部（内部
活電部）との絶縁距離を確保できるよう設定されたもの
である。
前記プリント配線板２３は、第２図の如く、基板３３と
該基板３３の表面に導電性材料が積層された回路パター
ン２２とから構成されている。前記基板３３は、放熱性
および絶縁性に優れた素材（例えば、セラミック）によ
り長方形に形成されており、その厚みＤは、安全規格等
で定められた絶縁距離以」二（例えば、０．４ｍｍ）に
設けられている。
該基板３３の表面に導電性材料が積層された回路パター
ン２２とから構成されている。前記基板３３は、放熱性
および絶縁性に優れた素材（例えば、セラミック）によ
り長方形に形成されており、その厚みＤは、安全規格等
で定められた絶縁距離以」二（例えば、０．４ｍｍ）に
設けられている。
前記回路パターン２２は、第１図の如く、一端３４ｇが
点弧用半導体素子２Ｉの一例端子と接続され他端３４ｂ
がリード端子２８と接続される第一回路パターン部３４
と、一端３５ａが点弧用半導体素子２１の一側端子と接
続され他端３５ｂがリード端子２９と接続される第二回
路パターン部３５と、一端３７ａがアルミニウム線等の
ボンディングワイヤー３６を介して主トライアック２０
と接続され他端３７ｂにリード端子３０と接続される第
三回路パターン部３７と、主トライアック２０がダイボ
ンドされ一端３８ａが点弧用半導体素子２１の他側端子
と接続され他端３８ｂにリード端子３１と接続される第
四回路パターン部３８と、一端３９ａが点弧用半導体索
子２１の他側端子と接続され他端３９ｂがボンディング
ワイヤー３６を介して主トライアック２０と接続される
第五回路パターン部３９とから構成されている。すなわ
ち、回路パターン部３４，３５，３８．３９に点弧用半
導体素子２１が夫々接続されることにより基板３３上に
二次側回路が形成され、回路パターン部３７．３８ ３
９に主トライアック２０が夫々接続されることにより基
板３３上に一次側回路が形成されている。
点弧用半導体素子２Ｉの一例端子と接続され他端３４ｂ
がリード端子２８と接続される第一回路パターン部３４
と、一端３５ａが点弧用半導体素子２１の一側端子と接
続され他端３５ｂがリード端子２９と接続される第二回
路パターン部３５と、一端３７ａがアルミニウム線等の
ボンディングワイヤー３６を介して主トライアック２０
と接続され他端３７ｂにリード端子３０と接続される第
三回路パターン部３７と、主トライアック２０がダイボ
ンドされ一端３８ａが点弧用半導体素子２１の他側端子
と接続され他端３８ｂにリード端子３１と接続される第
四回路パターン部３８と、一端３９ａが点弧用半導体索
子２１の他側端子と接続され他端３９ｂがボンディング
ワイヤー３６を介して主トライアック２０と接続される
第五回路パターン部３９とから構成されている。すなわ
ち、回路パターン部３４，３５，３８．３９に点弧用半
導体素子２１が夫々接続されることにより基板３３上に
二次側回路が形成され、回路パターン部３７．３８ ３
９に主トライアック２０が夫々接続されることにより基
板３３上に一次側回路が形成されている。
前記リード端子２８，２９，３０．３１は、第３図の如
く、その一端がクレードル４０により片持ち支持され、
その中間部がタイバー４１により連結支持されており、
これによりリードフレーム４２が構成されている。
く、その一端がクレードル４０により片持ち支持され、
その中間部がタイバー４１により連結支持されており、
これによりリードフレーム４２が構成されている。
前記絶縁封止樹脂３２は、加熱することにより粘度が下
がり流動性を持ちさらに加熱を続けると硬化が始まり次
第に粘度が増し硬化する樹脂が使用されており、回路形
成後、第５図のようにリードフレーム４２を上下モール
ド金型４３．４４により挟み込んで注入され、放熱板５
０が装着される樹脂３２の表面と半導体索子搭載部との
距離Ｅは１．Ｏｍ＋＋＋に設定されている。
がり流動性を持ちさらに加熱を続けると硬化が始まり次
第に粘度が増し硬化する樹脂が使用されており、回路形
成後、第５図のようにリードフレーム４２を上下モール
ド金型４３．４４により挟み込んで注入され、放熱板５
０が装着される樹脂３２の表面と半導体索子搭載部との
距離Ｅは１．Ｏｍ＋＋＋に設定されている。
なお、第１．２図中、５１は放熱板５０を固定するビン
の挿入孔である。
の挿入孔である。
以下、上記半導体装置の製造方法について詳述する。
ここで、プリント配線板２３の基板３３に、放熱性およ
び絶縁性に優れたセラミックを使用し、その厚みＤを安
全規格等で定められた絶縁距離以上、すなわち放熱板５
０の取付時に放熱板５０側の絶縁封止樹脂３２の表面と
半導体素子２０，２１の搭載部との絶縁距離を確保でき
るように設定する。
び絶縁性に優れたセラミックを使用し、その厚みＤを安
全規格等で定められた絶縁距離以上、すなわち放熱板５
０の取付時に放熱板５０側の絶縁封止樹脂３２の表面と
半導体素子２０，２１の搭載部との絶縁距離を確保でき
るように設定する。
まず、第１図の如く、リード端子２８，２９，３０．３
１と、プリント配線板２３の回路パターン２２の端部３
４ｂ、３５ｂ、３７ｂ、３８ｂとを半田付けして接続す
る。この接続方法は、電気的、機械的な性能を満足する
ものであれば溶接等による方法でも可能である。また、
先にリード端子２８゜２９．３０．３１とプリント配線
板２３とを接続するのは、後工程で主トライアック２０
の搭載、点弧用半導体素子２１の搭載、およびボンデイ
ングワイヤー３６のボンディング等を自動装置により連
続して処理するためである。
１と、プリント配線板２３の回路パターン２２の端部３
４ｂ、３５ｂ、３７ｂ、３８ｂとを半田付けして接続す
る。この接続方法は、電気的、機械的な性能を満足する
ものであれば溶接等による方法でも可能である。また、
先にリード端子２８゜２９．３０．３１とプリント配線
板２３とを接続するのは、後工程で主トライアック２０
の搭載、点弧用半導体素子２１の搭載、およびボンデイ
ングワイヤー３６のボンディング等を自動装置により連
続して処理するためである。
次に、主トライアック２０および点弧用半導体素子２１
をグイボンダー自動搭載機により搭載し、ワイアボング
ーによりボンディングワイヤー３６を主トライアック２
０および回路パターン２２（回路パターン部３７．３９
）間にワイボンデイングし一次回路および二次回路を形
成する。
をグイボンダー自動搭載機により搭載し、ワイアボング
ーによりボンディングワイヤー３６を主トライアック２
０および回路パターン２２（回路パターン部３７．３９
）間にワイボンデイングし一次回路および二次回路を形
成する。
しかる後、第３図の如く、複数個のプリント配線板２３
を連ねたリードフレーム４２をトランスファモールド成
形機により絶縁封止樹脂３２を射出して樹脂封止する。
を連ねたリードフレーム４２をトランスファモールド成
形機により絶縁封止樹脂３２を射出して樹脂封止する。
ここで、従来のように回路形成部およびリード部を一枚
の金属板から金型による打ち抜きにより形成されたリー
ドフレーム方式の場合は、その寸法公差は数十ミクロン
単位に抑えられるが、本実施例では次の問題が発生する
可能性がある。
の金属板から金型による打ち抜きにより形成されたリー
ドフレーム方式の場合は、その寸法公差は数十ミクロン
単位に抑えられるが、本実施例では次の問題が発生する
可能性がある。
（１）プリント配線板２３の基板３３の材料であるセラ
ミックは、アルミナ、ベリリア等を高温で焼成して製造
するため、寸法公差は±０ 、１ ｍｍ以上である。
ミックは、アルミナ、ベリリア等を高温で焼成して製造
するため、寸法公差は±０ 、１ ｍｍ以上である。
（２）金属フレームに比べもろいため、モールド金型で
押えて位置決めしようとする場合、基板３３が割れてし
まう。
押えて位置決めしようとする場合、基板３３が割れてし
まう。
そこで、上記問題を考慮したモールド方法を説明する。
絶縁封止樹脂３２は、第４図の如く、加熱することによ
り粘度が下がり流動性を持ち更に加熱を続けると硬化が
始まり次第に粘度が増し硬化する。
り粘度が下がり流動性を持ち更に加熱を続けると硬化が
始まり次第に粘度が増し硬化する。
第５図は、本方式によるモールド金型断面図であり、４
３は上面金型、４４は下面金型、４５は可動ビン、４６
はゲートである。金型４３，４４内の回路形成部の一方
は、リードフレーム４２を金型４３，４４で挾み込むこ
とにより位置決めされる。一方、プリント配線板２３の
端部は、可動ビン４５により位置決めされており、ゲー
ト４６より樹脂３２が流入し金型４３，４４内を満たす
まで樹脂３３の流れによるプリント配線板２３の位置ず
れを防ぐ。第４図において、０〜ｔｌは金型４３．４４
内への樹脂３２の注入が完了するまでの時間を示してお
り、ｔ１〜ｔ２は樹脂３２の注入が完了した後樹脂３２
に流動性がある期間である。
３は上面金型、４４は下面金型、４５は可動ビン、４６
はゲートである。金型４３，４４内の回路形成部の一方
は、リードフレーム４２を金型４３，４４で挾み込むこ
とにより位置決めされる。一方、プリント配線板２３の
端部は、可動ビン４５により位置決めされており、ゲー
ト４６より樹脂３２が流入し金型４３，４４内を満たす
まで樹脂３３の流れによるプリント配線板２３の位置ず
れを防ぐ。第４図において、０〜ｔｌは金型４３．４４
内への樹脂３２の注入が完了するまでの時間を示してお
り、ｔ１〜ｔ２は樹脂３２の注入が完了した後樹脂３２
に流動性がある期間である。
このｔ１〜ｔ２内に可動ピン４５を金型４３，４４の表
面まで移動させる。
面まで移動させる。
こうすることにより、位置決めのため金型４３゜４４内
に挿入されていた可動ピン４５の間隙は、絶縁封止樹脂
３２で満たされ外装が形成される。
に挿入されていた可動ピン４５の間隙は、絶縁封止樹脂
３２で満たされ外装が形成される。
なお、可動ピン４５は、樹脂硬化後成品取り出しのため
のエジェクタビンとしても共用することが可能である。
のエジェクタビンとしても共用することが可能である。
そして、樹脂封止完了後、クレードル４０．タイバー４
１をカッティングマシンにより切離すことにより完成す
る。
１をカッティングマシンにより切離すことにより完成す
る。
しかる後、絶縁封止樹脂３２の表面に放熱板５０が取り
付けられるが、プリント配線板２３の厚みＤを、安全規
格の要求する絶縁距離に合わせる、すなわち放熱板５０
の取付時に放熱板５０側の絶縁封止樹１１１３２の表面
と半導体素子２０．２１の搭載部との絶縁距離を確保で
きるよう設定しているので、放熱板５０を取り付けた際
にモールド時のボイド（空隙）、ピンホール（小孔）等
が生じていても放熱板５０と一次側部品、二次側部品間
（半導体素子２０．２１の搭載部（内部活電部））との
絶縁距離が確保できると共に放熱効果の良好な半導体装
置が得られる。
付けられるが、プリント配線板２３の厚みＤを、安全規
格の要求する絶縁距離に合わせる、すなわち放熱板５０
の取付時に放熱板５０側の絶縁封止樹１１１３２の表面
と半導体素子２０．２１の搭載部との絶縁距離を確保で
きるよう設定しているので、放熱板５０を取り付けた際
にモールド時のボイド（空隙）、ピンホール（小孔）等
が生じていても放熱板５０と一次側部品、二次側部品間
（半導体素子２０．２１の搭載部（内部活電部））との
絶縁距離が確保できると共に放熱効果の良好な半導体装
置が得られる。
また、回路パターン２２が形成固着されたプリント配線
板２３を用い、プリント配線板２３の回路パターン２２
の端部とリード端子２ Ｂ、２９，３０．３１とを接続
し、絶縁封止樹脂３２によりプリ９ント配線板２３とリ
ード端子２８，２９，３０゜３１の一部とが樹脂封止す
ることにより、従来のように位置決め用タイバーのカッ
ト部の樹脂表面への露出がなくなり、放熱板５０との沿
面距離、空間距離を考慮した取り付けを必要としなくて
済み、放熱板５０の取付方法に制約を与えない。
板２３を用い、プリント配線板２３の回路パターン２２
の端部とリード端子２ Ｂ、２９，３０．３１とを接続
し、絶縁封止樹脂３２によりプリ９ント配線板２３とリ
ード端子２８，２９，３０゜３１の一部とが樹脂封止す
ることにより、従来のように位置決め用タイバーのカッ
ト部の樹脂表面への露出がなくなり、放熱板５０との沿
面距離、空間距離を考慮した取り付けを必要としなくて
済み、放熱板５０の取付方法に制約を与えない。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
例えば、上記実施例では、−次側回路、二次側回路を含
む半導体装置について説明したが、本発明を一次側回路
のみに使用されるトライアック、パワートランジスタ、
ＭＯＳ形ＦＥＴ等に利用しても同様の効果が得られる。
む半導体装置について説明したが、本発明を一次側回路
のみに使用されるトライアック、パワートランジスタ、
ＭＯＳ形ＦＥＴ等に利用しても同様の効果が得られる。
〈発明の効果〉
以上の説明から明らかな通り、本発明によると、プリン
ト配線板の厚みを、放熱板の取付時に放熱板側の絶縁封
止樹脂の表面と半導体素子の搭載部との絶縁距離を確保
できるよう設定しているので、放熱板を取り付けた際に
モールド時のボイド（空隙）、ピンホール（小孔）等が
生じていても放熱板と半導体素子の搭載部との絶縁距離
が確保できると共に放熱効果の良好な半導体装置が得ら
れる。
ト配線板の厚みを、放熱板の取付時に放熱板側の絶縁封
止樹脂の表面と半導体素子の搭載部との絶縁距離を確保
できるよう設定しているので、放熱板を取り付けた際に
モールド時のボイド（空隙）、ピンホール（小孔）等が
生じていても放熱板と半導体素子の搭載部との絶縁距離
が確保できると共に放熱効果の良好な半導体装置が得ら
れる。
また、回路パターンが形成固着されたプリント配線板を
用い、プリント配線板の回路パターンの端部とリード端
子とを接続し、絶縁封止樹脂によりプリント配線板とリ
ード端子の一部とが樹脂封止することにより、従来のよ
うに位置決め用タイバーのカット部の樹脂表面への露出
がなくなり、放熱板との沿面距離、空間距離を考慮した
取り付けを必−要としなくて済み、放熱板の取付方法に
制約を与えない。
用い、プリント配線板の回路パターンの端部とリード端
子とを接続し、絶縁封止樹脂によりプリント配線板とリ
ード端子の一部とが樹脂封止することにより、従来のよ
うに位置決め用タイバーのカット部の樹脂表面への露出
がなくなり、放熱板との沿面距離、空間距離を考慮した
取り付けを必−要としなくて済み、放熱板の取付方法に
制約を与えない。
第１図は本発明の一実施例を示す半導体装置の横断面図
、第２図は同じくその縦断面図、第３図は樹脂封止後の
状態を示す平面図、第４図は絶縁封止樹脂の粘度と成形
時間との関係を示す図、第５図は樹脂封止する状態を示
す断面図、第６図は従来の半導体装置の横断面図、第７
図は同じくその縦断面図、第８図はその内部回路図であ
る。 ２０．２１：半導体素子、２２；回路パターン、２３ニ
ブリント配線板、２８，２９，３０．３１ ：リード端
子、３２：絶縁封止樹脂、５０：放熱板、Ｄ：厚み。 出 願 人 シャープ株式会社 代 理 人 中村恒久 第 図 Ｄ：厚み
、第２図は同じくその縦断面図、第３図は樹脂封止後の
状態を示す平面図、第４図は絶縁封止樹脂の粘度と成形
時間との関係を示す図、第５図は樹脂封止する状態を示
す断面図、第６図は従来の半導体装置の横断面図、第７
図は同じくその縦断面図、第８図はその内部回路図であ
る。 ２０．２１：半導体素子、２２；回路パターン、２３ニ
ブリント配線板、２８，２９，３０．３１ ：リード端
子、３２：絶縁封止樹脂、５０：放熱板、Ｄ：厚み。 出 願 人 シャープ株式会社 代 理 人 中村恒久 第 図 Ｄ：厚み
Claims (1)
- 半導体素子と、該半導体素子を搭載する回路パターンが
形成固着されたプリント配線板と、該プリント配線板の
回路パターンの端部に接続されるリード端子とを備え、
前記プリント配線板とリード端子の一部とが絶縁封止樹
脂により樹脂封止され、前記プリント配線板の厚みが、
放熱板の取付時に放熱板側の絶縁封止樹脂の表面と半導
体素子の搭載部との絶縁距離を確保できるよう設定され
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172606A JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172606A JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336753A true JPH0336753A (ja) | 1991-02-18 |
| JP2525245B2 JP2525245B2 (ja) | 1996-08-14 |
Family
ID=15944985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172606A Expired - Fee Related JP2525245B2 (ja) | 1989-07-03 | 1989-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525245B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817261A1 (en) * | 1996-06-28 | 1998-01-07 | STMicroelectronics S.r.l. | Method for manufacturing plastic package for electronic device having a fully insulated dissipator |
| JP2008265356A (ja) * | 2007-04-16 | 2008-11-06 | Nippon Sharyo Seizo Kaisha Ltd | 汚物処理装置及び当該装置を備えた鉄道車両 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100755A (ja) * | 1986-10-16 | 1988-05-02 | Sharp Corp | 半導体装置 |
-
1989
- 1989-07-03 JP JP1172606A patent/JP2525245B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100755A (ja) * | 1986-10-16 | 1988-05-02 | Sharp Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817261A1 (en) * | 1996-06-28 | 1998-01-07 | STMicroelectronics S.r.l. | Method for manufacturing plastic package for electronic device having a fully insulated dissipator |
| US5935502A (en) * | 1996-06-28 | 1999-08-10 | Sgs-Thomson Microelectronics | Method for manufacturing plastic package for electronic device having a fully insulated dissipator |
| JP2008265356A (ja) * | 2007-04-16 | 2008-11-06 | Nippon Sharyo Seizo Kaisha Ltd | 汚物処理装置及び当該装置を備えた鉄道車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2525245B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521982B1 (en) | Packaging high power integrated circuit devices | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| US7045907B2 (en) | Semiconductor device and method of manufacturing same | |
| US6392308B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
| US20030011054A1 (en) | Power module package having improved heat dissipating capability | |
| US6867484B2 (en) | Semiconductor device | |
| JP2000138343A (ja) | 半導体装置 | |
| JP2008199022A (ja) | パワー半導体モジュールおよびその製造方法 | |
| KR20020084684A (ko) | 전기적으로 절연된 전력 장치 패키지 | |
| US20210358820A1 (en) | Power semiconductor module and a method for producing a power semiconductor module | |
| KR20150060036A (ko) | 전력 반도체 모듈 및 그 제조 방법 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JP2017123360A (ja) | 半導体モジュール | |
| TWI601253B (zh) | 薄型底腳功率封裝 | |
| US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP2002026067A (ja) | 半導体装置及びその実装方法 | |
| US7745257B2 (en) | High power MCM package with improved planarity and heat dissipation | |
| US10304751B2 (en) | Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe | |
| JPH1022435A (ja) | 半導体装置及びその製造方法 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| US11398447B2 (en) | Semiconductor device and method for producing semiconductor device | |
| JPH0336753A (ja) | 半導体装置 | |
| CN115443531A (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| CN111244061A (zh) | 氮化镓设备的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |