CN104465577A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN104465577A
CN104465577A CN201410020345.3A CN201410020345A CN104465577A CN 104465577 A CN104465577 A CN 104465577A CN 201410020345 A CN201410020345 A CN 201410020345A CN 104465577 A CN104465577 A CN 104465577A
Authority
CN
China
Prior art keywords
metallic plate
semiconductor device
sealing resin
semiconductor chip
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410020345.3A
Other languages
English (en)
Inventor
河崎一茂
栗田洋一郎
筑山慧至
三浦正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104465577A publication Critical patent/CN104465577A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供为了谋求提高散热性而露出的金属板难以剥落的半导体装置。该半导体装置（10）具备金属板（1）、多个半导体芯片（3）、绝缘层（6a）、布线层（6b）、外部连接端子（19）和密封树脂部（2）。金属板（1）具有呈矩形形状的第1面（1a）。多个半导体芯片（3）层叠于金属板（1）的第2面（1g）上。绝缘层（6a）以及布线层（6b）相对于半导体芯片（3）设置于金属板（1）的相反侧。外部连接端子（19）相对于绝缘层（6a）以及布线层（6b）设置于半导体芯片（3）的相反侧。密封树脂部（2）使金属板（1）的第1面（1a）露出、同时将半导体芯片密封。从金属板的第1面的外周边连续的外周面中的至少1对相对的2个面由密封树脂部覆盖。

Description

半导体装置以及其制造方法
相关申请
本申请享受以日本专利申请2013-189846号（申请日：2013年9月12日）为基础申请的优先权。本申请通过参照该基础申请而包含其所有的内容。
技术领域
本发明的实施方式涉及半导体装置以及其制造方法。
背景技术
使用层叠了多个半导体芯片且通过树脂注塑（mold）部密封的半导体装置。例如，使用为了谋求提高散热性和提高强度而在金属板上层叠了多个半导体芯片且包含金属板在内都通过树脂注塑部密封的半导体装置。
有时为了谋求提高半导体装置的散热性，而使金属板的一部从树脂注塑部中露出。在使金属板露出的情况下，希望防止金属板剥落以谋求提高半导体装置的可靠性。
发明内容
本发明的一个实施方式的目的在于提供难以将为了谋求提高散热性而露出的金属板剥落的半导体装置。
根据本发明的一个实施方式提供一种半导体装置，其具备金属板、多个半导体芯片、绝缘层、布线层、外部连接端子和密封树脂部。金属板具有呈矩形形状的第1面。多个半导体芯片层叠在金属板的第1面的相反面既第2面上。绝缘层以及布线层相对于半导体芯片设置于金属板的相反侧。外部连接端子相对于绝缘层以及布线层设置于半导体芯片的相反侧。密封树脂部使金属板的第1面露出同时将多个半导体芯片密封。从金属板的第1面的外周边连续的外周面中的至少1对相对的2个面由密封树脂部覆盖。
附图说明
图1是第1实施方式所涉及的半导体装置的俯视图。
图2是沿着图1所示的A-A线箭头方向的剖视图。
图3是沿着图1所示的B-B线箭头方向的剖视图。
图4是用于说明图1所示的半导体装置的制造工序的流程图。
图5是表示图1所示的半导体装置的制造工序的一个工序的图。
图6是表示图1所示的半导体装置的制造工序的一个工序的图。
图7是表示图1所示的半导体装置的制造工序的一个工序的图。
图8是表示图1所示的半导体装置的制造工序的一个工序的图。
图9是表示图1所示的半导体装置的制造工序的一个工序的图。
图10是表示图1所示的半导体装置的制造工序的一个工序的图。
图11是表示图1所示的半导体装置的制造工序的一个工序的图。
图12是表示图1所示的半导体装置的制造工序的一个工序的图。
图13是表示图1所示的半导体装置的制造工序的一个工序的图。
图14是第2实施方式所涉及的半导体装置的俯视图。
图15是沿着图14所示的C-C线箭头方向观察的剖视图。
图16是沿着图14所示的D-D线箭头方向观察的剖视图。
图17是用于说明制造图14所示的半导体装置时的切割线的剖视图。
图18是第3实施方式所涉及的半导体装置的剖视图。
图19是用于说明图18所示的半导体装置的制造工序的流程图。
图20是表示图18所示的半导体装置的制造工序的一个工序的图。
图21是表示图18所示的半导体装置的制造工序的一个工序的图。
附图标记说明
1：金属板，1a：第1面，1b～1e：外周面，1f：槽，1g：第2面，
2：树脂注塑部（密封树脂部），3：半导体存储器（半导体芯片），
4：第1底部填充树脂（密封树脂部），
5：第2底部填充（under fill）树脂（密封树脂部），
6：布线基板（支撑基板），6a：绝缘层，
6b：布线层，8、9：隆起部（bump，焊盘），
10：半导体装置，11：粘接性树脂，12：逻辑部LSI（半导体芯片），
13：切割线，15：粘接剂，19：隆起部（外部连接端子），
20、21：模具，22：薄膜，30、50：半导体装置。
具体实施方式
以下参照附图对实施方式所涉及的半导体装置以及其制造方法进行详细说明。另外，本发明并不由这些实施方式限定。
（第1实施方式）
图1是第1实施方式所涉及的半导体装置10的俯视图。图2是沿着图1所示的A－A线箭头方向的剖视图。图3是沿着图1所示的B－B线箭头方向的剖视图。半导体装置10具备金属板1、半导体存储器（半导体芯片）3、逻辑部LSI（半导体芯片）12、布线基板（支撑基板）6和树脂注塑部2。
金属板1为使用铝和/或42合金等金属的板构件。金属板1具有呈长方形形状的第1面1a。多个半导体存储器3层叠于金属板1的第1面1a的相反面既第2面1g上。半导体存储器3为存储元件，例如为NAND闪存存储器。
相对于金属板1直接层叠的半导体存储器3使用粘接剂15粘接于第2面1g。所层叠的半导体存储器3彼此通过粘接性树脂11来粘接。半导体存储器3彼此经由隆起部8而电连接。
在距金属板1最远的半导体存储器3上层叠有逻辑部LSI12。逻辑部LSI12与半导体存储器3经由隆起部8而电连接。逻辑部LSI12是控制向半导体存储器3写入信息和从其中读出信息的控制元件，例如为NAND控制器和/或NAND I/F控制LSI。
在半导体存储器3彼此的间隙以及半导体存储器3与逻辑部LSI12的间隙中填充有第1底部填充（under fill）树脂4。通过填充了第1底部填充树脂4，金属板1、半导体存储器3以及逻辑部LSI12更牢固地固定。在金属板1的第2面1g上，以包围所层叠的半导体存储器3的方式形成有槽1f。槽1f抑制在填充第1底部填充树脂4时第1底部填充树脂4从金属板1的第2面1g鼓出的情况。另外，在以下的说明中，也将在金属板1上层叠有半导体存储器3以及逻辑部LSI12的构件称为第1层叠体。
布线基板6具有树脂制的绝缘层6a和金属制的布线层6b。绝缘层6a具有芯层与组合（build up）层。在布线基板6上，使形成于最上层（在图2以及图3中为最下层）的半导体芯片在本实施方式中为逻辑部LSI12与布线基板6相对地搭载有第1层叠体。在距金属板1最远的半导体存储器3与布线基板6之间设有隆起部9。形成于布线基板6的布线层6b与半导体存储器3经由隆起部9而电连接。在第1层叠体与布线基板6的间隙中填充有第2底部填充树脂5。通过填充了第2底部填充树脂5，第1层叠体与布线基板6更牢固地固定。另外，在以下的说明中，也将在布线基板6上搭载有第1层叠体的构件称为第2层叠体。
在布线基板6中的搭载有第1层叠体的面的相反面上，形成有作为外部连接端子的隆起部19。隆起部19与布线基板6的布线层6b电连接。因此，隆起部19经由布线层6b和/或隆起部9与半导体存储器3电连接。
布线基板6中的搭载有第1层叠体的面和第1层叠体的周围由树脂制的树脂注塑部2密封。金属板1中第1面1a从树脂注塑部2中露出。从金属板1的第1面1a的外周边连续的所有外周面1b～1e由树脂注塑部2覆盖。包含金属板1、树脂注塑部2与布线基板6，形成为呈长方体形状的长方体部。作为外部连接端子的隆起部19形成于长方体部的1个面。另外，在以下的说明中，也将第1底部填充树脂4、第2底部填充树脂5以及树脂注塑部2总称为密封树脂部。
另外，在第1底部填充树脂4、第2底部填充树脂5以及树脂注塑部2中，出于线膨胀系数的调整等的目的而含有二氧化硅微粒。在这里，第1底部填充树脂4以及第2底部填充树脂5的二氧化硅微粒的含有量比树脂注塑部2少，富于流动性。因此，容易将第1底部填充树脂4以及第2底部填充树脂5顺畅地填充于半导体存储器3彼此的间隙和/或第1层叠体与布线基板6的间隙中。
根据上述的半导体装置10，金属板1的第1面1a从树脂注塑部2中露出，所以与第1面1a由树脂注塑部覆盖的半导体装置相比能够谋求薄型化。另外，金属板1的第1面1a从树脂注塑部2中露出，所以能够容易地经由金属板1将在半导体存储器3和/或逻辑部LSI12产生的热释放。
另外，从金属板1的第1面1a的外周边连续的所有外周面1b～1e由树脂注塑部2覆盖，所以能够通过树脂注塑部2更牢固地固定金属板1。另外，当力直接施加于金属板1的外周面1b～1e时，金属板1容易剥落，但在本实施方式中，所有外周面1b～1e由树脂注塑部2覆盖，所以将金属板1剥落的力难以施加于外周面1b～1e。由此，能够谋求提高半导体装置10的可靠性。
接下来，对半导体装置10的制造方法进行说明。图4是用于说明图1所示的半导体装置10的制造工序的流程图。图5～图13是表示图1所示的半导体装置10的制造工序的一个工序的图。
首先，在金属板1的第2面1g上通过粘接剂15粘接半导体存储器3（参照步骤S1、图5）。接下来，在粘接于第2面1g上的半导体存储器3上层叠半导体存储器3（参照步骤S2、图6）。在层叠半导体存储器3时，使用隆起部8将各半导体存储器3之间电连接。接下来，在距金属板1最近的半导体存储器3上层叠逻辑部LSI12（参照步骤S3、图6）。在层叠逻辑部LSI12时，使用隆起部8将逻辑部LSI12与半导体存储器3之间电连接。接下来，在半导体存储器3彼此的间隙以及半导体存储器3与逻辑部LSI12的间隙中填充第1底部填充树脂4（参照步骤S4、图7）。通过此前的工序形成第1层叠体。
接下来，使层叠于最上层的半导体芯片即逻辑部LSI12与布线基板6相对地，将多个第1层叠体搭载于布线基板6上（参照步骤S5、图8）。在将第1层叠体搭载于布线基板6上时，使用隆起部9将第1层叠体与布线基板6之间电连接。接下来，在第1层叠体与布线基板6的间隙中填充第2底部填充树脂5（参照步骤S6、图8）。通过该工序形成第2层叠体。
接下来，在用于形成树脂注塑部2的模具20、21中的与金属板1的第1面1a相对的面上，配置薄膜22（参照步骤S7、图9）。薄膜22为例如为了使半导体装置10容易从模具20、21脱模而使用的脱模薄膜。
接下来，在将薄膜22夹在金属板1的第1面1a与模具20、21之间地将第2层叠体配置于模具20、21之间后，对模具20、21进行合模（参照步骤S8、图10）。接下来，在模具20、21的内部填充树脂而形成树脂注塑部2（参照步骤S9、图11）。接下来，将形成有树脂注塑部2的第2层叠体从模具20、21中取出（参照步骤S10、图11），形成作为外部连接端子的隆起部19（参照步骤S11、图12）。接下来，在第1层叠体之间进行切割而将半导体装置10单片化（参照步骤S12、图13）。通过以上的工序制造出半导体装置10。另外，在上述工序中，将形成隆起部8、9和/或粘接性树脂11的工序的详细说明省略了，但在制造半导体存储器3时和/或层叠工序之前等适当的定时进行这些工序形成即可。
在本实施方式中，通过树脂注塑部2覆盖金属板1的所有外周面1b～1e，所以步骤S12的切割工序中的切割线13与金属板1的第1面1a的外周边平行并通过成为金属板1的外侧的位置。
根据上述的半导体装置10的制造工序，在金属板1的第1面1a与模具20之间夹有薄膜22，所以树脂难以漫到第1面1a上，能够更可靠地使第1面1a从树脂注塑部2中露出。
另外，有时由于第2层叠体和/或模具20、21的制造误差等，而在模具20与第1面1a之间产生间隙。当在模具20与第1面1a之间产生间隙时，在步骤S9中，有时树脂进入模具20与第1面1a之间，导致第1面1a由树脂注塑部2覆盖。在本实施方式中，通过由模具20与第1面1a夹持的薄膜22弹性变形，能够使薄膜22吸收模具20与第1面1a的距离的偏差。因此，用薄膜22覆盖金属板1的第1面1a，能够更可靠地防止树脂进入模具20与第1面1a之间。由此，能够谋求提高半导体装置10的制造工序中的成品率。
（第2实施方式）
接下来，对于第2实施方式所涉及的半导体装置30进行说明。图14是第2实施方式所涉及的半导体装置30的俯视图。图15是沿着图14所示的C-C线箭头方向观察的剖视图。图16是沿着图14所示的D-D线箭头方向观察的剖视图。图17是用于说明制造图14所示的半导体装置30时的切割线的剖视图。另外，对于与上述实施方式同样的构成，赋予同样的附图标记而将详细的说明省略。
在本实施方式中，从金属板1的外周边连续的4个外周面1b～1e中、一对相对的外周面1b、1c由树脂注塑部2覆盖，另一对相对的外周面1d、1e从树脂注塑部2中露出。
能够通过由树脂注塑部2覆盖一对相对的外周面1b、1c，使金属板1难以剥落，同时通过使另一对相对的外周面1d、1e从树脂注塑部2中露出，谋求树脂注塑部2的小型化、即俯视时的半导体装置30的小型化。
特别，在本实施方式中，通过树脂注塑部2覆盖从金属板1的第1面1a的外周边中的短边连续的外周面1b、1c，使从长边连续的外周面1d、1e从树脂注塑部2中露出。具有与向从长边连续的外周面1d、1e施加力的情况相比、在向从短边连续的外周面1b、1c施加力的情况下金属板1容易剥落的倾向，所以通过树脂注塑部2覆盖并保护从长边连续的外周面1d、1e。另外，与上述实施方式同样地，金属板1的第1面1a从树脂注塑部2中露出，所以能够谋求提高散热性。
另外，在制造半导体装置30时，使与金属板1的第1面1a的长边平行的切割线13（也参照图17）通过与金属板1重叠的位置、并使与短边平行的切割线13通过成为金属板1的外侧的位置即可（也参照图13）。另外，在沿金属板1的第1面1a的长边方向使半导体装置30小型化时，使从短边连续的外周面1b、1c从树脂注塑部2中露出并通过树脂注塑部2覆盖从长边连续的外周面1d、1e即可。
（第3实施方式）
接下来，对于第3实施方式所涉及的半导体装置50进行说明。图18是第3实施方式所涉及的半导体装置50的剖视图。另外，对于与上述实施方式同样的构成，赋予同样的附图标记而将详细的说明省略。
在半导体装置50中，密封树脂部（第1底部填充树脂4）从金属板1的第1面1a突出。例如，在捆扎半导体装置50时，通过密封树脂部的突出部分承受从金属板1的第1面1a侧施加的负荷，能够防止负荷施加于金属板1。由此，金属板1难以剥落，并且也能够抑制向层叠于金属板1的半导体存储器3施加的负荷，所以能够谋求提高可靠性。
另外，与上述实施方式同样地，金属板1的第1面1a从密封树脂部中露出，所以能够谋求提高散热性。另外，在俯视时金属板1比半导体存储器3小。
接下来，对于半导体装置50的制造工序进行说明。图19是用于说明图18所示的半导体装置50的制造工序的流程图。图20～21是表示图18所示的半导体装置50的制造工序的一个工序的图。图4所示的步骤S11之前，与在第1实施方式中表示的制造工序同样。
在本实施方式中，在步骤S11后，对金属板1的第1面1a侧进行蚀刻（参照步骤S22、图20）。在这里，以形成于金属板1的第2面1g的槽1f部分处的金属板1的厚度以上的厚度对金属板1进行蚀刻。
接下来，进行切割以将半导体装置50单片化（参照步骤S23、图21）。在这里，使进行切割时的切割线13通过与金属板1的槽1f部分重叠的位置。由此，能够使密封树脂部从金属板1的第1面1a突出。另外，通过密封树脂部覆盖金属板1的外周面1b～1e的周围，能够使金属板1难以剥落。另外，能够使切割线13与金属板1的槽1f部分重叠，所以与为了在金属板1的外周面1b～1e的周围留有密封树脂部（树脂注塑部2）而使切割线13通过未进行蚀刻的金属板1的外侧的情况（参照图1和/或图14）相比，能够谋求俯视时的半导体装置50的进一步的小型化。另外，对金属板1进行蚀刻，所以能够谋求半导体装置50的薄型化。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，其意图不是限定发明的范围。这些新实施方式能够以其他的各种形态来实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或要旨，并且包含于技术方案所记载的发明和与其均等的范围。

Claims (6)

1.一种半导体装置，其中，具备：
金属板，其具有呈矩形形状的第1面；
多个半导体芯片，其层叠于所述金属板的所述第1面的相反面即第2面上；
绝缘层以及布线层，其相对于所述半导体芯片设置于所述金属板的相反侧；
外部连接端子，其相对于所述绝缘层以及所述布线层设置于所述半导体芯片的相反侧；和
密封树脂部，其使所述金属板的所述第1面露出同时将所述多个半导体芯片密封；
从所述金属板的所述第1面的外周边连续的外周面中的至少1对相对的2个面由所述密封树脂部覆盖。
2.根据权利要求1所记载的半导体装置，其中：
所述外部连接端子设置于呈长方体形状的长方体部的1个面；
在所述长方体部包含所述金属板以及所述绝缘层。
3.根据权利要求1或2所记载的半导体装置，其中：
所述金属板的所述第1面呈长方形形状，从所述第1面的短边连续的外周面由所述密封树脂部覆盖，从所述第1面的长边连续的外周面从所述密封树脂部中露出。
4.根据权利要求1或2所记载的半导体装置，其中：
所述密封树脂部中的覆盖所述金属板的外周面的部分，从所述金属板向所述第1面侧突出。
5.根据权利要求1或2所记载的半导体装置，其中：
所述外周面的4个面全都由所述密封树脂部覆盖，在俯视时，所述金属板比所述半导体芯片小。
6.一种半导体装置的制造方法，其中，包括：
在具有呈矩形形状的第1面的金属板的所述第1面的相反面即第2面上层叠多个半导体芯片而形成第1层叠体的步骤；
使层叠于最上层的所述半导体芯片与支撑基板相对地将多个所述第1层叠体搭载于支撑基板上而形成第2层叠体的步骤；
与所述第1面之间夹持薄膜地将所述第2层叠体配置于模具内部的步骤；
向所述模具内部填充树脂以形成将所述多个半导体芯片密封的密封树脂部的步骤；和
在所述第1层叠体之间进行切割以单片化的步骤，
进行所述切割时的切割线，与所述金属板的所述第1面的外周边平行，至少在外周边中的1对相对的2边通过所述金属板的外侧。
CN201410020345.3A 2013-09-12 2014-01-16 半导体装置以及其制造方法 Pending CN104465577A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013189846A JP2015056563A (ja) 2013-09-12 2013-09-12 半導体装置およびその製造方法
JP2013-189846 2013-09-12

Publications (1)

Publication Number Publication Date
CN104465577A true CN104465577A (zh) 2015-03-25

Family

ID=52624802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410020345.3A Pending CN104465577A (zh) 2013-09-12 2014-01-16 半导体装置以及其制造方法

Country Status (4)

Country Link
US (1) US20150069596A1 (zh)
JP (1) JP2015056563A (zh)
CN (1) CN104465577A (zh)
TW (1) TW201511213A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636812A (zh) * 2015-06-17 2018-01-26 英特尔公司 双材料高k热密封剂系统
CN109216304A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装及其制造方法
CN110176403A (zh) * 2018-02-19 2019-08-27 爱思开海力士有限公司 制造包括增强顶部晶片的半导体封装的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
JP6479577B2 (ja) 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
JP2016225484A (ja) * 2015-06-01 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP6421083B2 (ja) * 2015-06-15 2018-11-07 株式会社東芝 半導体装置の製造方法
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
US9941186B2 (en) * 2016-06-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
JP6753743B2 (ja) * 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
JP6680712B2 (ja) 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
DE102017212457A1 (de) * 2017-07-20 2019-01-24 Infineon Technologies Ag Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP2019054160A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
JP7144951B2 (ja) * 2018-03-20 2022-09-30 キオクシア株式会社 半導体装置
JP6989426B2 (ja) * 2018-03-22 2022-01-05 キオクシア株式会社 半導体装置およびその製造方法
US10892250B2 (en) * 2018-12-21 2021-01-12 Powertech Technology Inc. Stacked package structure with encapsulation and redistribution layer and fabricating method thereof
CN113299566B (zh) * 2021-05-20 2023-01-24 合肥速芯微电子有限责任公司 封装结构及其制备方法
US20230238300A1 (en) * 2022-01-24 2023-07-27 Micron Technology, Inc. Grindable heat sink for multiple die packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163075A1 (en) * 2000-09-07 2002-11-07 Siliconware Precision Industries, Co., Ltd. Semiconductor package with embedded heat-dissipating device
US20080128916A1 (en) * 2006-12-04 2008-06-05 Nec Electronics Corporation Semiconductor device including microstrip line and coplanar line
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ
US20100258932A1 (en) * 2009-04-08 2010-10-14 Elpida Memory, Inc. Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
CN103022021A (zh) * 2011-09-22 2013-04-03 株式会社东芝 半导体装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP2008244168A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置、その製造方法、放熱板、半導体チップ、インターポーザー基板、およびガラス板
WO2009069671A1 (ja) * 2007-11-29 2009-06-04 Nichia Corporation 発光装置及びその製造方法
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163075A1 (en) * 2000-09-07 2002-11-07 Siliconware Precision Industries, Co., Ltd. Semiconductor package with embedded heat-dissipating device
US20080128916A1 (en) * 2006-12-04 2008-06-05 Nec Electronics Corporation Semiconductor device including microstrip line and coplanar line
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ
US20100258932A1 (en) * 2009-04-08 2010-10-14 Elpida Memory, Inc. Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
CN103022021A (zh) * 2011-09-22 2013-04-03 株式会社东芝 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636812A (zh) * 2015-06-17 2018-01-26 英特尔公司 双材料高k热密封剂系统
CN109216304A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装及其制造方法
US11205603B2 (en) 2017-06-30 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method manufacturing the same
CN110176403A (zh) * 2018-02-19 2019-08-27 爱思开海力士有限公司 制造包括增强顶部晶片的半导体封装的方法

Also Published As

Publication number Publication date
JP2015056563A (ja) 2015-03-23
TW201511213A (zh) 2015-03-16
US20150069596A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
CN104465577A (zh) 半导体装置以及其制造方法
US9686854B2 (en) Electronic device
US7671453B2 (en) Semiconductor device and method for producing the same
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US8609465B2 (en) Semiconductor device manufacturing method
JP5310660B2 (ja) 半導体装置
CN103168355B (zh) 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块
US9875991B2 (en) Package module having exposed heat sink
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
US11049845B2 (en) Semiconductor device having wires connecting connection pads
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JP6435794B2 (ja) 半導体装置
JP4103342B2 (ja) 半導体装置の製造方法
CN104218017A (zh) 半导体装置
JP2011029589A (ja) 半導体装置およびその製造方法
US20090127681A1 (en) Semiconductor package and method of fabricating the same
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
KR102605122B1 (ko) 공기 캐비티를 갖는 반도체 패키지
KR100510517B1 (ko) 보호캡을 가지는 플립칩 패키지의 제조 방법
CN103794572A (zh) 模塑封装及其制造方法
TW201434096A (zh) 半導體裝置及其製造方法
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
WO2018113290A1 (zh) 半导体元件以及制造方法
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325