JP2008192714A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008192714A
JP2008192714A JP2007023624A JP2007023624A JP2008192714A JP 2008192714 A JP2008192714 A JP 2008192714A JP 2007023624 A JP2007023624 A JP 2007023624A JP 2007023624 A JP2007023624 A JP 2007023624A JP 2008192714 A JP2008192714 A JP 2008192714A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
heat
semiconductor package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007023624A
Other languages
English (en)
Inventor
Hideo Aoki
秀夫 青木
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007023624A priority Critical patent/JP2008192714A/ja
Publication of JP2008192714A publication Critical patent/JP2008192714A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】積層型の半導体パッケージにおいて、その半導体パッケージを構成する半導体チップからの放熱を吸収して冷却するとともに、前記放熱に起因した封止樹脂におけるクラック発生などを抑制して、その品質低下を抑制した構造を提供する。
【解決手段】複数の半導体チップが積層されてなる半導体パッケージ１０であって、最上部に位置する半導体チップが放熱板１２と接触し、この放熱板１２の大きさがパッケージサイズよりも小さく、前記複数の半導体チップ及び前記放熱板１７は樹脂で封止する。
【選択図】図１

Description

本発明は、例えば高性能動作が要求される回路部分での高温化を抑制することを可能とした半導体パッケージに関する。
近年、高性能の３次元ＩＣなどの装置を実現するため、配線基板上に少なくとも１つの半導体チップを積層して半導体装置とする方法（実装方法）が盛んに試みられている。この際、得ようとする半導体装置をより小型化するために、前記半導体チップの周辺部及び前記配線基板の周辺部にそれぞれパッドを形成し、これらパッド間をワイヤで電気的に接合するという、いわゆるワイヤーボンディングや、前記半導体チップに対して直接的に孔部を形成し、かかる孔部内に導電部材を埋設するとともに、この導電部材を介して配線基板と電気的及び機械的に接合する、いわゆるフリップチップ様の接合技術が用いられるようになっている。
上述したような積層型の半導体パッケージにおいては、例えば、特に高性能動作が要求される回路が組み込まれた半導体チップにおいて、前記回路部分での発熱によりかかる回路部分を含む領域が高温化してしまい、動作温度の上昇による熱暴走や特性劣化が問題となってくる。したがって、上述した積層型半導体パッケージにおける、任意の半導体チップに関して、その発熱部分を冷却する技術の開発が重要視されている。
また最近では、パッケージサイズの小型化、製造工程の簡略化、材料使用効率の向上などを目的として例えば特開２００１−１６０５９７に開示されているパッケージダイシング方式のパッケージが増えている。このパッケージダイシング方式のパッケージにおいては多数のパッケージを同時にモールド封止し最後にダイシングをして個片化するため、ダイシング時に異種材料の積層界面で剥離やクラックが生じやすい。放熱板をパッケージと同じサイズにして、パッケージのダイシング時に個片化・分離するばあいには、放熱板とモールド樹脂あるいは熱伝導樹脂の界面で剥離が生じやすい。
また、特開２００４−３２７５５６では、放熱板がチップサイズよりも大きいパッケージが開示されているが、半導体チップの動作による発熱・放熱時に前記半導体チップと前記放熱板との熱膨張差に起因した応力が発生するようになる。さらにこの応力は半導体チップ中心から端部に向かって増大し、端部において極大化する。この結果、前記封止樹脂中にクラックが発生しやすくなり、目的とする半導体パッケージの品質を劣化させてしまう場合があった。
特開２００１−１６０５９７ 特開２００４−３２７５５６
本発明は、半導体チップ積層型の半導体パッケージにおいて、その半導体パッケージを構成する半導体チップからの放熱を吸収して冷却するとともに、前記放熱に起因した封止樹脂におけるクラック発生などを抑制して、その品質低下を抑制することを目的とする。
上記課題を解決すべく、本発明の一態様は、
複数の半導体チップが積層されてなる半導体パッケージであって、
最上部に位置する半導体チップが放熱板と接触し、この放熱板の大きさが接触する半導体チップよりも小さく、前記複数の半導体チップ及び前記放熱板は樹脂で封止されてなることを特徴とする、半導体パッケージに関する。
上記態様によれば、積層型の半導体パッケージにおいて、その半導体パッケージを構成する半導体チップからの放熱を吸収して冷却するとともに、前記放熱に起因した封止樹脂におけるクラック発生などを抑制して、その品質低下を抑制することができる。
以下、本発明の具体的な実施形態について説明する。
（第１の実施形態）
図１は、第１の実施形態における半導体パッケージの構成を概略的に示す断面図である。図１に示す半導体パッケージ１０においては、ベース基板１４上において、第１の半導体チップ１１及び第２の半導体チップ１２が順次に積層されている。また、最上層に位置する第２の半導体チップ１２上には、この第２の半導体チップ１２の大きさよりも狭小化された放熱板１７が形成されている。ベース基板１４及び第１の半導体チップ１１間、第１の半導体チップ１１及び第２の半導体チップ１２間、並びに第２の半導体チップ１２及び放熱板１７間は、マウント樹脂３６、アンダーフィル樹脂２６、及び熱伝導ペースト１６で互いに接着固定されている。
また、第１の半導体チップ１１及びベース基板１４間は、図示しないボンディングパッドなどを介してワイヤ１５によって互いに電気的に接続されている。さらに、第１の半導体チップ１１及び第２の半導体チップ１２間は、半田ボール２４によって互いに電気的に接続されている。なお、ベース基板１４の下方には半田ボール２５が形成され、これによって、図１に示す半導体パッケージはいわゆるボールグリッドアレイ（ＢＧＡ）状の構造を呈している。また、上記半導体チップ１１，１２及び放熱板１７は、モールド樹脂１９によって封止されている。
なお、半田ボール２５を設けることなく、ベース基板１４は例えばリードフレームとすることができる。
図１に示す半導体パッケージ１０においては、例えば第２の半導体チップ１２が、その駆動時において、例えばその論理回路構成などに起因して局所的に発熱する。しかしながら、図１に示す構成においては、第２の半導体チップ１２に接触するようにして放熱板１７を設けているので、第２の半導体チップ１２における発熱は放熱板１７によって吸収され、その結果、第２の半導体チップ１２の冷却が可能となる。
また、本例では、放熱板１７はパッケージ１０の端部にまで延在することなく、接触する半導体チップよりも小さく設定されている。すなわち、図１に示す半導体パッケージ１０においては、放熱板１７の側方領域に封止樹脂（モールド樹脂）１９が残存した状態となっている。したがって、第２の半導体チップ１２と放熱板１７との熱膨張差に起因した応力は放熱板のサイズに伴い急激に増大し半導体チップの端で極大化するが、本例においては応力が低く抑えられ、前記残存する封止樹脂１９によって緩和されるようになる。この結果、封止樹脂１９および熱伝導ペースト１６中におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
なお、第１の半導体チップ１１が発熱する場合においても、その発熱は第２の半導体チップ１２を介して放熱板１７で吸収するようになるので、第１の半導体チップ１１は放熱板１７によって効果的に冷却することができるようになる。また、第２の半導体チップ１２の発熱は、放熱板から放熱されるので第１の半導体チップ１１に熱的な影響を与えることが少なく、第１の半導体チップ１１の温度上昇による誤動作や劣化を防止することが出来る。さらに第１の半導体チップ１１の温度上昇による第１の半導体チップ１１と通常は樹脂性のベース基板１４の熱膨張の違いに起因する応力がマウント樹脂３６内におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
（第２の実施形態）
図２は、第２の実施形態における半導体パッケージの構成を概略的に示す断面図である。なお、上記第１の実施形態と、同一あるいは類似の構成要素に関しては、同じ参照数字を用いて表している。
図２に示す半導体パッケージ１０においては、ベース基板１４上において、第１の半導体チップ１１が積層されるとともに、この第１の半導体チップ１１上に第２の半導体チップ１２及び第３の半導体チップ１３が並列に積層されている。また、これら半導体チップ１２及び１３上には、これらの半導体チップ領域の端部にまで延在することなく形成された放熱板１７が設けられている。放熱板と半導体チップ１２、１３との間は熱伝導ペースト１６で互いに接着固定されている。
また、第１の半導体チップ１１と第２の半導体チップ１２及び第３の半導体チップ１３との間は、半田バンプ２４によって互いに電気的にフリップチップ接続されている。なお、ベース基板１４の下方には半田ボール２５が形成され、これによって、図３に示す半導体パッケージはいわゆるボールグリッドアレイ（ＢＧＡ）状の構造を呈している。また、上記半導体チップ１１、１２、１３及び放熱板１７は、モールド樹脂１９によって封止されている。
なお、半田ボール２５を設けることなく、ベース基板１４は例えばリードフレームとすることができる。
図２に示す半導体パッケージ１０においては、例えば第２の半導体チップ１２が、その駆動時において、例えばその論理回路構成などに起因して局所的に発熱する。しかしながら、図２に示す構成においては、第２の半導体チップ１２に接触するようにして放熱板１７を設けているので、第２の半導体チップ１２における発熱は放熱板１７によって吸収され、その結果、第２の半導体チップ１２の冷却が可能となる。
さらに、図２に示す例では、放熱板１７の中心Ｃを第２の半導体チップ１２及び第３の半導体チップ１３を総合的に考慮した、複数の半導体チップとしての発熱領域Ｗの中心Ｏに向けて偏在させるようにしており、特に、発熱領域Ｗ内の中心Ｏと一致させるようにしている。したがって、放熱板１７による複数の半導体チップからの放熱吸収をより効果的に実施することができるようになる。
本例でも、放熱板１７は半導体チップ１２、１３の端部にまで延在することなく、接着される複数のチップからなる領域よりも小さく設定されている。すなわち、図２に示す半導体パッケージ１０においては、放熱板１７の側方領域に封止樹脂（モールド樹脂）１９が残存した状態となっている。したがって、第２、第３の半導体チップ１２、１３と放熱板１７との熱膨張差に起因して、半導体チップの外周端で極大化する応力を回避させるとともに、前記残存する封止樹脂１９によって緩和されるようになる。この結果、熱伝導ペースト１6及び封止樹脂１９中におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
なお、第１の半導体チップ１１が発熱する場合においても、その発熱は放熱板１７によって効果的に冷却することができるようになる。この際、第１の半導体チップ１１の発熱を考慮し、放熱板１７の中心Ｃを第１の半導体チップ１１、第２の半導体チップ１２及び第３の半導体チップ１３を総合的に考慮した、複数の半導体チップとしての発熱領域Ｗの中心Ｏに向けて偏在させ、さらに、発熱領域Ｗ内に存在させ、特に中心Ｏと一致させることにより、放熱板１７による第１の半導体チップ１１からの放熱吸収をより効果的に実施することができるようになる。
（第３の実施形態）
図３は、第３の実施形態における半導体パッケージの構成を概略的に示す断面図である。なお、上記実施形態と、同一あるいは類似の構成要素に関しては、同じ参照数字を用いて表している。
図３に示す半導体パッケージ１０においては、ベース基板１４上において、第１の半導体チップ１１が積層されるとともに、この第１の半導体チップ１１上に第２の半導体チップ１２及び第３の半導体チップ１３が並列に積層されている。また、最上層に位置する第２の半導体チップ１２及び第３の半導体チップ１３上にはそれぞれチップサイズよりも小さい形状の放熱板１７−１及び１７−２が設けられている。ベース基板１４と第１の半導体チップ１１との間にはマウント樹脂３６、第１の半導体チップ１１と第２の半導体チップ１２及び第３の半導体チップ１３との間にはアンダーフィル樹脂２６、さらに第２の半導体チップ１２と放熱板１７−１との間、並びに第３の半導体チップ１３と放熱板１７−２との間は、熱伝導ペースト１６で互いに接着固定されている。
また、第１の半導体チップ１１及びベース基板１４間は、図示しないボンディングパッドなどを介してワイヤ１５によって互いに電気的に接続されている。さらに、第１の半導体チップ１１と第２の半導体チップ１２及び第３の半導体チップ１３間は、半田バンプ２４によって互いに電気的に接続されている。なお、ベース基板１４の下方には半田ボール２５が形成され、これによって、図４に示す半導体パッケージはいわゆるボールグリッドアレイ（ＢＧＡ）状の構造を呈している。また、上記半導体チップ１１〜１３及び放熱板１７−１、１７−２は、モールド樹脂１９によって封止されている。
なお、半田ボール２５を設けることなく、ベース基板１４は例えばリードフレームとすることができる。
図３に示す半導体パッケージ１０においては、例えば第２の半導体チップ１２及び第３の半導体チップ１３が、その駆動時において、例えばその論理回路構成などに起因して局所的に発熱する。しかしながら、図３に示す構成においては、第２の半導体チップ１２に接触するようにして放熱板１７−１を設け、第３の半導体チップ１３に接触するようにして放熱板１７−２を設けているので、第２の半導体チップ１２における発熱は放熱板１７−１によって吸収され、第３の半導体チップ１３における発熱は放熱板１７−２によって吸収され、その結果、第２の半導体チップ１２及び第３の半導体チップ１３の冷却が可能となる。
また、本例では、放熱板１７-１と１７-２は熱伝導性の劣るモールド樹脂１９で互いに分離されているので相互に熱的な影響を与えることを回避できる。そのため、半導体チップ１２が著しく発熱した場合でも半導体チップ１３の温度への影響は少なく、半導体チップ１３の動作に悪影響を及ぼすことが避けられる。
また、本例では、放熱板１７−１及び１７−２は、半導体チップ上において局所的に存在し、半導体チップ１２及び１３の端部にまで延在することがない。すなわち、図４に示す半導体パッケージ１０においては、放熱板１７の側方領域に封止樹脂（モールド樹脂）１９が残存した状態となっている。したがって、第２の半導体チップ１２と放熱板１７−１との熱膨張差、及び第３の半導体チップ１３と放熱板１７−２との熱膨張差に起因したチップ端で極大化する応力が前記残存する封止樹脂１９によって緩和されるようになる。この結果、熱伝導ペースト１６及び封止樹脂１９中におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
なお、第１の半導体チップ１１が発熱する場合においても、その発熱は第２の半導体チップ１２及び第３の半導体チップ１３を介して放熱板１７−１及び１７−２で吸収するようになるので、第１の半導体チップ１１は放熱板１７−１及び１７−２によって効果的に冷却することができるようになる。また、上述したように、第１の半導体チップ１１、第２の半導体チップ１２及び第３の半導体チップ１３による発熱と、それに伴う温度上昇に起因した熱膨張差に基づく応力が、上記残存する封止樹脂１９によって緩和されるので、封止樹脂１９内におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
（第４の実施形態）
図４は、第４の実施形態における半導体パッケージの構成を概略的に示す断面図である。なお、上記実施形態と、同一あるいは類似の構成要素に関しては、同じ参照数字を用いて表している。
図４に示す半導体パッケージ１０においては、ベース基板１４上において、第１の半導体チップ１１が積層されるとともに、この第１の半導体チップ１１上に左方において第２の半導体チップ１２が積層されている。また、第２の半導体チップ１２上には放熱板１７−１が設けられ、第１の半導体チップ１１の露出した領域には放熱板１７−２が設けられている。ベース基板１４と第１の半導体チップ１１との間にはマウント樹脂３６、第１の半導体チップ１１と第２の半導体チップ１２との間にはアンダーフィル樹脂２６、さらにこれら半導体チップ１１、１２と放熱板１７―１、１７−２との間は、熱伝導ペースト１６で互いに接着固定されている。
また、第１の半導体チップ１１及びベース基板１４間は、図示しないボンディングパッドなどを介してワイヤ１５によって互いに電気的に接続されている。さらに、第１の半導体チップ１１と第２の半導体チップ１２間は、半田バンプ２４によって互いに電気的に接続されている。なお、ベース基板１４の下方には半田ボール２５が形成され、これによって、図４に示す半導体パッケージはいわゆるボールグリッドアレイ（ＢＧＡ）状の構造を呈している。また、上記半導体チップ１１、１２及び放熱板１７−１、１７−２は、モールド樹脂１９によって封止されている。
なお、半田ボール２５を設けることなく、ベース基板１４は例えばリードフレームとすることができる。
図４に示す半導体パッケージ１０においては、例えば第１の半導体チップ１１及び第２の半導体チップ１２の少なくとも一方が、その駆動時において、例えばその論理回路構成などに起因して局所的に発熱する。しかしながら、図４に示す構成においては、上記半導体チップ１１，１２に接触するようにして放熱板１７を設けているので、半導体チップにおける発熱は放熱板１７によって吸収され、前記半導体チップの冷却が可能となる。
また、本例では、放熱板１７―１及び１７―２の端部が、第１の半導体チップ１１の端部及び第２の半導体チップ１２の端部の内部に配置されている。したがって、第１の半導体チップ１１及び第２の半導体チップ１２と放熱板１７との熱膨張差に起因した応力の発生を抑制することができる。さらに、図４に示す半導体パッケージ１０においては、放熱板１７-１、１７―２の側方領域に封止樹脂（モールド樹脂）１９が残存した状態となっている。したがって、第１の半導体チップ１１及び第２の半導体チップ１２と放熱板１７-１、１７―２との熱膨張差に起因してチップ端で極大化する応力を回避でき、その応力は前記残存する封止樹脂１９によって緩和されるようになる。この結果、熱伝導ペースト１６及び封止樹脂１９中におけるクラックの発生を効果的に抑制することができ、半導体パッケージ１０の品質劣化を抑制することができる。
なお、第１の半導体チップ１１が発熱する場合においても、その発熱は第２の半導体チップ１２を介して放熱板１７−１及び１７―２で吸収するようになるので、第１の半導体チップ１１は放熱板１７−１、１７―２双方によって効果的に冷却することができるようになる。
また、本例では、放熱板１７−１と１７−２は熱伝導性の劣るモールド樹脂１９で互いに分離されているので相互に熱的な影響を与えることを回避できる。そのため、半導体チップ１２が著しく発熱した場合でも半導体チップ１１の温度への影響は少なく、半導体チップ１１の動作に悪影響を及ぼすことが避けられる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、２又は３の半導体チップを樹脂封止してパッケージ化する場合について説明しているが、４以上の半導体チップの封止に際しても、放熱板の設計を適宜に行うことによって、品質劣化のない半導体パッケージを作製することができる。
第１の実施形態における半導体装置パッケージの概略構成を示す断面図である。 第２の実施形態における半導体装置パッケージの概略構成を示す断面図である。 第３の実施形態における半導体装置パッケージの概略構成を示す断面図である。 第４の実施形態における半導体装置パッケージの概略構成を示す断面図である。
符号の説明
１０ 半導体パッケージ
１１ 第１の半導体チップ
１２ 第２の半導体チップ
１３ 第３の半導体チップ
１４ ベース基板
１５ ワイヤ
１６ 熱伝導ペースト
１７、１７−１、１７−２ 放熱板
１９ モールド樹脂（封止樹脂）
２４ 半田バンプ
２５ 半田ボール
２６ アンダーフィル樹脂
３６ マウント樹脂

Claims (5)

  1. 複数の半導体チップが積層されてなる半導体パッケージであって、
    最上部に位置する半導体チップが放熱板と接触し、この放熱板の大きさが接触する半導体チップよりも小さく、前記複数の半導体チップ及び前記放熱板は樹脂で封止されてなることを特徴とする、半導体パッケージ。
  2. 前記放熱板は、前記放熱板の中心が前記複数の半導体チップの発熱中心に向けて偏在するようにして位置させたことを特徴とする、請求項１に記載の半導体パッケージ。
  3. 前記放熱板は、前記複数の半導体チップの発熱の中心領域内に配置させたことを特徴とする、請求項２に記載の半導体パッケージ。
  4. 前記半導体パッケージは、その最上部に２以上の半導体チップを有し、前記放熱板は前記２以上の半導体チップそれぞれに対して設けられていることを特徴とする、請求項１〜３のいずれか一に記載の半導体パッケージ。
  5. 前記放熱板の端部が、前記最上部に位置する半導体チップの外方端部の内側に設けられていることを特徴とする、請求項１〜４のいずれか一に記載の半導体パッケージ。
JP2007023624A 2007-02-02 2007-02-02 半導体パッケージ Withdrawn JP2008192714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007023624A JP2008192714A (ja) 2007-02-02 2007-02-02 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007023624A JP2008192714A (ja) 2007-02-02 2007-02-02 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008192714A true JP2008192714A (ja) 2008-08-21

Family

ID=39752554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007023624A Withdrawn JP2008192714A (ja) 2007-02-02 2007-02-02 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2008192714A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
KR101740496B1 (ko) * 2008-12-12 2017-05-26 페어차일드 세미컨덕터 코포레이션 저응력 구성을 포함하는 반도체 다이 패키지
KR20180023493A (ko) 2016-08-26 2018-03-07 삼성전기주식회사 반도체 패키지

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101740496B1 (ko) * 2008-12-12 2017-05-26 페어차일드 세미컨덕터 코포레이션 저응력 구성을 포함하는 반도체 다이 패키지
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
CN103367272A (zh) * 2012-03-30 2013-10-23 株式会社吉帝伟士 半导体模块
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
CN104465577A (zh) * 2013-09-12 2015-03-25 株式会社东芝 半导体装置以及其制造方法
KR20180023493A (ko) 2016-08-26 2018-03-07 삼성전기주식회사 반도체 패키지
US10381284B2 (en) 2016-08-26 2019-08-13 Samsung Electro-Mechanics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US11728232B2 (en) Semiconductor package having a stiffener ring
CN108573936B (zh) 半导体封装
US6459144B1 (en) Flip chip semiconductor package
US7196411B2 (en) Heat dissipation for chip-on-chip IC packages
JP5387685B2 (ja) 半導体装置の製造方法
TWI685923B (zh) 半導體封裝
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
TWI338939B (en) Package module and electronic device
TWI678774B (zh) 改善疊合式結構內邏輯晶片的熱效能
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US7309622B2 (en) Integrated circuit package system with heat sink
KR101477309B1 (ko) 반도체 장치
JP2000077576A (ja) 半導体装置及びその製造方法
JP2008192714A (ja) 半導体パッケージ
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2002110869A (ja) 半導体装置
US8022531B2 (en) Integrated circuit package system using heat slug
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP2011103358A (ja) 半導体実装構造体
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2001110951A (ja) 半導体装置およびその製造方法
JP2011119619A (ja) 半導体パッケージ
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406