TWI685923B - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TWI685923B
TWI685923B TW108100172A TW108100172A TWI685923B TW I685923 B TWI685923 B TW I685923B TW 108100172 A TW108100172 A TW 108100172A TW 108100172 A TW108100172 A TW 108100172A TW I685923 B TWI685923 B TW I685923B
Authority
TW
Taiwan
Prior art keywords
package
semiconductor package
reinforcing
ring
rib
Prior art date
Application number
TW108100172A
Other languages
English (en)
Other versions
TW201931531A (zh
Inventor
潘麒文
彭逸軒
郭聖良
林儀柔
陳泰宇
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/863,984 external-priority patent/US10573579B2/en
Priority claimed from US16/217,016 external-priority patent/US11302592B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201931531A publication Critical patent/TW201931531A/zh
Application granted granted Critical
Publication of TWI685923B publication Critical patent/TWI685923B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶片封裝，分別安裝在至少兩個隔室內的晶片安裝區域上，以在該封裝基板上構成封裝陣列。

Description

半導體封裝
本發明涉及半導體技術領域，尤其涉及一種半導體封裝。
在積體電路(IC，integrated circuit)的運行期間，IC晶片產生熱量，從而加熱了包含晶片的整個電子裝置封裝。由於IC晶片的性能隨著溫度升高而降低，並且由於高熱應力(thermal stress)降低了電子裝置封裝的結構完整性(structural integrity)，所以這種熱量必須散出。
通常，電子裝置封裝使用金屬蓋(lid)來散熱。來自晶片的熱量通過晶片/蓋子介面傳遞到金屬蓋。然後通過對流將熱量從金屬蓋傳遞到周圍的空氣，或者傳遞到安裝在金屬蓋上的散熱器。隨著每個新一代微處理機的晶粒功耗、晶粒尺寸和熱密度的增加，散熱成為一個挑戰。
有鑑於此，本發明提供一種半導體封裝，以減少半導體封裝的翹曲，提高散熱效率。
根據本發明的第一方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶片封裝，分別安裝在至少兩個隔室內的晶片安裝區域 上，以在該封裝基板上構成封裝陣列。
根據本發明的第二個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個晶片封裝，分別安裝在該加強環內的晶片安裝區域上，以在該封裝基板上構成封裝陣列；以及表面安裝技術元件，與該至少兩個晶片封裝一起安裝在該封裝基板的上表面上。
根據本發明的第三個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個晶片封裝，分別安裝在該封裝基板上並由該加強筋分開，以在該封裝基板上構成封裝陣列。
根據本發明的第四個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶粒，分別安裝在至少兩個隔室內的晶片安裝區域上，以在該封裝基板上構成晶粒陣列。
本發明提供的半導體封裝由於包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加 強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶片封裝，分別安裝在至少兩個隔室內的晶片安裝區域上，以在該封裝基板上構成封裝陣列。採用這種方式，使用加強環和加強筋對半導體封裝進行加固，減少對晶片封裝的覆蓋和封閉，晶片封裝產生的熱量不會被其他阻擋物阻擋而影響半導體封裝的散熱，提高半導體封裝的散熱能力；並且還可以透過加強環和加強筋提高半導體封裝的機械強度，減少半導體封裝的翹曲。
1a、1b、1c、1d、1f、1g、1h、1i、2a、2b、2c、2d、2e‧‧‧半導體封裝
10‧‧‧封裝基板
10a、20a、60a、401a‧‧‧上表面
10b、20b‧‧‧底表面
12‧‧‧PCB
20‧‧‧中間體
31、32‧‧‧半導體晶粒
31a、32a‧‧‧主動表面
31b、32b‧‧‧背面表面
40‧‧‧加強環
401、401’、401”、401a、401b‧‧‧加強筋
401b‧‧‧下沉部分
102、202‧‧‧連接元件
510‧‧‧熱介面材料層
50‧‧‧散熱器
310、320‧‧‧凸塊
60‧‧‧模塑料
40a、40b、40c‧‧‧隔室
402、404、406、408‧‧‧側杆
70、80、90、91‧‧‧晶片封裝
701、801‧‧‧半導體晶粒
701b、801b‧‧‧背表面
750‧‧‧導熱膠或導熱膏
490‧‧‧電路元件
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中：第1圖是根據本發明一個實施例的半導體封裝的俯視示意圖；第2圖是沿著第1圖中的虛線I-I'截取的橫截面示意圖；第3圖是沿著第2圖中的虛線II-II'截取的橫截面示意圖；第4圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第5圖是沿著第4圖中的虛線I-I'截取的橫截面示意圖；第6圖是沿著第4圖中的虛線II-II'截取的橫截面示意圖；第7圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第8圖是沿著第7圖中的虛線I-I'截取的橫截面示意圖；第9圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第10圖是沿著第9圖中的虛線I-I'截取的橫截面示意圖；第11圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第12圖是沿著第11圖中的虛線I-I'截取的橫截面示意圖；第13圖是沿著第11圖中的虛線II-II'截取的橫截面示意圖； 第14圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第15圖是沿著第14圖中的虛線I-I'的截取的橫截面示意圖；第16圖是根據本發明另一個實施例的半導體封裝的俯視示意圖；第17圖是沿著第16圖中的虛線I-I'的截取的橫截面示意圖；第18圖是根據本發明又一個實施例的半導體封裝的俯視示意圖，其中加強筋沿著水平方向延伸；第19圖是根據本發明又一實施例的半導體封裝的俯視示意圖，其中加強筋與周圍的加強環形成八邊形結構；第20圖是根據本發明另一實施例的半導體封裝的俯視示意圖，其中加強筋沿水平方向延伸。
第21圖是根據本發明又一實施例的半導體封裝的俯視示意圖；第22圖是沿著第21圖中的虛線I-I'截取的橫截面示意圖；第23圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖，該半導體封裝具有由包括有加強筋的加強環分隔的封裝陣列；第24圖是沿著第23圖中的虛線I-I'截取的示意性橫截面圖；第25圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖，該半導體封裝具有由包括有加強筋的加強環分隔的封裝陣列，其中相同的數字標號表示相同的區域，層或元件；第26圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖，該半導體封裝具有由包括有加強筋的加強環分隔的封裝陣列，其中相同的數字標號表示相同的區域，層或元件；第27圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖，該半導體封裝具有由包括有加強筋的加強環分隔的封裝陣列，其中相同的數字標號表示相同的區域，層或元件； 第28圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖，該半導體封裝具有由包括有加強筋的加強環分隔的封裝陣列，其中相同的數字標號表示相同的區域，層或元件。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以是與電腦相關的實體，其中，該電腦可以是硬體、軟體、或硬體和軟體的接合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
對這些實施例進行了詳細的描述是為了使本領域的技術人員能夠實施這些實施例，並且應當理解，在不脫離本發明的精神和範圍情況下，可以利用其他實施例進行機械、化學、電氣和程式上的改變。因此，以下詳細描述並非是限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但是本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅是示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不是 按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
請參閱第1圖至第3圖。第1圖是根據本發明一個實施例的半導體封裝的俯視示意圖。第2圖是沿著第1圖中的虛線I-I'截取的橫截面示意圖。第3圖是沿著第1圖中的虛線II-II'截取的橫截面示意圖。
如第1圖至第3圖所示，提供一種半導體封裝1a。半導體封裝1a可以是2.5D半導體封裝。半導體封裝1a包括具有上表面10a和底表面10b的封裝基板10。中間體(interposer)20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL(Redistribution Layer，重分佈層)中間體，但是不限於這兩種方式。
在底表面10b上，可以提供複數個連接元件102。例如，複數個連接元件102可以是焊球(solder ball)。通過複數個連接元件102，半導體封裝件1a可以安裝到印刷電路板(printed circuit board)或系統板(system board)，但是不限於這兩種方式。
第一半導體晶粒(die)31和第二半導體晶粒32以並排(side-by-side)的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以是倒裝晶片(flip chip)，第一半導體晶粒31和第二半導體晶粒32的主動表面(active surface)31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。中間體20提供第一半導體晶粒31和第二半導體晶粒32與封裝基板10之間的電連接，並且可能提供第一半導體晶粒31與第二半導體晶粒32之間的電連接。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC，application-specific integrated chip)或微處理機(micro-processor)，但是不限於這兩種方式。第二半導體晶粒32可以包括由複數個具有矽通孔(TSV， through silicon via)的記憶體晶片(memory chip)堆疊的高頻寬記憶體(HBM，high bandwidth memory)晶片。
可以理解的是，第一半導體晶粒31和第二半導體晶粒32可以都是ASIC或都是系統級晶片(SoC，System-on-Chip)晶片或晶粒。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括SoC晶片或晶粒和DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)晶片或晶粒。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括ASIC晶片或晶粒和HBM晶片或晶粒。
應當理解的是，附圖中的半導體晶粒的數量僅為了示例性說明。半導體晶粒的數量不限於兩個，可以超過兩個。
在中間體20的底表面20b上，提供了複數個連接元件202。通過連接元件202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，加強環(stiffener ring)40固定(secure)到封裝基板10的上表面10a。加強環40可以沿封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。這樣設置可以提高半導體封裝的機械強度，保護半導體封裝內的半導體晶粒等部件。
根據一個實施例，加強環40可以通過使用黏合層(adhesive layer)固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。採用金屬材質例如銅的加強環可以幫助半導體晶粒散熱，提高半導體封裝的散熱能力。
根據一個實施例，加強環40包括橫跨(striding across)中間體20的加強筋(reinforcement rib)401。根據一個實施例，如第3圖所示，加強筋401通 過下沉(downset)部分401b一體地連接到加強環40。如第2圖所示，加強筋401延伸穿過第一半導體晶粒31和第二半導體晶粒32之間的空間。加強筋401與中間體20的上表面20a直接接觸。
根據一個實施例，無需使用模塑料(molding compound)來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。採用這種方式，半導體晶粒產生的熱量不會被模塑料等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。如第1圖所示，從本實施例的俯視圖可知，加強筋401位於第一半導體晶粒31與第二半導體晶粒32之間。如第2圖所示，加強筋401與第一半導體晶粒31和第二半導體晶粒32共面。這樣可以保證半導體封裝的結構穩定性，提高半導體封裝的機械強度。
根據一個實施例，如第2圖和第3圖所示，半導體封裝1a可以進一步包括散熱器(heat sink)50。散熱器50可以通過熱介面材料(TIM，thermal interface material)層510直接接合(bond)到第一半導體晶粒31的背面表面(rear surface)31b、第二半導體晶粒32的背面表面32b、和/或加強筋401的上表面401a。其中，熱介面材料層可以是在膏狀物中摻雜金屬(例如銅、鋁或其他金屬合金等)材料形成的導熱層。為了清楚起見，第1圖中未示出散熱器50。
散熱器50也可以接合到第一半導體晶粒31和第二半導體晶粒32之間的加強筋401，這有助於散熱。根據另一個實施例，第一半導體晶粒31和/或第二半導體晶粒32可以與加強筋401熱接觸(thermal contact with)，從而幫助半導體晶粒散熱。散熱器通過熱介面材料層直接與半導體晶粒接觸，散熱器可以幫助更快的將半導體晶粒產生的熱量散出。而且當加強筋與散熱器接觸時，可以進一步擴大散熱通道，加速散熱。
第4圖、第5圖和第6圖示出了本發明的另一個實施例，其中相同的數字表示相同的區域、層或元件。
第4圖是根據本發明另一實施例的半導體封裝的俯視示意圖。第5圖是沿著第4圖中的虛線I-I'截取的橫截面示意圖。第6圖是沿著第4圖中的虛線II-II'截取的橫截面示意圖。
如第4圖至第6圖所示，提供一種半導體封裝1b。半導體封裝1b可以是2.5D半導體封裝。半導體封裝1b包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
在底表面10b上，可以設置複數個連接元件102。例如，複數個連接元件102可以是焊球。通過複數個連接元件102，半導體封裝1b可以安裝到印刷電路板或系統板，但是不限於這兩種方式。
類似地，第一半導體晶粒31和第二半導體晶粒32以並排的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以是倒裝晶片，第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但是不限於這兩種方式。第二半導體晶粒32可以包括由複數個具有矽通孔(TSV)的記憶體晶片堆疊的高頻寬記憶體(HBM)晶片。根據一個實施例，第一半導體晶粒31設置為緊鄰第二半導體晶粒32。例如典型地，第一半導體晶粒31和第二半導體晶粒32之間的間隙可以小於100微米。
在中間體20的底表面20b上設有複數個連接元件202。通過連接元件202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32均通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。
根據一個實施例，加強環40可以通過使用黏合層固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
根據一個實施例，加強環40包括橫跨中間體20的兩個加強筋401。兩個加強筋401繞開(circumvent)第一半導體晶粒31和第二半導體晶粒32。根據一個實施例，如第4圖和第6圖所示，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401沿中間體20的兩個相對側邊緣延伸。加強筋401與中間體20的上表面20a直接接觸。根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。每個加強筋401均不與第一半導體晶粒31或第二半導體晶粒32重疊。採用這種方式，半導體晶粒產生的熱量不會被模塑料或加強筋等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第5圖和第6圖中可以看到，半導體封裝1b可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。為了清楚起見，第4圖中未示出散熱器50。
散熱器50也可以接合到位於第一半導體晶粒31和第二半導體晶粒3外側的加強筋401，這有助於散熱。散熱器50可以直接接合到加強筋401，例如通過TIM層接合到加強筋401，這樣可以通過加強筋導熱，有助於散熱。根據另一個實施例，第一半導體晶粒31和/或第二半導體晶粒32可以與加強筋401熱接觸，從而幫助半導體晶粒散熱。
可以理解，兩個加強筋401可以沿著與如第4圖所示的豎直方向不同 的方向延伸。例如，如第18圖所示，兩個加強筋401可以沿著第一半導體晶粒31和第二半導體晶粒32中的每一個的相對兩側的水平方向延伸。使用兩個加強筋將進一步提高中間體安裝的穩定性，提高半導體封裝的結構穩定性。
第7圖和第8圖示出了本發明的另一個實施例，其中相同的數字表示相同的區域、層或元件。第7圖是根據本發明另一實施例的半導體封裝的俯視示意圖。第8圖是沿著第7圖中的虛線I-I'截取的橫截面示意圖。
如第7圖和第8圖所示，提供一種半導體封裝1c。半導體封裝1c可以是2.5D半導體封裝。半導體封裝1c包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
根據一個實施例，加強環40包括橫跨中間體20的三個加強筋401。根據一個實施例，如第7圖中可見，加強筋401通過下沉部分401b一體地連接到加強環40。三個加強筋401中的兩個沿中間體20的兩個相對側邊緣延伸。三個加強筋401中的一個延伸穿過第一半導體晶粒31和第二半導體晶粒32之間的空間。加強筋401直接與中間體20的上表面20a接觸。根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。因此半導體晶粒產生的熱量不會被模塑料或加強筋等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第8圖中可見，半導體封裝1c可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。為了清楚起見，第1圖中未示出散熱器50。散熱器通過熱介面材料層直接與半導體晶粒接觸，散熱器可以幫助更快的將半導體晶粒產生的熱量散出。散熱器50可以直接接合到加強筋401，例如通過TIM層接合到加強筋401，這樣可以通過加強筋導熱，有助於散 熱。
第9圖和第10圖示出了本發明的另一個實施例，其中相同的附圖標記表示相同的區域、層或元件。第9圖是根據本發明另一實施例的半導體封裝的俯視示意圖。第10圖是沿著第9圖中的虛線I-I'截取的橫截面示意圖。
如第9圖和第10圖所示，提供一種半導體封裝1d。半導體封裝1d可以是2.5D半導體封裝。半導體封裝1d包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
根據一個實施例，加強環40包括橫跨中間體20的複數個加強筋401。複數個加強筋401可以成形為包圍第一半導體晶粒31和第二半導體晶粒32的框架(frame)。根據一個實施例，如在第9圖中可見的，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401與中間體20的上表面20a直接接觸。採用這種方式將會加強對中間體的固定，並且加強筋環繞第一半導體晶粒和第二半導體晶粒，將會提高半導體晶粒的安裝穩定性，提高半導體封裝的機械強度，保護半導體晶粒。
根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。因此半導體晶粒產生的熱量不會被模塑料等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第10圖中可見，半導體封裝1d可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b。為了清楚起見，第1圖中未示出散熱器50。
第11圖，第12圖和第13圖示出了本發明的另一個實施例，其中相同的附圖標記表示相同的區域、層或元件。第11圖是根據本發明另一實施例的半 導體封裝的俯視示意圖。第12圖是沿著第11圖中的虛線I-I'截取的橫截面示意圖。第13圖是沿著第11圖中的虛線II-II'截取的橫截面示意圖。
如第11圖至第13圖所示，提供了一種半導體封裝1f。半導體封裝1f可以是2.5D半導體封裝。半導體封裝1f包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
在底表面10b上，可以提供複數個連接元件102。例如，複數個連接元件102可以是焊球。通過複數個連接元件102，半導體封裝件1f可以安裝到印刷電路板或系統板，但是不限於這兩種方式。
類似地，第一半導體晶粒31和第二半導體晶粒32以並排的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以是倒裝晶片，第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但是不限於這兩種方式。第二半導體晶粒32可以包括由複數個具有矽通孔(TSV)的記憶體晶片堆疊的高頻寬記憶體(HBM)晶片。
可以理解的是，第一半導體晶粒31和第二半導體晶粒32可以都是ASIC或者都是系統級晶片(SoC)晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括SoC晶片和DRAM晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括ASIC和HBM晶片。儘管在附圖中僅示出了兩個半導體晶粒，但是應當理解，在其他實施例中，半導體封裝可以包括多於兩個半導體晶粒。
在中間體20的底面20b上設有複數個連接元件202。通過連接元件 202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，提供模塑料60以封裝(encapsulate)第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b沒有被模塑料60覆蓋。採用這種方式，不僅可以讓模塑料保護和固定半導體晶粒，並且還可以避免因模塑料覆蓋背面表面而不利於散熱，從而同時兼顧了半導體晶粒穩固性和散熱。
根據一個實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成矩形形狀，例如。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。
根據一個實施例，加強環40可以通過使用黏合層固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
根據一個實施例，加強環40包括橫跨模塑料60的兩個加強筋401。根據一個實施例，如第11圖和第13圖所示，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401沿中間體20的兩個相對側邊緣延伸。加強筋401與模塑料60的上表面20a直接接觸。
根據一個實施例，半導體封裝1f可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b和加強筋401的上表面401a。如第11圖所示，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面部分重疊。具體的，其中的一個加強筋401與第一半導體晶粒31的背面表面31b部分地重疊；另一個加強筋401與第二半導體晶粒32的背面表面32b部分地重疊。這樣可以加強對半導體晶粒和模塑料的固定，保證半導體晶粒和模塑料的穩固性。 為了清楚起見，第11圖中未示出散熱器50。根據一個實施例，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面直接接觸。此外，本發明中，可以是其中一個加強筋401覆蓋第一半導體晶粒31的部分或全部的背面表面31b，而另一個加強筋401不覆蓋第二半導體晶粒32的背面表面32b。
根據一個實施例，當從上方觀察時，加強筋401可以是跨過模塑料60的直線形狀的筋條(rib)。直線形狀的加強筋方便生產製造。然而，可以理解的是，加強筋401可以具有其他形狀。例如，如第19圖所示，加強筋401為彎曲的以與周圍的加強環40形成八邊形(octagonal)結構。這種八邊形結構可以為半導體封裝提供更好的結構剛度(structural rigidity)。當然加強筋401也可以與周圍的加強環40形成五邊形或六邊形等。
第14圖和第15圖示出了本發明的另一個實施例，其中相同的數字表示相同的區域、層或元件。第14圖是根據本發明另一實施例的半導體封裝的俯視示意圖。第15圖是沿著第14圖中的虛線I-I'截取的橫截面示意圖。
如第14圖和第15圖所示，提供一種半導體封裝1g。半導體封裝1g可以是2.5D半導體封裝。半導體封裝1g包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
根據一個實施例，提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b是沒有被模塑料60覆蓋。
根據一個實施例，加強環40包括橫跨模塑料60的兩個加強筋401’和401”。根據一個實施例，如第14圖所示，加強筋401’和401”通過下沉部分401b一體地連接到加強環40。可以採用不對稱的(asymmetric)加強筋結構。例如，加強筋401’具有比加強筋401”更大的寬度(或表面積)。
根據一個實施例，例如，加強筋401’可以與第一半導體晶粒31的背面表面31b完全重疊。例如，當從上方觀察時，加強筋401”可以沿著中間體20的側邊緣延伸，並可以不與第二半導體晶粒32重疊。採用這種方式可以使用寬度(或表面積)較大的加強筋固定需要加強固定的半導體晶粒，從而保證半導體晶粒的穩固。同時，當加強筋採用金屬材料如銅時，加強筋也可以幫助導熱，從而減小對半導體晶粒散熱的不利影響。本實施例中，加強筋401’也可以僅覆蓋第一半導體晶粒31的背面表面31b的一部分。
第16圖和第17圖示出了本發明的另一個實施例，其中相同的數字表示相同的區域、層或元件。第16圖是根據本發明另一實施例的半導體封裝的俯視示意圖。第17圖是沿著第16圖中的虛線I-I'截取的橫截面示意圖。
如第16圖和第17圖所示，提供一種半導體封裝1h。半導體封裝1h可以是2.5D半導體封裝。半導體封裝1h包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但是不限於這兩種方式。
根據一個實施例，提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b沒有被模塑料60覆蓋。
根據一個實施例，加強環40包括橫跨中間體20的兩個加強筋401。根據一個實施例，如第16圖所示，加強筋401通過下傾部分401b一體地連接到加強環40。如第17圖所示，加強筋401與中間體20的上表面20a和模塑料60的週邊側壁直接接觸。採用這種設置可以通過加強筋將半導體晶粒和模塑料包圍，從而進一步保護半導體晶粒，加強筋與中間體直接接觸可保證中間體的穩固，提高封裝的結構穩定性。加強筋401、第一半導體晶粒31和第二半導體晶粒32可以通過熱介面材料(TIM)層510與散熱器50熱接觸。
可以理解，兩個加強筋401可以沿著與如第16圖所示的豎直方向不同的方向延伸。例如，如第20圖所示，兩個加強筋401可以沿著第一半導體晶粒31和第二半導體晶粒32中的每一個的相對兩側的水平方向延伸。
第21圖和第22圖示出了本發明的另一個實施例，其中相同的數字表示相同的區域、層或元件。第21圖是根據本發明又一實施例的半導體封裝的俯視示意圖。第22圖是沿著第21圖中的虛線I-I'截取的橫截面示意圖。
如第21圖和第22圖所示，提供了一種半導體封裝1i。半導體封裝1i可以包括2.5D扇出(fan-out)半導體封裝3。半導體封裝1i包括具有上表面10a和底表面10b的封裝基板10。2.5D扇出半導體封裝3安裝在上表面10a上。2.5D扇出半導體封裝3包括：重分佈層(RDL)結構21、第一半導體晶粒31、第二半導體晶粒32、模塑膠60和連接元件202。第一半導體晶粒31和第二半導體晶粒32通過重分佈層(RDL)結構21互連(interconnect)。RDL結構21形成在模塑料60和第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a上，以直接連接到第一半導體晶粒31和第二半導體晶粒32的接合焊盤。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但是不限於這兩種方式。第二半導體晶粒32可以包括其中堆疊有矽通孔(TSV)的複數個記憶體晶片的高頻寬記憶體(HBM)晶片。
在RDL結構21的底表面20b上設置有複數個連接元件202。通過連接元件202，RDL結構21電連接到封裝基板10。提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b沒有被模塑料60覆蓋。
根據本實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。根據本實施例，加強環40可以通過使用黏合 層固定到封裝基板10的上表面10a，但是固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
加強環40可以包括橫跨模塑料60的兩個加強筋401。如第21圖所示，加強筋401通過下傾部分401b一體地連接到加強環40。加強筋401沿著2.5D扇出RDL結構的兩個相對的側邊緣延伸。加強筋401與半導體晶粒31的背面表面31b部分重疊，與半導體晶粒32的背面表面32b部分重疊。加強筋401直接接觸模塑料60的上表面60a。加強筋401也可以直接接觸第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。這樣可以加強對半導體晶粒和模塑料的固定，保證半導體晶粒和模塑料的穩固性。
散熱器50可以通過熱介面材料層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b和加強筋401的上表面401a。如第21圖所示，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面部分地重疊。為了清楚起見，第21圖中未示出散熱器50。加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面直接接觸。當從上方觀察時，加強筋401可以是橫過模塑料60的直線形狀的筋條。然而，可以理解的是，加強筋401可以具有其他形狀。
第23圖和第24圖示出了本發明的另一個實施例，其中相同的數位標號表示相同的區域，層或元件。第23圖是根據本發明的又一個實施例的半導體封裝的示意性俯視圖。第24圖是沿著第23圖中的虛線I-I'截取的示意性橫截面圖。需要注意的是，以下實施例與上文的實施例結構上具有差異，例如以下實施例中採用的是將半導體封裝透過連接元件直接安裝到封裝基板上，並且加強環，加強筋等結構也是直接接觸封裝基板的(也就是說封裝基板10上可以不設有中間體或RDL結構等)。
如第23圖和第24圖所示，提供半導體封裝2a。半導體封裝2a包括安 裝在封裝基板10的上表面10a上的加強環40。根據本實施例，加強環40可以具有基本上為矩形輪廓的網格(grid)框架(frame)，但不限於此。加強環40包括條形的加強筋401，加強筋401與封裝基板10的上表面10a上的加強環40的網格框架共面。其中共面可以是加強筋410的上表面與封裝基板10的上表面10a共面；也可以是加強筋410的下表面與封裝基板10的下表面10a共面；當然也可以是以上兩種情況同時存在。共面的方式可以使加強環40和加強筋401的結構穩定性更好，保證機械強度，從而提高半導體封裝的結構穩定性和及機械性能。根據本實施例，加強筋401穿過半導體封裝2a的中心，這樣可以使加強環40的結構更加牢固可靠，使加強環40和加強筋401形成的結構防翹曲能力更強，提高封裝的機械性能。當然加強筋401也可以不穿過半導體封裝2a的中心。根據本發明的一個實施例，加強筋401與加強環40一體地或整體地(integrally)形成。一體形成可以是加強環40和加強筋401形成的結構機械強度更高，從而提高半導體封裝的結構強度和機械性能。例如，加強筋401和加強環40由諸如銅或銅合金的整體金屬件形成，但不是限於此。根據本發明的一個實施例，加強環40的寬度可以與加強筋401的寬度不同。例如，加強環40的寬度可以大於加強筋401的寬度，這樣可以使翹曲較嚴重的邊緣位置可以受到寬度較大的加強環40的保護，從而防止翹曲。當然加強環40的寬度也可以小於或等於加強筋401的寬度。
加強筋401與加強環40的兩個側杆402和404平行。平行設置可以方便製造並且提高結構穩定性。加強筋401設置在兩個側杆402和404之間並且整體地連接到兩個側杆406和408。兩個隔室(compartment)40a和40b由加強環40和加強筋401限定。兩個單獨的晶片封裝70和80分別安裝在兩個隔室40a和40b內的晶片安裝區域上，其中每個晶片封裝(例如晶片封裝70，80)可以包括一個或複數個晶粒(die)，並且每個晶片封裝還包括除晶粒之外的其他結構或部件，例如佈線層，模塑料，或其他電路，電容，電感，電阻，電路元件等。根據本發 明另一個實施例，在晶片安裝區域上安裝的也可以是晶粒(die)，也就是說可以將晶片封裝70替換為晶粒，和/或將晶片封裝80替換為晶粒。根據本發明的一個實施例，兩個晶片封裝70和80僅透過封裝基板10彼此電連接，也就是說，本實施例中未設置中間體或RDL結構等連接晶片封裝。兩個晶片封裝70和80彼此間隔開，加強筋401介於晶片封裝70和80之間。因此兩個晶片封裝70和80由封裝基板10的上表面10a上的加強筋401分開，這樣可以減少熱量聚集，加快散熱。並且兩個晶片封裝70和80形成由封裝基板10的上表面10a上的加強環40分隔的封裝陣列。此外，當晶片安裝區域上安裝的為晶粒(而不是晶片封裝70和80)時，可以在封裝基板10上形成晶粒陣列，這樣可以提高封裝的整合度。需要注意是，本發明中形成的半導體封裝(例如包括晶片封裝陣列或晶粒陣列)是成品，後續的步驟中不會再有切割等步驟，可以直接安裝到PCB等進行使用了。此外，本發明中制程的順序是先形成晶片封裝70和80(或晶粒)，然後將晶片封裝(或晶粒)安裝到封裝基板10上，最後安裝加強環40及加強筋401(兩者可同步安裝)。也就是說，晶片封裝70和80是提前製造，並完成切割之後的。然後安裝到封裝基板10上(封裝基板也是已經切割完成的)，這樣在安裝加強環及加強筋之後，後續無需再切割(也就是說得到就是可以單獨使用的半導體封裝了)。此外本實施例中晶片封裝70和80可以是半導體封裝(體)，也就是已經完成封裝和切割的單獨封裝。
封裝基板10可以具有接地環110，接地環110可以嵌入在封裝基板10中，並且從封裝基板10中暴露部分。接地環110可以連接到接地。根據本實施例，可選地，加強環40和/或加強筋401可以設置在封裝基板10的上表面10a上的接地環110上。加強環40和/或加強筋401可以焊接到接地環110上。或者，加強環40和/或加強筋401可以粘附(adhered)到接地環110上，例如透過導電材料粘附在接地環110上。在操作中，加強環40和加強筋401可以透過接地環110設置有接地 電壓(ground voltage)。這樣就可以將多餘的電流通向接地端，減少半導體封裝中的電流幹擾。封裝基板10可以包括在節電質核心(dielectric core)上的複數個焊盤，互連元件，以及電路線層或跡線。來自晶片封裝70和80的訊號或去往晶片封裝70和80的訊號可以透過焊盤，互連元件，電路線層和跡線傳輸。此外加強筋104與封裝基板10的上表面10a直接接觸。
根據本發明的一個實施例，晶片封裝70可以包括半導體晶粒701，諸如SOC晶粒，特殊應用積體電路(ASIC)或微處理器，但不限於此。晶片封裝80可以包括半導體晶粒801，例如高頻寬記憶體(HBM)晶片，其中堆疊有具有矽通孔(TSV)的複數個記憶體晶片，或為DRAM晶粒。根據本發明的一個實施例，晶片封裝70和80可以是倒裝晶片級封裝(FCCSP，flip-chip chip-scale package)或晶圓級封裝(WLP，wafer-level package)，但不限於此。也就是說，晶片封裝70和80可以是包括晶粒和其他部件(例如佈線層，焊球，模塑料，或其他電路，電容，電感，電阻，電路元件等)的封裝體；又或者，僅使用晶粒安裝在晶片安裝區域上，而不是安裝晶片封裝70和80；又或者，安裝至少一個晶片封裝和至少一個晶粒等。根據本發明的一個實施例，晶片封裝70和80可以是球柵陣列(BGA，ball-grid array)封裝，並且可以分別透過連接元件702和802安裝在封裝基板10的上表面10a上。例如，連接元件702和802可以包括焊球或凸塊，但不限於此。儘管未在圖中示出，但應理解，可以應用底部填充劑將位於封裝基板10與晶片封裝70和80之間的連接元件702和802封裝。
半導體封裝2a可以安裝在印刷電路板(PCB，printed circuit board)12上。半導體封裝2a可以透過連接元件102電耦合到PCB 12。例如，連接元件102可以包括球柵陣列(BGA)焊球或凸塊，但不限於此。
根據本發明的一個實施例，可以暴露晶片封裝70的背表面701b和晶片封裝80的背表面801b。根據本發明的一個實施例，晶片封裝70的背表面701b 和晶片封裝80的背表面801b可以與加強環40和/或加強筋401的上表面齊平，使得如果在半導體封裝2a上安裝散熱器(如圖22所示的散熱器50)時，散熱器可以與晶片封裝70的背表面701b，晶片封裝80的背表面801b，以及加強環40和/或加強筋401的上表面均直接接觸。這樣可以提高散熱效率，使得熱量可以直接透過加強環，加強筋傳遞到外界。當然也可以在背表面上塗覆熱界面材料以導熱，加快散熱。然而，應當理解，在一些實施例中，加強環40和/或加強筋401的上表面可以低於晶片封裝70的背表面701b和晶片封裝80的背表面801b。或者，加強環40和/或加強筋401的上表面可以高於晶片封裝70的背表面701b和晶片封裝80的背表面801b。此外需要特別注意的是，本發明中得到的半導體封裝是成品，可以直接安裝到PCB上的，而不是中間的半成品，本發明得到的半導體封裝2a在後續的製程中無需切割，而是可以整體拿去使用，例如安裝在PCB 12上。當然本發明中的半導體封裝上還可以設有其他的部件，例如保護層，散熱器等，在本實施例中為簡潔起見暫未示出。此外本實施例中在晶片封裝70和80(或晶粒)的背表面701b和801b上可以不設有加強環或加強筋等覆蓋，例如晶片封裝70和80(或晶粒)的背表面701b和801b中至少一個暴露出來，或者兩個都暴露出來。當然也可以設有加強環或加強筋等覆蓋背表面701b和801b。
應當理解，上述封裝陣列可包括更多半導體封裝，例如，如第25圖和第26圖所示，可以具有三個或三個以上半導體封裝。在第25圖中，同樣地，半導體封裝2b包括加強環40，加強環40安裝在封裝基板(例如第24圖所示的封裝基板10)的上表面上。根據本實施例，加強環40可以具有大致矩形輪廓的網格框架，但是不限於此。加強環40包括第一加強筋401a和第二加強筋401b，第一加強筋401a和第二加強筋401b與封裝基板的上表面上的加強環40的網格框架共面。根據本實施例，第一加強筋401a和第二加強筋401b均穿過半導體封裝2b的中心(或者與半導體封裝2b的中心相交)。第二加強筋401b在側杆402和側杆 404之間延伸。第一加強筋401a在第二加強筋401b和側杆408之間延伸。
根據本發明的一個實施例，第一加強筋401a和第二加強筋401b與加強環40一體形成(或整體形成)。例如，第一加強筋401a和第二加強筋401b以及加強環40由整體金屬片(如銅或銅合金，但不限於此)形成。根據本發明的一個實施例，加強環40的網格框架的寬度可以不同於第一加強筋401a和第二加強筋401b的寬度。例如，加強環40的網格框架的寬度可以大於第一和第二加強筋401a和401b的寬度。
三個隔室40a，40b和40c由加強環40的網格框架以及第一加強筋401a和第二加強筋401b限定。三個單獨的晶片封裝70，80和90分別安裝在三個隔室40a，40b和40c內的晶片安裝區域上。根據本發明的一個實施例，三個晶片封裝70,80和90僅透過封裝基板(例如第24圖所示的封裝基板10)彼此電連接。
在第26圖中，同樣地，半導體封裝2c包括安裝在封裝基板的上表面上的加強環40(如第24圖中所示的封裝基板10)。根據實施例，加強環40可以具有大致矩形輪廓的網格框架，但是不限於此。加強環40包括第一加強筋401a和第二加強筋401b，第一加強筋401a和第二加強筋401b與封裝基板(例如第24圖所示的封裝基板10)的上表面上的加強環40的柵格框架共面。根據本實施例，第一加強筋401a和第二加強筋401b均穿過半導體封裝2c的中心(或者與半導體封裝2b的中心相交)。第二加強筋401b在側杆402和側杆404之間延伸。第一加強筋401a在側杆406和側杆408之間延伸。第一加強筋401a與第二加強筋401b大致在半導體封裝2c的中心處相交。
根據本發明的一個實施例，第一加強筋401a和第二加強筋401b與加強環40一體形成(或整體形成)。例如，第一加強筋401a和第二加強筋以及加強環40由整體金屬片(如銅或銅合金，但不限於此)形成。根據本發明的一個實施例，加強環40的寬度可以與第一加強筋401a和第二加強筋401b的寬度不 同。例如，加強環40的寬度可以大於第一加強筋401a和第二加強筋401b的寬度。
四個隔室40a，40b，40c和40d由加強環40以及第一加強筋401a和第二加強筋401b限定。四個單獨的晶片封裝70，80，90和91分別安裝在四個隔室40a，40b，40c和40d內的晶片安裝區域上。根據本發明的一個實施例，四個晶片封裝70，80，90和91僅透過封裝基板(例如第24圖所示的封裝基板10)彼此電連接。
應當理解，本發明不限於一個隔室一個晶片(one-compartment-one-chip)的封裝佈置。例如，在一些實施例中，兩個或更多個晶片封裝可以安裝在一個隔間內的晶片安裝區域上。如第27圖所示，半導體封裝2d僅包括由加強環40以及第一加強筋401a和第二加強筋401b限定的三個隔室40a，40b和40c。晶片封裝90和91一起安裝在隔室40c內。
應當理解，其他電路元件可以與晶片封裝一起安裝在基板的上表面上。這些電路元件可以包括表面安裝技術(SMT，surface mount technique)元件。如第28圖所示，例如，半導體封裝2e包括電路元件490，例如與晶片封裝80和90一起安裝在封裝基板的上表面上的被動元件(例如電容器，電阻器或/和電感器等)。
在一些實施例中，如第28圖所示，晶片封裝70，80和90可以與加強環40和/或第一加強筋401a和第二加強筋401b熱(thermally)接觸。例如，如第28圖所示，可以將導熱膠或導熱膏750施加到晶片封裝70，80和90與第二加強筋401b之間的間隙。當然也可以將導熱膠或導熱膏750設置在晶片封裝70，80與第一加強筋401a之間的間隙。透過提供這樣的配置，由晶片封裝70，80和90產生的熱量可以以更有效的方式消散。
本實施例中，晶片封裝(例如晶片封裝70，80)透過連接元件(例如連接元件702，802)直接安裝在封裝基板10上，在封裝基板10上沒有如同第2 圖或第22圖等所示的需要中間體或RDL結構，並且加強環40和加強筋401與封裝基板10的上表面直接接觸，因此可以進一步提高加強環和加強筋形成的結構的機械強度，並且直接接觸可以直接作用於封裝基板上，從而更好的防止封裝基板的翹曲等問題，進一步提高封裝結構的機械強度和機械性能。本實施例中晶片封裝(例如晶片封裝70，80)還包括一個或複數個晶粒，以及其他電路，或電氣部件(如電容電阻等被動部件)，在發熱量更大的情況下，本實施例中設置加強筋以提高散熱效率。因此本實施例中不僅可以控制由於各種封裝部件或材料的熱膨脹係數(TCE，thermal coefficient of expansion)的差異而發生的翹曲，透過將加強環直接設置在封裝基板上，並且設置加強筋提高加強環和加強筋形成的結構的機械強度來為電子元件封裝提供額外支撐，減少翹曲；還可以在封裝集成度更高的情況下提高散熱效率(即晶片封裝可以包括複數個晶粒及其他電路或部件等)。
同時本發明中得到的半導體封裝是成品，是在製造廠或封裝廠製作完成後的產品，而不是在製造廠或封裝廠的中間半成品(例如還未完成切割，而是還在晶圓等載體上，進行顯影，蝕刻或填充模塑材料(模塑料)等)，這些半成品後續還需要進行切割才能成為單個的封裝，然後才可以安裝到PCB等上使用。本發明中半導體封裝(例如第24圖所示的半導體封裝2a)已經是完成切割後的成品，半導體封裝2a在後續的製程中無需切割，而是可以整體拿去使用，例如安裝在PCB 12(如第24圖所示)上。此外本發明中得到的是封裝陣列，也就本發明的成品即為包括有複數個晶片封裝的半導體封裝(而不是單個的晶片封裝，半導體器件或裝置，或半導體封裝等)。並且由於本發明中晶片封裝是已經完成切割之後，然後安裝到封裝基板上(封裝基板也是已經切割完成的)，這樣在安裝加強環及加強筋之後，後續無需再切割，因此安裝的加強環和加強筋可以最大限度的防止封裝翹曲，提高封裝的機械強度。而如果有些技術中是 在晶圓製程中，例如在整個晶圓等上形成晶粒以及類似於加強環的支撐結構後再切割支撐結構，就會因切割製程結構而產生應力，從而使切割後的單個封裝更容易產生變形，翹曲等問題。也就是說，本發明中先進行切割，已經釋放了(部分)應力，再安裝加強環和加強筋，相比上述的其他技術會更好的防止翹曲和變形。並且本發明中無需對加強環(例如加強環40)進行切割操作，加強環和加強筋同時位於單一化(或單個)的半導體封裝(例如半導體封裝1a，2a等)中。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
2a‧‧‧半導體封裝
40‧‧‧加強環
401‧‧‧加強筋
40a、40b‧‧‧隔室
402、404、406、408‧‧‧側杆
70、80‧‧‧晶片封裝
701、801‧‧‧半導體晶粒

Claims (19)

  1. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶片封裝，分別安裝在至少兩個隔室內的晶片安裝區域上，以在該封裝基板上構成封裝陣列。
  2. 如申請專利範圍第1項所述的半導體封裝，其中該加強筋穿過該半導體封裝的中心。
  3. 如申請專利範圍第1項所述的半導體封裝，其中該加強環包括矩形輪廓的網格框架，並且該加強筋與該網格框架共面。
  4. 如申請專利範圍第3項所述的半導體封裝，其中該加強環的網格框架的寬度不同於該加強筋的寬度。
  5. 如申請專利範圍第1項所述的半導體封裝，其中該加強筋與該封裝基板的上表面直接接觸。
  6. 如申請專利範圍第1項所述的半導體封裝，其中該加強環和/或該加強筋粘附到該封裝襯底的接地環上。
  7. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝僅透過該封裝基板彼此電連接。
  8. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝由該加強筋分開。
  9. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝是倒裝晶片級封裝或晶圓級封裝。
  10. 如申請專利範圍第1項所述的半導體封裝，其中包括複數個連接元件，設置在該封裝基板的底表面上。
  11. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝中的一個的背表面暴露出來。
  12. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝中的一個的背表面與該加強環的上表面齊平。
  13. 如申請專利範圍第1項所述的半導體封裝，其中該加強筋和該加強環由整體金屬片形成。
  14. 如申請專利範圍第1項所述的半導體封裝，還包括：表面安裝技術元件，與至少兩個晶片封裝一起安裝在封裝基板的上表面上。
  15. 如申請專利範圍第1項所述的半導體封裝，其中該至少兩個晶片封裝與該加強環和/或該加強筋熱接觸。
  16. 如申請專利範圍第15項所述的半導體封裝，還包括：導熱膠或導熱膏，設置在至少兩個晶片封裝和加強筋之間的間隙中。
  17. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個晶片封裝，分別安裝在該加強環內的晶片安裝區域上並由該加強筋分開，以在該封裝基板上構成封裝陣列；以及表面安裝技術元件，與該至少兩個晶片封裝一起安裝在該封裝基板的上表面上。
  18. 一種半導體封裝，包括：封裝基板，具有上表面和底表面； 加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個晶片封裝，分別安裝在該封裝基板上並由該加強筋分開，以在該封裝基板上構成封裝陣列。
  19. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；加強環，安裝在該封裝基板的上表面上，其中該加強環包括加強筋，該加強筋與該加強環共面；至少兩個隔室，由該加強環和該加強筋限定；以及至少兩個晶粒，分別安裝在至少兩個隔室內的晶片安裝區域上，以在該封裝基板上構成晶粒陣列。
TW108100172A 2018-01-08 2019-01-03 半導體封裝 TWI685923B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US15/863,984 US10573579B2 (en) 2017-03-08 2018-01-08 Semiconductor package with improved heat dissipation
US15/863,984 2018-01-08
US201862616023P 2018-01-11 2018-01-11
US62/616,023 2018-01-11
US16/217,016 2018-12-11
US16/217,016 US11302592B2 (en) 2017-03-08 2018-12-11 Semiconductor package having a stiffener ring

Publications (2)

Publication Number Publication Date
TW201931531A TW201931531A (zh) 2019-08-01
TWI685923B true TWI685923B (zh) 2020-02-21

Family

ID=64746506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100172A TWI685923B (zh) 2018-01-08 2019-01-03 半導體封裝

Country Status (3)

Country Link
EP (1) EP3509097A1 (zh)
CN (1) CN110021591A (zh)
TW (1) TWI685923B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242360B (zh) * 2019-07-19 2022-08-26 江苏长电科技股份有限公司 fcBGA封装结构及其制备方法
US11114389B2 (en) * 2019-09-17 2021-09-07 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing a semiconductor package
US11469152B2 (en) * 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
CN111128766A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种改善翘曲的封装方法
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11282765B2 (en) * 2020-03-11 2022-03-22 Mellanox Technologies, Ltd. Stiffener ring
CN112203418A (zh) * 2020-09-30 2021-01-08 江苏金黄光智慧照明研究院有限公司 一种组合式pcb板及带有该pcb板的数码显示屏
US11637072B2 (en) * 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
CN114513893A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种加强结构及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207415A (ja) * 2002-12-25 2004-07-22 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
US20150357255A1 (en) * 2013-05-30 2015-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Packages and Methods for Forming the Same
US20170053853A1 (en) * 2012-12-04 2017-02-23 General Electric Company Heat spreader with flexible tolerance mechanism

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US9136159B2 (en) * 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
TWI567882B (zh) * 2015-12-15 2017-01-21 財團法人工業技術研究院 半導體元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207415A (ja) * 2002-12-25 2004-07-22 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
US20170053853A1 (en) * 2012-12-04 2017-02-23 General Electric Company Heat spreader with flexible tolerance mechanism
US20150357255A1 (en) * 2013-05-30 2015-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Packages and Methods for Forming the Same

Also Published As

Publication number Publication date
CN110021591A (zh) 2019-07-16
EP3509097A1 (en) 2019-07-10
TW201931531A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
TWI685923B (zh) 半導體封裝
TWI685082B (zh) 半導體封裝
US11728232B2 (en) Semiconductor package having a stiffener ring
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US7339278B2 (en) Cavity chip package
US9761540B2 (en) Wafer level package and fabrication method thereof
US8004079B2 (en) Chip package structure and manufacturing method thereof
US8604603B2 (en) Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
TWI631676B (zh) 電子封裝件及其製法
TWI811383B (zh) 半導體封裝
KR101046252B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
KR20120135897A (ko) 리세스된 반도체 기판
US20210272930A1 (en) Semiconductor package
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
KR101056750B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
KR20150116844A (ko) 패키지 온 패키지 구조들
CN114551369A (zh) 电子封装件及其制法
TWI797701B (zh) 半導體裝置及其製造方法
TW202306093A (zh) 半導體封裝
KR20110044963A (ko) Ｔｓｖ를 이용한 적층 칩 패키지
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
TWI811971B (zh) 半導體封裝及其形成方法
US20220406755A1 (en) Semiconductor package and method of fabricating the same
WO2014171403A1 (ja) 半導体装置