CN112242360B - fcBGA封装结构及其制备方法 - Google Patents
fcBGA封装结构及其制备方法 Download PDFInfo
- Publication number
- CN112242360B CN112242360B CN201910652993.3A CN201910652993A CN112242360B CN 112242360 B CN112242360 B CN 112242360B CN 201910652993 A CN201910652993 A CN 201910652993A CN 112242360 B CN112242360 B CN 112242360B
- Authority
- CN
- China
- Prior art keywords
- fan
- substrate
- injection molding
- fcbga
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000004806 packaging method and process Methods 0.000 claims abstract description 61
- 230000017525 heat dissipation Effects 0.000 claims abstract description 45
- 238000001746 injection moulding Methods 0.000 claims abstract description 43
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 31
- 238000002360 preparation method Methods 0.000 claims abstract description 7
- 239000010931 gold Substances 0.000 claims description 48
- 229910052737 gold Inorganic materials 0.000 claims description 48
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000002313 adhesive film Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000002470 thermal conductor Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种fcBGA封装结构及其制备方法，fcBGA封装结构包括基板，所述基板具有相对设置的第一表面、第二表面；位于所述第一表面的扇出型封装结构；包封所述扇出型封装结构的第二注塑结构；散热组件，包括位于所述扇出型封装结构的周围且被所述第二注塑结构包封的加强导热件、位于所述扇出型封装结构背离所述基板的一侧的散热结构。本发明的fcBGA封装结构，通过在所述扇出型封装结构的周围的加强导热件，能够迅速地将所述扇出型封装结构周围的热量传递至散热结构，增强散热效果，同时能够提高强度。
Description
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种fcBGA封装结构及其制备方法。
背景技术
目前，fcBGA(Flip Chip Ball Grid Array)的热管理能力被采用烧结型的导热材料和热导路径所限制。先进的fcBGA需要烧结型的导热材料和在FC芯片上采用背金层以提高热管理的能力。
在扇出型的fcBGA中，特别是体积大厚度较薄的扇出型封装结构在倒装流程中会因热翘曲的不匹配导致倒装虚焊或无焊接的问题。另外在扇出型封装结构的背金层在切割前由于前期的制作流程会出现表面缺陷，如刮伤和污染，影响出货率。
有鉴于此，有必要提供一种改进的封装结构及其制备方法，以解决上述问题。
发明内容
本发明的目的在于提供一种封装结构及其制备方法。
为实现上述发明目的，本发明采用如下技术方案：
一种fcBGA封装结构，包括
基板，所述基板具有相对设置的第一表面、第二表面；
位于所述第一表面的扇出型封装结构；
包封所述扇出型封装结构的第二注塑结构；
散热组件，包括位于所述扇出型封装结构的周围且被所述第二注塑结构包封的加强导热件、位于第二注塑结构背离所述基板的一侧的散热结构。
进一步地，所述加强导热件为硅块、或金属块、或硅块和金属块的堆叠结构。
进一步地，所述金属包括铜。
进一步地，所述散热结构包括背金层，或所述散热结构包括烧结型导热胶及散热片；或所述散热结构包括位于所述扇出型封装结构背离所述基板的一侧的背金层、位于所述背金层背离所述扇出型封装结构的一侧的烧结型导热胶、位于所述烧结型导热胶背离所述背金层的一侧的散热片。
进一步地，所述背金层为Ti/Ni/Ag或Ti/Ni/Au或Ti/Cu。
进一步地，所述背金层呈切割图案形排布。
进一步地，所述散热结构包括背金层，所述加强导热件为金属结构或包含金属结构，所述金属结构与所述背金层或所述基板电性连接以形成电磁屏蔽。
进一步地，所述扇出型封装结构包括转接板、位于所述转接板背面的至少一个有源元件、包封所述有源元件的第一注塑结构，所述有源元件背离所述转接板的一侧向外裸露，或所述有源元件背离所述转接板的一侧被所述第一注塑结构包封。
进一步地，所述扇出型封装结构还包括位于所述转接板上的内加强导热件，所述内加强导热件的侧面被所述第一注塑结构包封，所述内加强导热件背离所述转接板的一侧向外裸露。
进一步地，所述散热结构包括背金层，所述内加强导热件为金属结构或包含金属结构，所述金属结构与所述背金层、或所述转接板电连接形成电磁屏蔽。
进一步地，所述扇出型封装结构还包括位于所述转接板上的传感器或芯片堆叠结构，所述第一注塑结构包封所述传感器或芯片堆叠结构，所述传感器或芯片堆叠结构背离所述转接板的一侧向外裸露，或所述传感器或芯片堆叠结构背离所述转接板的一侧被所述第一注塑结构包封。
进一步地，所述fcBGA封装结构还包括位于所述基板上的传感器或芯片堆叠结构，所述第二注塑结构包封所述传感器或芯片堆叠结构，所述传感器或芯片堆叠结构背离所述转接板的一侧向外裸露。
进一步地，所述fcBGA封装结构还包括被动元件，所述被动元件位于所述基板正面且位于所述第二注塑结构内；或所述被动元件位于所述基板的第二表面。
为实现上述发明目的，还可采用如下方案：
一种fcBGA封装结构的制备方法，包括如下步骤：
将背面塑封的扇出型封装结构、加强导热件贴装在基板的第一表面；
将贴装扇出型封装结构和加强导热件后的基板贴装在中转板上；
进行注塑封装；
将所述基板与所述中转板分离或裁边；
进行背金层的沉积；
贴装散热片；
在基板的第二表面植球；
切割成单品。
进一步地，注塑封装采用背面全覆盖式封装方法、或背面胶膜保护的露局部塑封方法。
进一步地，在沉积背金层前，fcBGA封装结构的制备方法还包括露出芯片和加强导热件；
采用背面全部覆盖封装方法，减薄注塑封装结构露出芯片和加强导热件；
或采用背面胶膜保护的露芯片塑封方法，去除胶膜露出芯片和加强导热件。
进一步地，将所述基板与所述中转板分离后在所述基板的第二表面贴上保护膜。
进一步地，沉积形成切割图案形排布的所述背金层。
与现有技术相比，本发明的有益效果是：本发明的fcBGA封装结构，通过在所述扇出型封装结构的周围的加强导热件，能够迅速地将所述扇出型封装结构周围的热量传递至散热结构，增强散热效果，同时能够提高强度。
附图说明
图1是本发明一较佳实施例的fcBGA封装结构示意图；
图2是本发明另一较佳实施例的fcBGA封装结构示意图；
图3是本发明另一较佳实施例的fcBGA封装结构示意图；
图4是本发明另一较佳实施例的fcBGA封装结构示意图；
图5是本发明另一较佳实施例的fcBGA封装结构示意图；
图6a～图6g是本发明一较佳实施例的fcBGA封装结构制备方法流程示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本申请的主题的基本结构。
另外，本文使用的“和/或”表示“或”或者“和”，例如“M和/或N”，表示M，或N，或M和N三种情况。
请参阅图1～图5所示，为本发明较佳实施例的fcBGA封装结构100。
所述fcBGA封装结构100包括基板1、位于所述第一基板1上的扇出型封装结构2、散热组件3及第二注塑结构4。
其中，所述基板1选自有机基板、包封类基板、堆叠重布线的异质叠层类中的一种，且所述基板1具有相对设置的第一表面、第二表面。所述基板的第二表面具有焊球11。
如图1～图4所示，所述扇出型封装结构2包括转接板21、位于所述转接板 21背面的至少一个有源元件22、位于所述转接板21与所述有源元件22之间的第一底填结构23、第一注塑结构24，所述第一注塑结构24包封所述有源元件 22和第一底填结构23，但所述有源元件22背离所述转接板21的一侧向外裸露，使得所述扇出型封装结构2为背面裸露出封装的结构。当然，所有的实施例均可以如图5所示，所述有源元件22背离所述转接板21的一侧被所述第一注塑结构24包封，其他结构于此不再赘述。
进一步地，如图2所示，所述扇出型封装结构2还包括位于所述转接板21 上的传感器或芯片堆叠结构25，所述第一注塑结构24包封所述传感器或芯片堆叠结构25，所述传感器或芯片堆叠结构25背离所述转接板21的一侧向外裸露。通过集成多个传感器或芯片堆叠结构25，使得所述fcBGA的功能多样化。当然，所述传感器或芯片堆叠结构25背离所述转接板21的一侧也可以被所述第一注塑结构24包封。
另外，如图4所示，所述扇出型封装结构2还包括位于所述转接板21上的内加强导热件26，能够提高所述扇出型封装结构2自身的强度和导热效果。具体地，所述内加强导热件26通过粘结剂粘贴于所述转接板21上，其侧面被所述第一注塑结构24包封，其背离所述转接板21的一面向外暴露，以与至少部分所述散热组件3构成导热路径。
如图1～图4所示，所述第一注塑结构24对其他元件的包封并非全部包覆，而是裸露功能芯片的局部包封。如图5所示，所述第一注塑结构24对其他元件的包封为全部包覆。另外，本领域技术人员可以理解的是，芯片为有源元件的一种，为了方便描述，本申请文件中部分地方以芯片作为有源元件的代表进行说明，并非排除芯片外的其他有源元件。
所述散热组件3包括位于所述扇出型封装结构2的周围的加强导热件31、位于所述扇出型封装结构2背离所述基板1的一侧的散热结构32。通过设置加强导热件31，迅速地将所述扇出型封装结构2周围的热量传递至散热结构32，增强散热效果，同时能够提高强度。
所述加强导热件31为硅块、或金属块、或硅块和金属块的堆叠结构；所述金属包括但不限于铜，还可以为其它高导热金属和合金。其中采用硅块和金属块的混合金属时导热和加强效果更佳。一具体实施例中，如图3所示，所述加强导热件31为硅和铜的堆叠结构，既能增强强度又能提高导热效果。具体地，铜靠近所述基板1，所述硅位于铜背离所述基板1的一侧，与所述扇出型封装结构2向外裸露的芯片的材料一致，形成所述散热结构32时可不考虑材料差异带来的影响。
所述散热结构32可以为现有技术中任意一种。所述散热结构32可以包括背金层321，也可包括通过烧结型导热胶322连接的散热片323。如图1～4所示的实施例中，所述散热结构32包括位于所述扇出型封装结构2背离所述基板1 的一侧的背金层321、位于所述背金层321背离所述扇出型封装结构2的一侧的烧结型导热胶322、位于所述烧结型导热胶322背离所述背金层321的一侧的散热片323，散热效果更好。
所述背金层321为Ti/Ni/Ag或Ti/Ni/Au或Ti/Cu等金属叠层。通过薄薄的一层Ti增强所述背金层321与扇出型封装结构2向外裸露的有源元件22等的粘结性，通过厚度适中的Ni层提高导热性，最后通过Ag或Au保护Ni层。
进一步地，所述背金层321呈切割图案形排布，便于后续激光分割，或分散应力，不易损坏背金层321。
另外，在具有背金层321的实施例中，所述加强导热件31可以为金属结构或包含金属结构，所述金属结构与所述背金层321或所述基板1电连接形成电磁屏蔽结构，本领域技术人员可以理解的是，所述金属结构与所述基板1内的接地线电性连接。
在具有背金层321、内加强导热件26的实施例中，所述内加强导热件26 可以为金属结构或包含金属结构，所述金属结构与所述背金层321或所述转接板21电连接形成电磁屏蔽结构，本领域技术人员可以理解的是，所述金属结构与所述转接板21内的接地线电性连接。
所述第二注塑结构4包封所述扇出型封装结构2、所述加强导热件31，形成完整的封装结构，通过两次注塑封装所述有源元件，能够在倒装回流焊中平衡热翘曲。
本领域人员可以理解的是，所述第二注塑结构4包括供所述扇出型封装结构2背离所述基板1的一侧向外裸露的窗口，也即所述扇出型封装结构2背离所述基板1的一侧不被所述第二注塑结构4包封。
进一步地，所述第二注塑结构4包覆所述基板1的侧面，位于所述基板1 的侧面外的所述第二注塑结构4的厚度大于0，能够增强稳定性。
另外，所述fcBGA封装结构100还包括位于所述基板1正面的传感器或芯片堆叠结构5，所述第二注塑结构4同时包封该传感器或芯片堆叠结构5、所述扇出型封装结构2、所述加强导热件31。
所述fcBGA封装结构100还包括被动元件6，所述被动元件6位于所述基板1第一表面且位于所述第二注塑结构4内，所述被动元件6位于所述扇出型封装结构2周围；或所述被动元件6位于所述基板1的第二表面。
以下将以具体图示实施例说明本发明的fcBGA封装结构100。
请参考图1所示，为本发明一较佳实施例的fcBGA封装结构100，其包括基板1、位于所述基板1第一表面的扇出型封装结构2、位于基板1第一表面且位于所述扇出型封装结构2周围的加强导热件31、位于所述扇出型封装结构2 与所述基板1之间的第二底填结构、第二注塑结构4、散热结构32、位于所述基板1第二表面的焊球11，所述散热结构32包括位于所述扇出型封装结构2 背离所述基板1的一侧的背金层321、通过烧结型导热胶322粘接于所述背金层321背离所述扇出型封装结构2的一侧的散热片323。
所述加强散热结构32具体为硅块，将所述扇出型封装结构2侧面的热迅速地传导给所述散热结构32，增强了散热效果。
所述扇出型封装结构2包括转接板21、位于所述转接板21背面的至少一个有源元件22、位于所述转接板21与所述有源元件22之间的第一底填结构23、第一注塑结构24，所述第一注塑结构24包封所述有源元件22和第一底填结构 23，但所述有源元件背离所述转接板21的一侧向外裸露，使得所述扇出型封装结构2为背面裸露出封装的结构。
所述第二注塑结构4包覆所述扇出型封装结构2、所述加强导热件31、所述基板1的侧面，且所述扇出型封装结构2、所述加强导热件31背离所述基板 1的一侧向外裸露。
请具体参考图2所示，为本发明另一较佳实施例的fcBGA封装结构100，其与图1所示实施例的区别仅在于：
所述扇出型封装结构2还包括位于所述转接板21上的传感器或芯片堆叠结构25，所述第一注塑结构24包封所述传感器或芯片堆叠结构25。
所述fcBGA封装结构100还包括位于所述基板1第一表面且被所述第二注塑结构4包封的被动元件6、位于所述基板1第二表面的被动元件6。
其他结构与图1均相同，于此不再赘述。
请具体参考图3所示，为本发明另一较佳实施例的fcBGA封装结构100，其与图2所示实施例的区别仅在于：
所述加强导热件31为硅块和金属块的堆叠结构；具体为硅和铜的堆叠结构，既能增强强度又能提高导热效果。具体地，铜靠近所述基板1，所述硅位于铜背离所述基板1的一侧，与所述扇出型封装结构2向外裸露的芯片的材料一致，形成所述散热结构32时可不考虑材料差异带来的影响。
其他结构与图2均相同，于此不再赘述。
请具体参考图4所示，为本发明另一较佳实施例的fcBGA封装结构100，其与图1所示实施例的区别仅在于：
所述扇出型封装结构2还包括位于所述转接板21上的内加强导热件26，能够提高所述扇出型封装结构2的强度和导热效果。具体地，所述内加强导热件26通过粘结剂粘贴于所述转接板21上，其侧面被所述第一注塑结构24包封，其背离所述转接板21的一面向外暴露，以与至少部分所述散热组件3构成导热路径。所述内加强导热件26可以为金属结构或所述内加强导热件26包含金属结构，所述金属结构与背金层321或所述转接板21电连接形成电磁屏蔽结构。
其他结构与图1均相同，于此不再赘述。
请具体参考图5所示，为本发明另一较佳实施例的fcBGA封装结构100，其与图2所示实施例的区别仅在于：
所述有源元件22、所述传感器或芯片堆叠结构25背离所述转接板21的一侧被所述第一注塑结构24包封，其他结构于此不再赘述。
其他结构与图2均相同，于此不再赘述。
请具体参考图6a～图6g所示，本发明还提供一种封装结构制备方法，包括如下步骤：
请参阅图6a～图6b所示，S1将背面塑封的扇出型封装结构2、加强导热件 31贴装在基板1的第一表面。其中，所述扇出型封装结构2、加强导热件31 采用上述任意一种，于此不再赘述。两者的贴装顺序可根据两者的具体设计、翘曲程度进行优化。
该步骤中，还可以同时在基板1的第一表面贴装所述传感器或芯片堆叠结构5和/或被动元件6，以形成不同结构的fcBGA封装结构100。
贴装后，可对所述扇出型封装结构2与所述基板1之间进行底填，增强稳定性，当然也可以不进行底填。
请参阅图6c所示，S2将贴装扇出型封装结构2和加强导热件31后的基板 1贴装在所述中转板7上。本领域技术人员可以理解的是，所述中转板7的材质和形状不限，只要能够粘贴扇出型封装结构2和加强导热件31，并在后续工艺中进行分离即可。例如，所述中转板为可选择的带胶带的中转板、或特制的工艺载板上，所述工艺载板包括但不限于带热分离膜的多层双面胶的圆形或正方形或长方形金属或玻璃或有机载板。
请参阅图6d所示，S3进行注塑封装，形成第二注塑结构4。注塑封装可采用背面全覆盖式封装方法，即将所述扇出型封装结构2和加强导热件31的背面全部覆盖，可避免回流翘曲；在无回流翘曲的问题时，也可以采用背面胶膜保护的露局部塑封方法，即在后续工序中需要透过所述注塑封装结构向外裸露的芯片、加强导热件31等处通过胶膜进行保护，然后再进行注塑封装，后续简单地去除胶膜便可露出芯片、加强导热件31。
S4与所述中转板分离或裁边，分离后可选择性地在第二表面贴上保护膜。
S5露出芯片和加强导热件31。具体地，S3采用背面全部覆盖封装方法时，减薄注塑封装结构露出芯片和加强导热件31，具体采用基板1或晶圆减薄方式来露出芯片背面；采用背面胶膜保护的露芯片塑封方法时，去除胶膜露出芯片和加强导热件31。当然也可以不包含该步骤，即不露出芯片和加强导热件31，制备的fcBGA封装结构中，所述芯片和所述加强导热件31的背面被所述第二注塑结构4包封。
请参阅图6e所示，S6湿法或干法蚀刻清洗后进行背金层321的沉积和可选的图案分割成型。清洗后，所述芯片和所述加强导热件31的表面为粗糙面，能够增加与所述背金层321的附着力。
请参阅图6f所示，S7贴装散热片323，具体地在板材、或晶圆级、或单粒上进行散热片323的贴装。
请参阅图6g所示，S8在基板1的第二表面植球，还可以在第二表面贴装被动元件6。
S9切割成单品。
综上所述，本发明的fcBGA封装结构100，通过在所述扇出型封装结构2 的周围的加强导热件31，能够迅速地将所述扇出型封装结构2周围的热量传递至散热结构32，增强散热效果，同时能够提高强度。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明，它们并非用以限制本申请的保护范围，凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。
Claims (17)
1.一种fcBGA封装结构，其特征在于：包括
基板，所述基板具有相对设置的第一表面、第二表面；
位于所述第一表面的扇出型封装结构；
包封所述扇出型封装结构的第二注塑结构；
散热组件，包括位于所述扇出型封装结构的周围且被所述第二注塑结构包封的加强导热件、位于所述扇出型封装结构背离所述基板的一侧的散热结构，所述加强导热件为硅块和金属块的堆叠结构，所述加强导热件的金属块靠近所述基板的一侧，所述硅块位于金属块背离所述基板的一侧；所述硅块与所述扇出型封装结构向外裸露的芯片的材料一致，且向外裸露的芯片及所述硅块分别直接接触散热结构。
2.根据权利要求1所述的fcBGA封装结构，其特征在于：所述金属块包括铜。
3.根据权利要求1所述的fcBGA封装结构，其特征在于：所述散热结构包括背金层，或所述散热结构包括烧结型导热胶及散热片；或所述散热结构包括位于所述扇出型封装结构背离所述基板的一侧的背金层、位于所述背金层背离所述扇出型封装结构的一侧的烧结型导热胶、位于所述烧结型导热胶背离所述背金层的一侧的散热片。
4.根据权利要求3所述的fcBGA封装结构，其特征在于：所述背金层为Ti/Ni/Ag或Ti/Ni/Au或Ti/Cu。
5.根据权利要求3所述的fcBGA封装结构，其特征在于：所述背金层呈切割图案形排布。
6.根据权利要求1所述的fcBGA封装结构，其特征在于：所述散热结构包括背金层，所述加强导热件为金属结构或包含金属结构，所述金属结构与所述背金层或所述基板电性连接以形成电磁屏蔽。
7.根据权利要求1～6中任意一项所述的fcBGA封装结构，其特征在于：所述扇出型封装结构包括转接板、位于所述转接板背面的至少一个有源元件、包封所述有源元件的第一注塑结构，所述有源元件背离所述转接板的一侧向外裸露，或所述有源元件背离所述转接板的一侧被所述第一注塑结构包封。
8.根据权利要求7所述的fcBGA封装结构，其特征在于：所述扇出型封装结构还包括位于所述转接板上的内加强导热件，所述内加强导热件的侧面被所述第一注塑结构包封，所述内加强导热件背离所述转接板的一侧向外裸露。
9.根据权利要求8所述的fcBGA封装结构，其特征在于：所述散热结构包括背金层，所述内加强导热件为金属结构或包含金属结构，所述金属结构与所述背金层、或所述转接板电连接形成电磁屏蔽。
10.根据权利要求7所述的fcBGA封装结构，其特征在于：所述扇出型封装结构还包括位于所述转接板上的传感器或芯片堆叠结构，所述第一注塑结构包封所述传感器或芯片堆叠结构，所述传感器或芯片堆叠结构背离所述转接板的一侧向外裸露，或所述传感器或芯片堆叠结构背离所述转接板的一侧被所述第一注塑结构包封。
11.根据权利要求1～6任一项所述的fcBGA封装结构，其特征在于：所述fcBGA封装结构还包括转接板、位于所述转接板上的传感器或芯片堆叠结构，所述第二注塑结构包封所述传感器或芯片堆叠结构，所述传感器或芯片堆叠结构背离所述转接板的一侧向外裸露。
12.根据权利要求1～6任一项所述的fcBGA封装结构，其特征在于：所述fcBGA封装结构还包括被动元件，所述被动元件位于所述基板正面且位于所述第二注塑结构内；或所述被动元件位于所述基板的第二表面。
13.一种fcBGA封装结构的制备方法，其特征在于：包括如下步骤：
将背面塑封的扇出型封装结构、加强导热件贴装在基板的第一表面，所述加强导热件为硅块和金属块的堆叠结构，所述加强导热件的金属块靠近所述基板的一侧，所述硅块位于金属块背离所述基板的一侧；所述硅块与所述扇出型封装结构向外裸露的芯片的材料一致；
将贴装扇出型封装结构和加强导热件后的基板贴装在中转板上；
进行注塑封装，形成第二注塑结构，所述第二注塑结构包封所述扇出型封装结构、加强导热件；
将所述基板与所述中转板分离或裁边；
进行背金层的沉积；
贴装散热结构，向外裸露的芯片及所述硅块分别直接接触散热结构；
在基板的第二表面植球；
切割成单品。
14.根据权利要求13所述的fcBGA封装结构的制备方法，其特征在于：注塑封装采用背面全覆盖式封装方法、或背面胶膜保护的露局部塑封方法。
15.根据权利要求13所述的fcBGA封装结构的制备方法，其特征在于：在沉积背金层前，fcBGA封装结构的制备方法还包括露出芯片和加强导热件；
采用背面全部覆盖封装方法，减薄注塑封装结构露出芯片和加强导热件；
或采用背面胶膜保护的露芯片塑封方法，去除胶膜露出芯片和加强导热件。
16.根据权利要求13所述的fcBGA封装结构的制备方法，其特征在于：将所述基板与所述中转板分离后在所述基板的第二表面贴上保护膜。
17.根据权利要求13所述的fcBGA封装结构的制备方法，其特征在于：沉积形成切割图案形排布的所述背金层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910652993.3A CN112242360B (zh) | 2019-07-19 | 2019-07-19 | fcBGA封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910652993.3A CN112242360B (zh) | 2019-07-19 | 2019-07-19 | fcBGA封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112242360A CN112242360A (zh) | 2021-01-19 |
| CN112242360B true CN112242360B (zh) | 2022-08-26 |
Family
ID=74168359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910652993.3A Active CN112242360B (zh) | 2019-07-19 | 2019-07-19 | fcBGA封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112242360B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031247A (zh) * | 2021-08-23 | 2023-04-28 | 荣耀终端有限公司 | 电子设备及芯片封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140252645A1 (en) * | 2013-03-06 | 2014-09-11 | Qualcomm Incorporated | Thermal design and electrical routing for multiple stacked packages using through via insert (tvi) |
| CN105097729A (zh) * | 2014-05-22 | 2015-11-25 | 爱思开海力士有限公司 | 多芯片封装体及其制造方法 |
| US20190051615A1 (en) * | 2016-04-02 | 2019-02-14 | Intel Corporation | Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration |
| CN110021591A (zh) * | 2018-01-08 | 2019-07-16 | 联发科技股份有限公司 | 半导体封装 |
-
2019
- 2019-07-19 CN CN201910652993.3A patent/CN112242360B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140252645A1 (en) * | 2013-03-06 | 2014-09-11 | Qualcomm Incorporated | Thermal design and electrical routing for multiple stacked packages using through via insert (tvi) |
| CN105097729A (zh) * | 2014-05-22 | 2015-11-25 | 爱思开海力士有限公司 | 多芯片封装体及其制造方法 |
| US20190051615A1 (en) * | 2016-04-02 | 2019-02-14 | Intel Corporation | Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration |
| CN110021591A (zh) * | 2018-01-08 | 2019-07-16 | 联发科技股份有限公司 | 半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112242360A (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220262753A1 (en) | Semiconductor device with thin redistribution layers | |
| KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
| CN101989558B (zh) | 半导体器件及其制造方法 | |
| US9780079B2 (en) | Semiconductor die assembly and methods of forming thermal paths | |
| CN103681468B (zh) | 在Fo-WLCSP中形成双面互连结构的半导体器件和方法 | |
| CN104253058B (zh) | 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置 | |
| TWI677034B (zh) | 單次式封裝 | |
| TW201705315A (zh) | 半導體裝置以及形成具有小ｚ方向尺寸的半導體封裝的方法 | |
| US9449946B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP2111636B1 (en) | High thermal performance packaging for circuit dies | |
| CN104253105A (zh) | 半导体器件和形成低廓形3d扇出封装的方法 | |
| US11664289B2 (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| US9607923B2 (en) | Electronic device having a thermal conductor made of silver between a heat sink and an electronic element, and fabrication method thereof | |
| KR101690051B1 (ko) | 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기 | |
| US20190043907A1 (en) | Embedded image sensor semiconductor packages and related methods | |
| US9589860B2 (en) | Electronic devices with semiconductor die coupled to a thermally conductive substrate | |
| US9875987B2 (en) | Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices | |
| CN112242360B (zh) | fcBGA封装结构及其制备方法 | |
| US9385060B1 (en) | Integrated circuit package with enhanced thermal conduction | |
| US20130026615A1 (en) | Double-side exposed semiconductor device and its manufacturing method | |
| US11973001B2 (en) | Semiconductor device and method of manufacture | |
| US20230052776A1 (en) | Manufacturing method of semiconductor package | |
| US10957669B2 (en) | Back side metallization | |
| CN103050454A (zh) | 堆迭封装构造 | |
| CN207398118U (zh) | 一种水冷型扇出封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |