CN207398118U - 一种水冷型扇出封装结构 - Google Patents

一种水冷型扇出封装结构 Download PDF

Info

Publication number
CN207398118U
CN207398118U CN201721310319.XU CN201721310319U CN207398118U CN 207398118 U CN207398118 U CN 207398118U CN 201721310319 U CN201721310319 U CN 201721310319U CN 207398118 U CN207398118 U CN 207398118U
Authority
CN
China
Prior art keywords
water
heat dissipating
layer
chip module
type fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721310319.XU
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201721310319.XU priority Critical patent/CN207398118U/zh
Application granted granted Critical
Publication of CN207398118U publication Critical patent/CN207398118U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供一种水冷型扇出封装结构，该封装结构包括封装基板、芯片模组、散热罩、冷却液入口与冷却液出口，其中，芯片模组与散热罩均结合于封装基板的第一表面上，且散热罩具有一收容芯片模组的收容空间，冷却液入口与出口分别设置于散热罩的不同区域，其中，冷却液入口用于往收容空间内通入冷却液，冷却液出口用于排出收容空间内携带有芯片模组产生热能的冷却液。本实用新型在散热罩本身的散热能力基础上，还可以进一步利用循环冷却水或其它类型的冷却液来为芯片模组散热，可以大幅提升散热效率，有利于提升芯片的效能。同时，所述散热罩的材质也不再受限于金属片，例如可以采用透明材质、柔性材质等，从而赋予封装结构更多的可能性。

Description

一种水冷型扇出封装结构
技术领域
本实用新型属于集成电路封装领域，涉及一种水冷型扇出封装结构。
背景技术
半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，最先进的封装解决方案包括晶圆级芯片尺寸封装(Wafer level chip-scale package)、扇出型晶圆级封装(Fan-out waferlevel package)倒装芯片(Flip chip)以及堆叠型封装(Package on Package，POP)等等。
传统的扇出型晶圆级封装(Fan-out wafer level packaging，FOWLP)一般包括如下几个步骤：首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。再分布引线层(Redistribution Layers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。传统的扇出型晶圆级封装容易导致芯片与RDL层之间发生偏移，导致良率较低。
堆叠型封装(Package on Package，PoP)可以使单个封装体内纵向堆叠多个芯片，将纵向分离的逻辑和存储球栅阵列结合，层叠的各封装体之间通过标准接口来传输信号，从而实现元件密度的倍增，使单个封装体实现更多的功能，广泛应用于手机、个人数字助理(PDA)、数码相机等领域。
先进封装中，硅通孔技术(Through-silicon via，TSV)有着重大影响，其是穿透基片(特别是硅基片)的垂直电连接技术。TSV几乎可以代替所有封装中的引线键合(Wire-Bonding)的地方，提高所有种类芯片封装的电气性能，包括提高集成度，缩小芯片尺寸，特别是在系统集封装(System-in-Packaging，SiP)，圆片级封装(Wafer-Level Packaging–WLP)以及三维垂直叠层封装(3D Packaging)这些先进封装之中。
无论是那种封装结构，由于均存在芯片发热，因此均面临散热问题。现有的封装结构多采用金属散热盖板结构，其利用了金属片的优良的导热性。但随着给定的面积下集成的电子元件越来越多，传统的金属散热盖板渐渐不能满足现有封装结构的散热需求，导致芯片效能降低。
因此，如何提供一种新型的封装结构，以提高散热效率，提升芯片效能，成为本领域技术人员亟待解决的一个重要技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种水冷型扇出封装结构，用于解决现有技术中封装结构散热效率低，导致芯片效能降低的问题。
为实现上述目的及其他相关目的，本实用新型提供一种水冷型扇出封装结构，所述水冷型扇出封装结构包括：
封装基板，包括相对设置的第一表面及第二表面；
芯片模组，结合于所述封装基板的第一表面上；
散热罩，结合于所述封装基板的第一表面上，并具有一收容所述芯片模组的收容空间；
冷却液入口与冷却液出口，分别设置于所述散热罩的不同区域，其中，所述冷却液入口用于往所述收容空间内通入冷却液，所述冷却液出口用于排出所述收容空间内携带有所述芯片模组产生热能的冷却液。
可选地，所述冷却液包含循环冷却水。
可选地，所述冷却液入口与冷却液出口均设置于所述散热罩的顶部。
可选地，所述冷却液入口与冷却液出口至少有一个设置于所述散热罩的侧面。
可选地，所述散热罩通过粘接、焊接或紧固方式固定于所述封装基板的第一表面上。
可选地，所述封装基板的第二表面上还设有若干焊料凸块。
可选地，所述芯片模组包括重新布线层、至少一个裸片、塑封层及焊料层；所述重新布线层包括相对设置的第一表面及第二表面，所述裸片电性连接于所述重新布线层的第一表面，所述塑封层形成于所述重新布线层的第一表面，并镶嵌住所述裸片侧面，所述焊料层连接于所述重新布线层的第二表面。
可选地，所述芯片模组通过所述焊料层固定于所述封装基板的第一表面上。
可选地，所述芯片模组与所述封装基板之间的间隙中填充有保护层。
如上所述，本实用新型的水冷型扇出封装结构，具有以下有益效果：本实用新型的水冷型扇出封装结构采用设有冷却液入口与冷却液出口的散热罩，从而在散热罩本身的散热能力基础上，还可以进一步利用循环冷却水或其它类型的冷却液来为芯片模组散热，可以大幅提升散热效率，有利于提升芯片的效能。同时，所述散热罩的材质也不再受限于金属片，例如可以采用透明材质、柔性材质等，从而赋予封装结构更多的可能性。
附图说明
图1显示为本实用新型的水冷型扇出封装结构的示意图。
图2显示为一种制作本实用新型的水冷型扇出封装结构的方法提供一支撑基板的示意图。
图3显示为一种制作本实用新型的水冷型扇出封装结构的方法在所述支撑基板的第一表面上形成释放层的示意图。
图4显示为一种制作本实用新型的水冷型扇出封装结构的方法在所述释放层上形成所述重新布线层的示意图。
图5显示为一种制作本实用新型的水冷型扇出封装结构的方法将所述裸片装设于所述重新布线层的第一表面上的示意图。
图6显示为一种制作本实用新型的水冷型扇出封装结构的方法于所述重新布线层的第一表面上形成覆盖所述裸片的塑封层的示意图。
图7显示为一种制作本实用新型的水冷型扇出封装结构的方法去除所述支撑基板及释放层的示意图。
图8显示为一种制作本实用新型的水冷型扇出封装结构的方法于所述重新布线层的第二表面上制作凸块下金属层的示意图。
图9显示为一种制作本实用新型的水冷型扇出封装结构的方法于所述重新布线层的第二表面上制作焊料层的示意图。
图10显示为一种制作本实用新型的水冷型扇出封装结构的方法减薄所述塑封层，直至暴露出所述裸片的第二表面的示意图。
图11显示为一种制作本实用新型的水冷型扇出封装结构的方法将所述芯片模组通过所述焊料层固定于所述封装基板的第一表面上
图12显示为一种制作本实用新型的水冷型扇出封装结构的方法在所述芯片模组与所述封装基板之间的间隙中填充保护层的示意图。
图13显示为一种制作本实用新型的水冷型扇出封装结构的方法将所述散热罩固定于所述封装基板的第一表面上的示意图。
图14显示为一种制作本实用新型的水冷型扇出封装结构的方法在所述封装基板的第二表面上形成若干焊料凸块的示意图。
元件标号说明
100 封装基板
200 芯片模组
201 重新布线层
202 裸片
203 塑封层
204 凸块下金属层
205 凸块结构
300 散热罩
301 冷却液入口
302 冷却液出口
400 焊料凸块
500 支撑基板
600 释放层
700 填充保护层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实用新型提供一种水冷型扇出封装结构，请参阅图1，显示为该水冷型扇出封装结构的示意图，包括：封装基板100、芯片模组200及散热罩300，其中，所述封装基板100包括相对设置的第一表面及第二表面，所述芯片模组200结合于所述封装基板100的第一表面上，所述散热罩300结合于所述封装基板100的第一表面上，并具有一收容所述芯片模组200的收容空间。
特别的，所述散热罩300的不同区域分别设置有冷却液入口301与冷却液出口302，其中，所述冷却液入口301用于往所述收容空间内通入冷却液，所述冷却液出口302用于排出所述收容空间内携带有所述芯片模组产生热能的冷却液。
具体的，所述冷却液可以是任意可流动的、能够吸收热量的物质，本实施例中，所述冷却液优选采用循环冷却水，具有成本低、降温效率高的优点。
具体的，所述芯片模组中可包含一种或多种类型的裸片，包括但不限于存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件，且所述裸片的数量可以为一个或多个。本实施例中，所述芯片模组采用扇出型封装。
具体的，所述冷却液入口301与冷却液出口302的位置可以根据需要进行设置，本实施例中，所述芯片模组中的裸片位于上方，靠近所述散热罩300顶部，因此优选为将所述冷却液入口301与冷却液出口302均设置于所述散热罩300的顶部(如图1所示)，以利于冷却液更加有效地带走芯片模组产生的热量。然而在其它实施例中，所述冷却液入口301与冷却液出口302也可至少有一个设置于所述散热罩300的侧面。
具体的，所述散热罩300可通过粘接、焊接或紧固等方式固定于所述封装基板1的第一表面上。所述封装基板的第二表面上可进一步设有若干焊料凸块，以利于后续进一步进行堆叠封装，实现更多芯片功能。
本实用新型的水冷型扇出封装结构采用设有冷却液入口与冷却液出口的散热罩，从而在散热罩本身的散热能力基础上，还可以进一步利用循环冷却水或其它类型的冷却液来为芯片模组散热，可以大幅提升散热效率，有利于提升芯片的效能。同时，所述散热罩的材质也不再受限于金属片，例如可以采用透明材质、柔性材质等，从而赋予封装结构更多的可能性。
实施例二
本实施例提供一种制作本实用新型的水冷型扇出封装结构的方法，包括如下步骤：
首先执行步骤S1：提供一封装基板及一芯片模组，所述封装基板包括相对设置的第一表面与第二表面。
具体的，所述芯片模组中可包含一种或多种类型的裸片，包括但不限于存储器件、显示器件、输入组件、分立元件、电源、稳压器等器件，且所述裸片的数量可以为一个或多个。
作为示例，请参阅图10，显示为一种芯片模组的结构示意图，包括重新布线层201、至少一个裸片202、塑封层203及焊料层，本实施例中，所述焊料层包括若干凸块结构205。
具体的，所述重新布线层201包括相对设置的第一表面及第二表面，所述裸片202电性连接于所述重新布线层的第一表面，所述塑封层203形成于所述重新布线层201的第一表面，并镶嵌住所述裸片202侧面，所述焊料层通过凸块下金属层204连接于所述重新布线层201的第二表面。作为示例，所述裸片202自带有导电凸块(bumped die)，并通过该导电凸块连接于所述重新布线层的第一表面。
作为示例，所述芯片模组的制作包括如下步骤：
(1)如图2所示，提供一支撑基板500，所述支撑基板500包括相对设置的第一表面与第二表面。
具体的，所述支撑基板500被用来防止制作有裸片器件的薄晶圆发生开裂、翘曲、断裂等。所述支撑基板500的形状可以是圆片状、平板状或其它需要的形状，材质可以是玻璃、金属板、半导体、聚合物、陶瓷等。
(2)如图3所示，在所述支撑基板500的第一表面上形成释放层600。
具体的，所述释放层600可以是胶带或聚合物材料，固化方式可以是紫外光固化或热固化。
(3)如图4所示，在所述释放层600上形成所述重新布线层201，其中，所述重新布线层201的第二表面朝向所述释放层600。
具体的，所述重新布线层201用于对裸片的导电焊盘位置进行重新布局，使新焊区满足对焊球最小间距的要求。所述重新布线层201可包括一层或多层金属线路，且当所述重新布线层包括至少两层金属线路时，相邻两层金属线路之间设有介质层。
具体的，采用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺形成金属层，并对所述金属层进行刻蚀，以得到图形化的金属线路。当所述重新布线层包括至少两层金属线路时，还包括采用化学气相沉积工艺或物理气相沉积工艺于底层金属线路层上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；接着采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于图形化的介质层表面形成上一层金属层，并对所述上一层金属层进行刻蚀形成图形化的上一层金属线路，其中，上一层金属线路穿过图形化的介质层，以与位于其下的金属线路电性连接。如上交替进行介质层与金属线路的制作，直至顶层金属线路制作完毕。
作为示例，所述介质层的材料包含环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的任意一种，所述金属线路的材料包含铜、铝、钛中的任意一种。
(4)如图5所示，提供至少一个所述裸片202，将所述裸片202装设于所述重新布线层201的第一表面上，其中，所述裸片202包括相对设置的第一表面与第二表面，所述裸片的第一表面朝向所述重新布线层的第一表面。
具体的，所述裸片202可以是带有导电凸块的裸片(bumped die)，其中，所述导电凸块与所述重新布线层201电性连接。
作为示例，通过迹线上接合(bond-on-trace，简称BOT)方法将带有导电凸块的裸片粘接在重新布线层上。所述导电凸块的材质可以包括但不限于铜(Cooper)、镍(Nickel)、锡银(Tin-Silver)。
(5)如图6所示，于所述重新布线层201的第一表面上形成覆盖所述裸片202的塑封层203。
具体的，所述塑封层203用于保护所述裸片202及所述重新布线层201，使得封装结构不容易裂开。作为示例，所述塑封层203的材料可包括环氧基树脂(epoxy-based resin)、液体型热固性环氧树脂(liquid type thermoset epoxy resin)、塑料模塑化合物(plastic molding compound)等。形成所述塑封层203的方法可选自但不限于压缩成形(compressive molding)、印刷(paste printing)、转送成形(transfer molding)、液体密封成形(liquid encapsulant molding)、真空压合(vacuum lamination)、旋涂(spincoating)等方法中的任意一种。
例如，转送成形(transfer molding)是塑料的成形方法之一，它是将闭合后的金属模型加热，从细管浇口压入熔融状树脂使之硬化成形的方法，较压缩成形的成形精度高，并可生成非常复杂形状的成形品。而且在一处装入树脂进行一次操作可以同时在连通的金属模中取得数个成形品。这一成形方法主要用于酚醛树脂、尿素树脂、密胺、环氧树脂与聚酯等热固性树脂的成形，所以也称之为热固性树脂的注压成形。
(6)如图7所示，去除所述支撑基板500及释放层600，暴露出所述重新布线层201的第二表面。
具体的，分离所述释放层600与重新布线层201的方法选自但不限于化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光、及湿法剥离中的至少一种。例如，若所述释放层600采用UV胶带，则可首先采用紫外光照射使所述UV胶带粘性降低，然后通过撕离的方式使所述支撑基板500及释放层600脱离所述重新布线层201，相对于减薄工艺，如研磨、腐蚀等来说，这种分离方法更为简单，易于操作，可以大大降低工艺成本。
(7)如图8所示，于所述重新布线层201的第二表面上制作凸块下金属层204。
具体的，所述凸块下金属层204的制作工艺与所述重新布线层201中金属线路的制作工艺大致相同，此处不再赘述。
(8)如图9所示，于所述重新布线层201的第二表面上制作焊料层，所述焊料层包括若干与所述凸块下金属层204连接的凸块结构205。
具体的，所述凸块结构205，所述凸块结构205可包括导电柱及装设于所述导电柱上方的焊料凸点，其中，所述导电柱的材料包括但不限于铜、镍。所述凸块结构205也可以仅包括焊料凸点，例如，所述凸块结构为锡球，直接制作于所述凸块下金属层204表面。
(9)如图10所示，减薄所述塑封层203，直至暴露出所述裸片202的第二表面。
具体的，可以采用机械研磨法、激光切割法等方式减薄所述塑封层203。
至此，完成了所述芯片模组的制作。接下来执行步骤S2：将所述芯片模组固定于所述封装基板的第一表面上。
具体的，如图11所示，所述芯片模组通过所述焊料层固定于所述封装基板100的第一表面上。
如图12所示，本实施例中，将所述芯片模组固定于所述封装基板100的第一表面上之后，还包括在所述芯片模组与所述封装基板100之间的间隙中填充保护层700的步骤。所述保护层700可采用聚合物材料，其围绕所述凸块结构205，一方面可增加所述凸块结构205与所述封装基板100之间的结合强度，防止其晃动或掉落，另一方面可以对其进行保护，防止氧化及水汽等对凸块结构205及下方的封装基板100的影响。
最后执行步骤S3：如图13所示，提供一散热罩300，将所述散热罩300固定于所述封装基板100的第一表面上。
具体的，可以通过粘接、焊接或紧固等方式将所述散热罩300固定于所述封装基板100的第一表面上。如图14所示，本实施例中，将所述散热罩300固定于所述封装基板100的第一表面上之后，还包括在所述封装基板100的第二表面上形成若干焊料凸块400的步骤，以利于后续进一步进行堆叠封装，实现更多芯片功能。
具体的，所述散热罩300具有一收容空间，所述芯片模组被置于所述收容空间内，所述散热罩300作用在于为所述芯片模组散热。特别的，所述散热罩300的不同区域分别设有冷却液入口301与冷却液出口302，其中，所述冷却液入口301用于往所述收容空间内通入冷却液，所述冷却液出口302用于排出所述收容空间内携带有所述芯片模组产生热能的冷却液。
具体的，所述冷却液可以是任意可流动的、能够吸收热量的物质，本实施例中，所述冷却液优选采用循环冷却水，具有成本低、降温效率高的优点。
具体的，所述冷却液入口301与冷却液出口302的位置可以根据需要进行设置，本实施例中，所述芯片模组中的裸片位于上方，靠近所述散热罩300顶部，因此优选为将所述冷却液入口301与冷却液出口302均设置于所述散热罩300的顶部(如图1所示)，以利于冷却液更加有效地带走芯片模组产生的热量。然而在其它实施例中，所述冷却液入口301与冷却液出口302也可至少有一个设置于所述散热罩300的侧面。
至此，完成了所述水冷型扇出封装结构的制作。上述制作本实用新型的水冷型扇出封装结构的方法与现有工艺兼容，具有工艺步骤简单，可靠性高的优点。
综上所述，本实用新型的水冷型扇出封装结构采用设有冷却液入口与冷却液出口的散热罩，从而在散热罩本身的散热能力基础上，还可以进一步利用循环冷却水或其它类型的冷却液来为芯片模组散热，可以大幅提升散热效率，有利于提升芯片的效能。同时，所述散热罩的材质也不再受限于金属片，例如可以采用透明材质、柔性材质等，从而赋予封装结构更多的可能性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种水冷型扇出封装结构，其特征在于，所述水冷型扇出封装结构包括：
封装基板，包括相对设置的第一表面及第二表面；
芯片模组，结合于所述封装基板的第一表面上；
散热罩，结合于所述封装基板的第一表面上，并具有一收容所述芯片模组的收容空间；
冷却液入口与冷却液出口，分别设置于所述散热罩的不同区域，其中，所述冷却液入口用于往所述收容空间内通入冷却液，所述冷却液出口用于排出所述收容空间内携带有所述芯片模组产生热能的冷却液。
2.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述冷却液包含循环冷却水。
3.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述冷却液入口与冷却液出口均设置于所述散热罩的顶部。
4.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述冷却液入口与冷却液出口至少有一个设置于所述散热罩的侧面。
5.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述散热罩通过粘接、焊接或紧固方式固定于所述封装基板的第一表面上。
6.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述封装基板的第二表面上还设有若干焊料凸块。
7.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述芯片模组包括重新布线层、至少一个裸片、塑封层及焊料层；所述重新布线层包括相对设置的第一表面及第二表面，所述裸片电性连接于所述重新布线层的第一表面，所述塑封层形成于所述重新布线层的第一表面，并镶嵌住所述裸片侧面，所述焊料层连接于所述重新布线层的第二表面。
8.根据权利要求7所述的水冷型扇出封装结构，其特征在于：所述芯片模组通过所述焊料层固定于所述封装基板的第一表面上。
9.根据权利要求1所述的水冷型扇出封装结构，其特征在于：所述芯片模组与所述封装基板之间的间隙中填充有保护层。
CN201721310319.XU 2017-10-12 2017-10-12 一种水冷型扇出封装结构 Active CN207398118U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721310319.XU CN207398118U (zh) 2017-10-12 2017-10-12 一种水冷型扇出封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721310319.XU CN207398118U (zh) 2017-10-12 2017-10-12 一种水冷型扇出封装结构

Publications (1)

Publication Number Publication Date
CN207398118U true CN207398118U (zh) 2018-05-22

Family

ID=62331402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721310319.XU Active CN207398118U (zh) 2017-10-12 2017-10-12 一种水冷型扇出封装结构

Country Status (1)

Country Link
CN (1) CN207398118U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582285A (zh) * 2020-12-15 2021-03-30 青岛歌尔微电子研究院有限公司 封装结构的减薄方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582285A (zh) * 2020-12-15 2021-03-30 青岛歌尔微电子研究院有限公司 封装结构的减薄方法
CN112582285B (zh) * 2020-12-15 2023-07-25 青岛歌尔微电子研究院有限公司 封装结构的减薄方法

Similar Documents

Publication Publication Date Title
US11929349B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US11417643B2 (en) Package-on-package with redistribution structure
US10867897B2 (en) PoP device
CN105140213B (zh) 一种芯片封装结构及封装方法
US11694943B2 (en) Semiconductor device including heat dissipation structure and fabricating method of the same
US8729714B1 (en) Flip-chip wafer level package and methods thereof
TWI590400B (zh) 形成嵌入式封裝上矽扇出封裝的半導體裝置及方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN106486383A (zh) 封装结构及其制造方法
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US20230378151A1 (en) Semiconductor package with thermal relaxation block and manufacturing method thereof
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105070671A (zh) 一种芯片封装方法
US11152330B2 (en) Semiconductor package structure and method for forming the same
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
TWI752238B (zh) 疊層封裝結構
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
TWI806163B (zh) 封裝結構、半導體裝置、及封裝結構的製造方法
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
CN207398118U (zh) 一种水冷型扇出封装结构
CN117116899A (zh) 一种芯粒的晶圆级集成封装结构与方法
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN207250493U (zh) 一种三维芯片封装结构
CN207503972U (zh) 扇出型天线封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.