CN117116899A - 一种芯粒的晶圆级集成封装结构与方法 - Google Patents

一种芯粒的晶圆级集成封装结构与方法 Download PDF

Info

Publication number
CN117116899A
CN117116899A CN202310867730.0A CN202310867730A CN117116899A CN 117116899 A CN117116899 A CN 117116899A CN 202310867730 A CN202310867730 A CN 202310867730A CN 117116899 A CN117116899 A CN 117116899A
Authority
CN
China
Prior art keywords
silicon
adapter plate
metal
substrate
core particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310867730.0A
Other languages
English (en)
Inventor
朱晓雷
孙崇惠
马德
金孝飞
潘纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Zhejiang Lab
Original Assignee
Zhejiang University ZJU
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU, Zhejiang Lab filed Critical Zhejiang University ZJU
Priority to CN202310867730.0A priority Critical patent/CN117116899A/zh
Publication of CN117116899A publication Critical patent/CN117116899A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种芯粒的晶圆级集成封装结构与方法。本发明的芯粒的晶圆级集成封装结构包括芯粒、硅转接板、基板与散热载体。本发明通过硅转接板上的重布线层进行芯粒间的信号连接，并通过硅转接板上的硅通孔进行垂直方向上的供电与信号扇出。本发明采用将芯粒与硅转接板进行键合，将芯粒与硅转接板的塑封体与散热载体进行机械黏合，形成复合体，复合体再进一步与基板通过金属凸块进行键合的封装方式实现了整晶圆大小的多芯粒封装。本发明兼容和适用于各种模拟芯粒、射频芯粒与数字芯粒的晶圆级大规模集成封装，具有抗翘曲、封装良率高等特点。

Description

一种芯粒的晶圆级集成封装结构与方法
技术领域
本发明属于半导体制造与封装领域，涉及一种芯粒的晶圆级集成封装结构与方法。
背景技术
伴随着集成电路的工艺制程节点的不断降低，集成度的不断提高，芯片制造已经逼近物理极限。摩尔定律在逐渐失效的同时，芯粒技术逐渐成为后摩尔时代最具有前景的技术领域。由于芯粒的灵活性，片上系统(IC)可以分为不同的模块，不同工艺的芯粒。尺寸较小的芯粒提高了制造的良率与可靠性，应用来自不同供应商的经过验证的芯粒也极大提升了系统的开发速度并降低了开发成本。另一方面达到或者接近IC的性能，芯粒之间需要高密度、低损耗的封装。
当前已经出现了一些适应于芯粒的封装方案，一些报道基于平面2D集成方式，采用InFO(Integrated Fan-Out)的方案，在单个芯粒或者多个芯粒的有源面叠层黏合层、固化层、重布线层，完成芯粒间的互联与扇出。InFO封装方式提高了片间通信的速度，提高了集成度，但对于超大规模的芯粒集成与晶圆级大尺寸的封装，无载板材料导致进一步与基板或PCB等键合的困难。基于2.5D芯粒集成的CoWoS(Chip-on-Wafer-on-Substrate)在现有技术中能够达到相对而言最大的连线数量与封装尺寸。现有的CoWoS工艺采用：①将芯粒与硅转接板的其中一面通过为微金属凸块键合，并填入底填胶固定②通过硅通孔，芯粒信号被引至背面，将芯粒与硅转接板复合体反转，减薄至露出硅通孔③在复合体的背面制作重布线层与金属凸块④键合复合体与有机基板，并塑封。由于减薄后的硅转接板的刚性不足，目前的技术方案仍然无法解决大尺寸下的集成问题。另一方面减薄较厚的复合体对减薄设备的要求较高，生产成本高，良率低。
由于硅转接板与芯粒材料相同而与基板或PCB材料不同，相对的，芯粒与硅转接板键合过程对于翘曲的承受度高于芯粒-硅转接板复合体与基板或PCB键合过程对翘曲的承受度。因此，使用支撑载板可以大幅度提高良率；同时金属支撑载板作为芯粒的散热器，可采用直接塑封的方式而无须再进行解键合的工艺流程，但未见有相关报道。
发明内容
为了解决背景技术中的问题，本发明提供了一种芯粒的晶圆级集成封装结构。
本发明采取的技术方案如下：
首先，本发明提供了一种芯粒的晶圆级集成封装结构，其包括至少两个芯粒，以及硅转接板、微金属凸块、支撑载板、基板、金属凸块、底填胶(underfill)与塑封层；
所述芯粒具有在芯粒有源面二维矩阵排列的芯粒金属焊盘；所述硅转接板为双面的晶圆；所述硅转接板与芯粒键合的面为第一表面，硅转接板与基板键合的面为第二表面；硅转接板上的两面均分布有凸块下金属与重布线层；芯粒表面的金属焊盘与硅转接板的第一表面的第一凸块下金属通过微金属凸块相键合，形成电连接；硅转接板的第二表面上的第二凸块下金属与基板表面的基板金属焊盘通过金属凸块相键合，形成电连接；芯粒之间通过硅转接板的第一表面的第一重布线层进行连接从而实现信号互联；芯粒的供电与外部输入输出端口通过第一表面的第一重布线层、硅通孔与第二表面的第二重布线层扇出至基板；
所述芯粒均匀紧密的在硅转接板上二维排布；底填胶完全填充微金属凸块之间的空隙，塑封层完全包覆填充芯粒之间的间隙；其中，芯粒无源面上方的塑封层形成一个完整机械平面；支撑载板黏附于上述机械平面，支撑载板的面积覆盖芯粒且不大于硅转接板的面积。
根据本发明的优选方案，所述基板为有机基板、陶瓷基板或PCB。
根据本发明的优选方案，所述支撑载板材料为1-5mm厚度的金属刚性平板。
根据本发明的优选方案，所述的硅转接板两面均具有重布线层(RDL)与凸块下金属(UBM)；位于不同侧表面的重布线层通过硅通孔相连接。
根据本发明的优选方案，所述塑封层所用材料为聚酰亚胺、硅胶或环氧树脂中的一种。
本发明还提供了一种实现所述封装结构的封装方法，其包括以下步骤：
步骤1)：将完整的硅晶圆作为硅转接板，并在第一表面进行硅通孔光刻、硅通孔刻蚀、硅通孔电镀，再在硅转接板第一表面制作第一重布线层、第一凸块下金属；
步骤2)：将硅转接板第一表面与用于临时键合的第一临时载板键合，硅转接板的第二表面减薄至露出硅通孔的导电柱；在第二表面制作第二重布线层、第二凸块下金属；
步骤3)：将硅转接板第二表面与另一用于临时键合的第二临时载板键合；
步骤4)：将硅转接板第一表面与第一临时载板解键合，露出第一表面的第一重布线层、第一凸块下金属；
步骤5)：在硅转接板第一表面电镀微金属凸块，将所有芯粒的金属焊盘与硅转接板第一表面对应的第一凸块下金属对正放置，回流键合；
步骤6)：使用底填胶完全填充芯粒与硅转接板键合的微金属凸块之间的间隙；
步骤7)：将芯粒与硅转接板进行塑封固定，并剥离部分塑封层至剩余塑封层在芯粒无源面上方形成平整平面；
步骤8)：将支撑载板与步骤7)所得平整平面相黏合，形成支撑载板-芯粒-硅转接板-第二临时载板复合体；
步骤9)：将硅转接板第二表面解键合，剥离第二临时硅载板，露出硅转接板第二表面的第二重布线层、第二凸块下金属，得到支撑载板-芯粒-硅转接板复合体；
步骤10)：在基板金属焊盘上进行植球，将支撑载板-芯粒-硅转接板复合体的第二凸块下金属与基板金属焊盘对正放置，回流键合。
与现有技术相比，本发明的有益效果是：
1)本发明采用优先硅转接板制作后键合芯粒的流程，避免了CoWoS工艺中硅转接板第二表面重布线层制作过程中产生的翘曲，损伤硅转接板-芯粒键合的微金属凸块，造成硅转接板与芯粒的开路。另一方面，本发明优先硅转接板制作，可对已完成双面重布线层和硅通孔进行测试，以确保整晶圆光刻或分块光刻工艺下的硅转接板的电连通性，避免芯粒的浪费，节约了成本。
2)本发明采用支撑载板，同时作为散热贴片使用而无需后续进行解键合剥离支撑载板，简化了工序流程。同时刚性支撑载板大幅度提高了芯粒-转接复合体的强度与厚度，便于操作，缓解了芯粒-转接复合体与封装基板或PCB的材料不同而造成的翘曲问题。支撑载板的应用使整晶圆级尺寸的芯粒封装的良率大幅提升。
附图说明
图1是本发明的晶圆级集成封装方法的工艺流程图；
图2是本发明晶圆级集成封装方法中完成第一重布线层与硅通孔的硅转接板结构示意图；
图3是本发明晶圆级集成封装方法中完成双面重布线层、凸点下金属制作，且第一表面键合临时载板的硅转接板结构示意图；
图4是本发明晶圆级集成封装方法中双面键合临时载板的硅转接板结构示意图；
图5是本发明晶圆级集成封装方法中的图4的硅转接板剥离第一表面键合硅载片后的结构示意图；
图6是本发明晶圆级集成封装方法中芯粒与硅转接板键合后的结构示意图；
图7是本发明晶圆级集成封装方法中芯粒-硅转接板进行底填后的复合体结构示意图；
图8是本发明晶圆级集成封装方法中对芯粒-硅转接板复合体塑封后的结构示意图；
图9是本发明晶圆级集成封装方法中芯粒-硅转接板复合体减薄塑封后的结构示意图；
图10是本发明晶圆级集成封装方法中在减薄塑封体上方粘贴支撑载板的结构示意图；
图11是本发明晶圆级集成封装结构示意图，为图10结构与基板键合后的结构示意图；
图中：1.第一凸块下金属(UBM)；2.对位标志；3.硅通孔(TSV)；4.第一介质层；5.硅转接板；6.第一保护层；7.第一粘合层；8.第一玻璃临时载板；9a.第一重布线层；9b.第二重布线层；10.第二介质层；11.第二凸块下金属(UBM)；12.第二玻璃临时载板；13.第二保护层；14.第二粘合层；15.芯粒；16.芯粒金属焊盘；17.微金属凸点；18.底填胶(underfill)；19.塑封；20.支撑载板；21.基板；22.金属凸点；23.基板金属焊盘；
具体实施方式
下面结合附图和具体实例对本发明做进一步说明。如图1所示,本发明提供一种芯粒的晶圆级集成的封装方法,包括以下步骤:
首先执行步骤S1，选取一片厚度约700um的12寸整晶圆制作硅转接板5。此晶圆的完全相同的两个表面区分为第一表面和第二表面。在第一表面，光刻、离子刻蚀形成深孔，再使用化学沉积制作绝缘层、使用物理气相沉积(PVD)或者化学气相沉积(CVD)沉积制作阻挡层与种子层，在孔中进行电镀，形成约100um高的TSV铜柱3。在第一表面继续进行按顺序制作第一介质层4、第一重布线层9a、对位标志2和第一凸块下金属(UBM)1。具体地，介质层4、重布线层9a厚度均约3-5um，完成以上步骤的硅转接板如图2所示。
所述介质层4可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。
所述重布线层9a可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料，并可选用物理气相沉积法(PVD)、化学气相沉积法(CVD)、溅射法、电镀及化学镀中的一种方法制作。
所述对位标志2为处于重布线层，且上方介质层开窗的特殊形状小金属块，可采用T形、三角形等标记，用于后续芯粒贴装的对位。
接着执行步骤S2。如图3所示，取一块透光率>70％，厚度＞700um的玻璃衬底作为临时载板8。可选的，可在硅转接板的第一表面制作PI(聚酰亚胺)第一保护层6，防止硅转接板第一表面的第一重布线层9a在后续与临时载板8分离时受到损伤。接着在临时载板8的一个表面制作第一分离层7，最后通过第一分离层7的黏附作用将完成上述步骤的硅转接板5的第一表面与临时载板8制作第一分离层7的面进行临时键合。通过CMP工艺剥离减薄硅转接板5的第二表面，至露出TSV的铜柱3。与步骤S1相似的，在减薄后的硅转接板5的第二表面按顺序制作第二介质层10、第二重布线层9b和第二凸块下金属(UBM)11。
优选的，本实施例中的分离层7采用光热转换层(LTHC)，通过旋涂工艺形成于所述临时载板上，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，在后续的剥离工艺中，剥离的难度较低。
然后执行步骤S3。如图4所示，再取一块透光率>70％，厚度＞700um的玻璃衬底作为第二临时载板12，类似的，按照步骤S2的工艺流程，在硅转接板5第二表面制作第二保护层14，第二临时载板12制作第二分离层13，将第二临时载板12与硅转接板5第二表面进行临时键合。
接着执行步骤S4。如图5所示，采用激光照射所述硅转接板5的第一表面的光热转换层进行解键合，使硅转接板第一表面与第一临时载板8、第一保护层6和第一分离层7分离。
继续执行步骤S5。如图6所示，在步骤S4处理后的硅转接板5的第一表面进行电镀，在凸块下金属1上方形成金属微凸点17，按照对位标志2将芯粒正面的芯粒金属焊盘16与对应的硅转接板5第一表面的凸块下金属1对齐，回流形成电连接。
继续执行步骤S6。如图7所示，对步骤S5处理后的硅转接板-芯粒-第二临时载板复合体进行40-60℃预热，再通过芯粒间的缝隙按照“U型”、“—型”或“L型”路径进行点胶，优选的，本实施例中采用“L型”路径点胶以降低“U型”的空泡效应。最后进行底部填充胶水固化环节，高温烘烤以加速底填胶18的固化时间。具体的，本实施例采用环氧树脂作为底填材料。
继续执行步骤S7。如图8所示，在步骤S6的复合体上制作塑封层19，完全填充芯粒间空隙并包覆芯粒。再对塑封层进行减薄，至露出芯粒的无源面，如图9。具体的，本实施例所述的塑封层19采用热固材料，为聚合物材料、树脂基材料、聚酰亚胺、硅胶以中的一种。
继续执行步骤S8。如图10所示，在硅转接板-芯粒-第二临时载板复合体的芯粒一侧上方制作粘合层24，所述粘合层为环氧树脂、聚酰亚胺、BCB树脂、BT树脂的一种，再将2-5mm厚的铜质支撑载板20与硅转接板-芯粒-第二临时载板复合体进行粘合。以增强复合体的刚性，减小后续分离第二临时载体12后的翘曲，同时增强系统的散热能力。
接着执行步骤S9。采用激光照射所述硅转接板的第二表面，将硅转接板-芯粒-支撑载板复合体与第二临时载板12进行解键合，剥离第二临时载板12。
最后执行步骤S10。在基板21金属焊盘23上进行植球，制作金属凸块22，再将PCB与硅转接板-芯粒-支撑载板复合体对位，回流键合,如图11所示。
综上所述，本发明提出了一种晶圆级封装的方法，利用本方法所制成的整体结构如图11所示，包括至少两个芯粒、硅转接板、微金属凸块、支撑载板、基板、金属凸块、底填胶(underfill)与塑封层。所述硅转接板最大可达12寸晶圆大小(直径300mm)。所述硅转接板5与芯粒15键合的面为第一表面，硅转接板5与基板21键合的面为第二表面；硅转接板5上的所述的凸块下金属与重布线层分布于硅转接板的两面；芯粒表面的芯粒金属焊盘16与硅转接板的第一表面的第一凸块下金属1通过微金属凸块17相键合，形成电连接；硅转接板的第二表面上的第二凸块下金属11与基板21表面的基板金属焊盘23通过金属凸块22相键合，形成电连接；芯粒之间通过硅转接板的第一表面的第一重布线层9a进行连接从而实现信号互联；芯粒的供电与外部输入输出端口通过第一表面的第一重布线层9a、硅通孔3与第二表面的第二重布线层9b扇出至基板；
本发明采用硅转接板进行片间互联，硅转接板相对于传统的直接将芯粒贴到载板后进行制作重布线层的方式翘曲更低，能够实现更大的(晶圆级)封装。同时本发明采用刚性金属载板同时起到抗翘曲和散热的目标，能够实现整晶圆级的硅转接板-芯粒复合体与基板进行键合，具有工艺简单与成本较低的特点，具有高度的产业利用价值。

Claims (6)

1.一种芯粒的晶圆级集成封装结构，其特征在于，包括至少两个芯粒，以及硅转接板、微金属凸块、支撑载板、基板、金属凸块、底填胶(underfill)与塑封层；
所述芯粒具有在芯粒有源面二维矩阵排列的芯粒金属焊盘；所述硅转接板为双面的晶圆；所述硅转接板与芯粒键合的面为第一表面，硅转接板与基板键合的面为第二表面；硅转接板上的两面均分布有凸块下金属与重布线层；芯粒表面的金属焊盘与硅转接板的第一表面的第一凸块下金属通过微金属凸块相键合，形成电连接；硅转接板的第二表面上的第二凸块下金属与基板表面的基板金属焊盘通过金属凸块相键合，形成电连接；芯粒之间通过硅转接板的第一表面的第一重布线层进行连接从而实现信号互联；芯粒的供电与外部输入输出端口通过第一表面的第一重布线层、硅通孔与第二表面的第二重布线层扇出至基板；
所述芯粒均匀紧密的在硅转接板上二维排布；底填胶完全填充微金属凸块之间的空隙，塑封层完全包覆填充芯粒之间的间隙；其中，芯粒无源面上方的塑封层形成一个完整机械平面；支撑载板黏附于上述机械平面，支撑载板的面积覆盖芯粒且不大于硅转接板的面积。
2.根据权利要求1所述的芯粒的晶圆级集成封装结构，其特征在于，所述基板为有机基板、陶瓷基板或PCB。
3.根据权利要求1所述的芯粒的晶圆级集成封装结构，其特征在于，所述支撑载板材料为1-5mm厚度的金属刚性平板。
4.根据权利要求1所述的芯粒的晶圆级集成封装结构，其特征在于，所述的硅转接板两面均具有重布线层(RDL)与凸块下金属(UBM)；位于不同侧表面的重布线层通过硅通孔相连接。
5.根据权利要求1所述的芯粒的晶圆级集成封装结构，其特征在于，所述塑封层所用材料为聚酰亚胺、硅胶或环氧树脂中的一种。
6.一种实现权利要求1所述封装结构的封装方法，其包括以下步骤：
步骤1)：将完整的硅晶圆作为硅转接板，并在第一表面进行硅通孔光刻、硅通孔刻蚀、硅通孔电镀，再在硅转接板第一表面制作第一重布线层、第一凸块下金属；
步骤2)：将硅转接板第一表面与用于临时键合的第一临时载板键合，硅转接板的第二表面减薄至露出硅通孔的导电柱；在第二表面制作第二重布线层、第二凸块下金属；
步骤3)：将硅转接板第二表面与另一用于临时键合的第二临时载板键合；
步骤4)：将硅转接板第一表面与第一临时载板解键合，露出第一表面的第一重布线层、第一凸块下金属；
步骤5)：在硅转接板第一表面电镀微金属凸块，将所有芯粒的金属焊盘与硅转接板第一表面对应的第一凸块下金属对正放置，回流键合；
步骤6)：使用底填胶完全填充芯粒与硅转接板键合的微金属凸块之间的间隙；
步骤7)：将芯粒与硅转接板进行塑封固定，并剥离部分塑封层至剩余塑封层在芯粒无源面上方形成平整平面；
步骤8)：将支撑载板与步骤7)所得平整平面相黏合，形成支撑载板-芯粒-硅转接板-第二临时载板复合体；
步骤9)：将硅转接板第二表面解键合，剥离第二临时硅载板，露出硅转接板第二表面的第二重布线层、第二凸块下金属，得到支撑载板-芯粒-硅转接板复合体；
步骤10)：在基板金属焊盘上进行植球，将支撑载板-芯粒-硅转接板复合体的第二凸块下金属与基板金属焊盘对正放置，回流键合。
CN202310867730.0A 2023-07-13 2023-07-13 一种芯粒的晶圆级集成封装结构与方法 Pending CN117116899A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310867730.0A CN117116899A (zh) 2023-07-13 2023-07-13 一种芯粒的晶圆级集成封装结构与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310867730.0A CN117116899A (zh) 2023-07-13 2023-07-13 一种芯粒的晶圆级集成封装结构与方法

Publications (1)

Publication Number Publication Date
CN117116899A true CN117116899A (zh) 2023-11-24

Family

ID=88793712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310867730.0A Pending CN117116899A (zh) 2023-07-13 2023-07-13 一种芯粒的晶圆级集成封装结构与方法

Country Status (1)

Country Link
CN (1) CN117116899A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117672876A (zh) * 2024-01-31 2024-03-08 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺
CN117672876B (zh) * 2024-01-31 2024-06-04 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117672876A (zh) * 2024-01-31 2024-03-08 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺
CN117672876B (zh) * 2024-01-31 2024-06-04 浙江禾芯集成电路有限公司 一种硅通孔型转接板的芯片封装结构的成形工艺

Similar Documents

Publication Publication Date Title
US10283400B1 (en) Semiconductor device package and manufacturing method thereof
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
TWI701782B (zh) 半導體封裝以及其製造方法
US10090234B2 (en) Semiconductor device package and manufacturing method thereof
US11302616B2 (en) Integrated interposer solutions for 2D and 3D IC packaging
CN110098147B (zh) 半导体器件和制作半导体器件的方法
US8338945B2 (en) Molded chip interposer structure and methods
US8367466B2 (en) Manufacturing stacked semiconductor device
TWM601901U (zh) 晶片封裝結構
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
US9679837B2 (en) Electrical interconnect for an integrated circuit package and method of making same
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US11424155B2 (en) Semiconductor device package and manufacturing method thereof
KR20100118935A (ko) 재작업이 가능한 전자 디바이스 어셈블리 및 방법
TW200839988A (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
TW201906127A (zh) 半導體封裝及其製造方法
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US11848265B2 (en) Semiconductor package with improved interposer structure
US20240063029A1 (en) Packaging structure having organic interposer layer and method for manufacturing same
US20230386950A1 (en) 3d fan-out packaging structure of interconnection system with ultra-high density and method for manufacturing the same
CN115148611B (zh) 2.5d封装结构及制备方法
CN117116899A (zh) 一种芯粒的晶圆级集成封装结构与方法
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
CN207398118U (zh) 一种水冷型扇出封装结构
CN114446918A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination