KR101740496B1 - 저응력 구성을 포함하는 반도체 다이 패키지 - Google Patents

저응력 구성을 포함하는 반도체 다이 패키지 Download PDF

Info

Publication number
KR101740496B1
KR101740496B1 KR1020167014306A KR20167014306A KR101740496B1 KR 101740496 B1 KR101740496 B1 KR 101740496B1 KR 1020167014306 A KR1020167014306 A KR 1020167014306A KR 20167014306 A KR20167014306 A KR 20167014306A KR 101740496 B1 KR101740496 B1 KR 101740496B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
clip structure
molding material
thermal slug
region
Prior art date
Application number
KR1020167014306A
Other languages
English (en)
Other versions
KR20160066009A (ko
Inventor
마리아 클레멘스 와이. 퀴노네스
마리아 크리스티나 비. 에스타치오
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20160066009A publication Critical patent/KR20160066009A/ko
Application granted granted Critical
Publication of KR101740496B1 publication Critical patent/KR101740496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 다이 패키지가 개시된다. 반도체 다이 패키지는 반도체 다이 및 몰딩된 클립 구조체를 포함하고, 몰딩된 클립 구조체는 클립 구조체 및 클립 구조체의 적어도 일 부분을 덮는 제1 몰딩 물질을 포함한다. 제1 몰딩 물질은 클립 구조체의 외측 표면을 노출한다. 클립 구조체는 반도체 다이에 전기적으로 커플링된다. 반도체 다이 패키지는 리드 프레임 구조체를 더 포함하고, 리드 프레임 구조체는 다이 부착 패드 및 다이 부착 패드로부터 연장된 복수의 리드들을 포함한다. 반도체 다이는 리드 프레임 구조체의 다이 부착 패드 상에 위치한다. 제2 몰딩 물질은 반도체 다이와 리드 프레임 구조체의 적어도 일 부분의 주위를 덮는다. 또한, 반도체 다이 패키지는 열 슬러그 및 클립 구조체의 노출된 표면에 열 슬러그를 커플링하는 열전도 물질을 포함한다.

Description

저응력 구성을 포함하는 반도체 다이 패키지{Semiconductor die package including low stress configuration}
본 발명은 저응력 구성을 포함하는 반도체 다이 패키지에 관한 것이다.
<관련출원들에 대한 상호참조>
없음
전력 반도체 다이 패키지들은 알려져 있고, 컴퓨터들 등에 사용된다.
이러한 반도체 다이 패키지들은 개선될 수 있다. 예를 들어, 전력 반도체 다이 패키지들은 상당한 양의 열을 발생한다. 반도체 다이 패키지들은 열을 보다 더 분산하도록 개선되는 것이 바람직하다. 또한, 종래의 반도체 다이 패키지들은 몰딩 물질로 몰딩된다. 반도체 다이에 연결되는 금속 클립을 직접적으로 노출함으로써, 패키지의 최상측으로부터 열을 분산하는 소스 콘택 패드가 금속 클립 설계 및 상응하는 어셈블리 공정에 대하여 시도되고 있다(특히 표준 패키지 치수들이 뒤따르는 경우임). 반도체 다이의 상측에 적층된 노출된 금속 클립은 두꺼울 것이 요구되고, 이는 반도체 다이와 몰딩 물질에 응력을 주게 된다. 이는 패키지 불량을 증가시킬 수 있다.
이러한 문제점들과 다른 문제점들을 해결할 수 있는 반도체 다이 패키지를 제공하는 것이 바람직하다. 본 발명의 실시예들은 상술한 문제점들 및 다른 다른 문제점들을 개별적으로 또한 통합적으로 해결할 수 있다.
본 발명은 저응력 구성을 포함하는 반도체 다이 패키지를 제공하는 것을 목적으로 한다.
본 발명의 실시예들은 반도체 다이 패키지들, 반도체 다이 패키지들의 제조 방법들, 및 반도체 다이 패키지들을 포함하는 시스템들에 관련된다.
본 발명의 일 실시예는 반도체 다이 패키지와 관련되고, 상기 반도체 다이 패키지는 반도체 다이 및 클립 구조체와 상기 클립 구조체의 적어도 일 부분을 덮는 제1 몰딩 물질을 가지는 몰딩된 클립 구조체를 포함한다. 상기 제1 몰딩 물질은 상기 클립 구조체의 외측 표면을 노출한다. 상기 클립 구조체는 상기 반도체 다이에 전기적으로 커플링된다. 상기 반도체 다이 패키지는 리드 프레임 구조체를 더 포함하고, 상기 리드 프레임 구조체는 다이 부착 패드와 상기 다이 부착 패드로부터 연장된 복수의 리드들을 포함한다. 상기 반도체 다이는 상기 리드 프레임 구조체의 상기 다이 부착 패드 상에 위치한다. 제2 몰딩 물질은 상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분을 덮는다. 또한, 상기 반도체 다이 패키지는 열 슬러그 및 상기 클립 구조체의 상기 노출된 표면에 상기 열 슬러그를 커플링하는 열전도 물질을 포함한다.
본 발명의 일 실시예는 방법과 관련되고, 상기 방법은: a) 반도체 다이를 리드 프레임 구조체의 다이 부착 패드에 부착하는 단계; b) 몰딩된 클립 구조체를 상기 반도체 다이에 부착하는 단계로서, 상기 몰딩된 클립 구조체는 클립 구조체 및 상기 클립 구조체의 적어도 일 부분을 덮고 상기 클립 구조체의 외측 표면을 노출하는 제1 몰딩 물질을 포함하는, 상기 부착하는 단계; c) 상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분의 주위를 제2 몰딩 물질로 몰딩하는 단계; 및 d) 상기 클립 구조체의 노출된 상기 외측 표면에 열전도 물질을 이용하여 열 슬러그를 부착하는 단계;를 포함한다.
본 발명의 다른 실시예들은 전기적 어셈블리들과 그의 제조 방법들과 관련된다.
본 발명의 이러한 실시예들과 다른 실시예들이 하기에 상세하게 설명된다.
첫째, 본 발명의 실시예들은 상기 반도체 다이 패키지 내에 압축 응력의 문제를 제거하거나 감소할 수 있다. 둘째, 본 발명의 실시예들은, 한정된 솔더 영역을 가지는 몰딩된 클립 구조체는 상기 반도체 다이 패키지 내의 두 개의 구조체들 사이에 위치함으로써, 상기 반도체 다이와 상기 열 슬러그의 솔더 조인트들 및 연결부들의 제어되지 않은 분산을 감소시킨다. 셋째, 본 발명의 실시예들은, 상기 반도체 다이, 상기 몰딩된 클립 및 상기 열 슬러그는 동일한 솔더 금속야금을 사용할 수 있고, 솔더 리플로우는 동시에 발생할 수 있으므로, 더 적은 공정 단계들을 요구하는 방법을 구현하고, 덜 비싼 패키지를 제조한다. 넷째, 본 발명의 실시예들은 자기 정렬될 수 있고, 상기 반도체 다이, 상기 몰딩된 클립 및 열 슬러그의 정렬에 지그들(jigs)을 사용할 필요가 없다. 다섯째, 본 발명의 실시예들에 있어서, 다른 크기들의 다이들을 사용하는 경우에도, 상기 클립 구조체의 외측 표면을 노출할 수 있다. 여섯째, 본 발명의 실시예들은 몰딩 물질로 과몰딩된 외측 클립 구조체 표면을 가지는 반도체 다이 패키지들과 동일한 제조 장치를 사용할 수 있다. 일곱번째, 클립 구조체 배열의 밀도는 높을 수 있고, 리드 프레임 구조체 피치와 무관할 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예들에 따라 세 개의 다른 반도체 다이 패키지들의 3차원 상면도들을 도시한다.
도 2a 내지 도 2c는 도 1a 내지 도 1c에 도시된 반도체 다이 패키지의 실시예들의 측면도들을 도시한다.
도 3은 도 1a 내지 도 1c에 도시된 실시예들에 따른 반도체 다이 패키지의 3차원 하면도를 도시한다.
도 4는 도 1a에 도시된 반도체 다이 패키지 내의 다른 구성 요소들을 나타내는 절개 상면도를 도시한다.
도 5a는 도 1a에 도시된 반도체 다이 패키지(1A)의 상평면도를 도시한다.
도 5b 내지 도 5e는 도 5a의 선 A-A, 선 B-B, 선 C-C, 및 선 D-D를 따른 측단면도들을 각각 도시한다.
도 6은 도 1b에 도시된 반도체 다이 패키지 내의 다른 구성 요소들을 나타내는 3차원 절개 상면도를 도시한다.
도 7a는 도 1b에 도시된 반도체 다이 패키지(1B)의 상평면도를 도시한다. 일부의 내부 구성 요소들이 도시되어 있다.
도 7b 내지 도 7d는 도 7a의 선 A-A, 선 B-B, 선 C-C, 및 선 D-D를 따른 측단면도들을 각각 도시한다.
도 8은 도 1c에 도시된 반도체 다이 패키지(1C) 내의 다른 구성 요소들을 나타내는 3차원 절개 상면도를 도시한다.
도 9a는 도 1에 도시된 반도체 다이 패키지(1B)의 상평면도를 도시한다. 일부의 내부 구성 요소들이 도시되어 있다.
도 9b 내지 도 9d 는 도 9a의 선 A-A, 선 B-B, 선 C-C, 및 선 D-D를 따른 측단면도들을 각각 도시한다.
도 10aa 내지 도 10ac는 본 발명의 실시예에 따른 몰딩된 클립들이 형성되는 동안 형성된 전구체들의 모양들을 도시한다.
도 10ba 내지 도 10bc는 본 발명의 다른 실시예에 따른 몰딩된 클립들이 형성되는 동안 형성된 전구체들의 모양들을 도시한다.
도 10ca 내지 도 10cc는 본 발명의 다른 실시예에 따른 몰딩된 클립들이 형성되는 동안 형성된 전구체들의 모양들을 도시한다.
도 11a 내지 도 11c는 세 개의 다른 몰딩된 클립 실시예들의 상측 및 하측 사시도들을 도시한다.
도 12는 클립 구조체들의 2차원 배열을 도시한다.
도 13은 본 발명의 실시예에 따른 클립 구조체의 3차원 사시도를 도시한다.
도 14a 내지 도 14c는 본 발명의 실시예에 따른 세 개의 다른 열 슬러그들을 도시한다.
도 15a 내지 도 15c는 열린 위치들 내에 열 슬러그들을 가지는 세 개의 반도체 다이 패키지들의 사시도들을 도시한다.
도 16a 내지 도 16h는 본 발명의 실시예에 따른 반도체 다이 패키지가 형성되는 동안 형성된 전구체들의 사시도들을 도시한다.
도 17a 내지 도 17h는 본 발명의 실시예에 따른 반도체 다이 패키지가 형성되는 동안 형성된 전구체들의 사시도들을 도시한다.
도 18a 내지 도 18g는 본 발명의 실시예에 따른 반도체 다이 패키지가 형성되는 동안 형성된 전구체들의 사시도들을 도시한다.
도 19a는 다른 반도체 다이 패키지 실시예의 3차원 절개도를 도시한다.
도 19b는 몰딩 물질을 가지지 않고 클립 구조체를 가지는 반도체 다이 패키지의 3차원 도면을 도시한다.
도 19c는 게이트 클립 구조체 내에 개구부를 가지는 반도체 다이 패키지 실시예의 상측 사시 절개도를 도시한다.
도 19d는 본 발명의 실시예에 따른 몰딩된 클립 구조체의 상측 사시도를 도시한다.
도 19e는 본 발명의 실시예에 따른 클립 구조체들의 배열의 상평면도를 도시한다.
도 19f는 본 발명의 실시예에 따른 몰딩된 클립 구조체의 하측 사시도를 도시한다.
도 19g는 본 발명의 실시예에 따른 몰딩된 클립 구조체의 상측 사시도를 도시한다.
도 20은 전력 모스펫의 측단면도를 도시한다.
도면들에 있어서, 동일한 부재 번호들은 동일한 요소들을 지칭하고, 일부의 구성 요소들의 설명들은 반복되지 않는다.
예시적인 치수들이 도면들에 도시되어 있다. 본 발명의 실시예들은 이러한 예시적인 치수들에 한정되는 것은 아니다.
본 발명의 일 실시예는 반도체 다이 및 몰딩된 클립(molded clip) 구조체를 포함하는 반도체 다이 패키지에 관련된다.
상기 반도체 다이 패키지 내의 반도체 다이는 전력 모스펫(MOSFET)을 포함하는 임의의 적절한 유형의 소자를 포함한다. 전력 모스펫들이 상세하게 설명되어 있다고 하여도, 임의의 적절한 수직형 전력 트랜지스터가 본 발명의 실시예들에 사용될 수 있다. 수직형 전력 트랜지스터들은 VDMOS 트랜지스터들 및 수직 바이폴라 트랜지스터들을 포함한다. VDMOS 트랜지스터는 확산에 의하여 형성된 둘 또는 그 이상의 반도체 영역들을 가지는 모스펫(MOSFET)이다(도 20에 일 예가 도시되어 있음). 이는 소스 영역, 드레인 영역, 및 게이트를 가진다. 상기 소자는 수직형이고, 소스 영역과 드레인 영역이 반도체 다이의 반대되는 표면들에 위치한다. 게이트는 트렌치형 게이트 구조체 또는 평면형 게이트 구조체일 수 있고, 소스 영역과 동일한 표면에 형성될 수 있다. 트렌치형 게이트 구조체들이 바람직하며, 이는 트랜치형 게이트 구조체들이 평면형 게이트 구조체들에 비하여 좁고, 또한 공간을 덜 차지하기 때문이다. 동작 중에, VDMOS 소자 내에서 소스 영역에서 드레인 영역으로 흐르는 전류는 다이 표면들에 대하여 실질적으로 수직이다. 또한, 본 발명의 실시예들에 있어서 수직형 저항들, 캐패시터들 등 다른 전자 소자들이 사용될 수 있다. 본 발명의 실시예들에 있어서, 입력 영역은 반도체 다이의 일 표면에 위치할 수 있고, 출력 영역은 반도체 다이의 반대 표면에 위치할 수 있다.
상기 몰딩된 클립 구조체는 클립 구조체 및 상기 클립 구조체의 적어도 일 부분을 덮는 제1 몰딩 물질을 포함한다. 상기 클립 구조체는 구리와 같은 금속을 포함할 수 있고, 반도체 다이 패키지 내에서 상기 반도체 다이와 전기적으로 커플링될 수 있다. 상기 제1 몰딩 물질의 표면들은 상기 클립 구조체의 표면들과 실질적으로 동일 평면일 수 있다.
상기 제1 몰딩 물질은 에폭시 물질과 같은 물질을 포함할 수 있고, 상기 클립 구조체의 외측 표면을 노출할 수 있다. 상기 반도체 다이 패키지의 제조 공정 중에, 상기 제1 몰딩 물질은 상기 클립 구조체의 외측 표면을 초기에 덮을 수 있다. 이어서, 상기 외측 표면은 레이저 제거(laser ablation) 공정과 같은 물질 제거 공정을 이용하여 노출될 수 있다.
상기 몰딩된 클립 구조체 내의 콘택들은 상기 몰딩된 클립 구조체를 상기 반도체 다이에 커플링하는 솔더 조인트들의 형상들을 한정할 수 있다. 이는 상기 반도체 다이의 게이트 및 소스 콘택 영역들에서 응력을 덜 받고 미리 한정된 솔더 조인트들을 구성할 수 있다. 또한, 상기 몰딩된 클립 내의 다른 콘택들은 상기 리드 프레임 구조체 내에서 상기 몰딩된 클립을 게이트 및 소스 탑-셋(top-set) 리드에 커플링하는 솔더 조인트들의 형상들을 한정할 수 있다. 일부 실시예들에 있어서, 상기 드레인 영역은 상기 클립 구조체에 커플링될 수 있다.
상기 몰딩된 클립 구조체는 상기 반도체 다이 패키지 내의 상기 반도체 다이에 인접할 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 몰딩된 클립 구조체와 반도체 다이와 같은 두 개의 구조체들 사이의 공간에 제2 몰딩 물질이 불충분하게 충전되는 것을 방지하기 위하여, 상기 반도체 다이와 상기 몰딩된 클립 구조체 사이에 좁은 간격들을 제2 몰딩 물질이 충전하는 공간을 제공하도록, 상기 몰딩된 클립 구조체는 하측 표면에서 레이저 제거될 수 있다(예를 들어, 도 13 참조). 상기 몰딩된 클립 구조체 내의 상기 제1 몰딩 물질이 레이저 제거된 후에, 상기 클립 구조체의 하측 면에 위치한 게이트 및 소스 콘택 패드들은 상기 몰딩된 클립 구조체의 다른 표면들로부터 돌출될 수 있다. 이러한 콘택 패드의 돌출은 상기 몰딩된 클립 구조체를 상기 반도체 다이에 연결하는 솔더 조인트들의 수직형 필렛팅(filleting)을 촉진할 수 있다.
상기 반도체 다이 패키지는 리드 프레임 구조체를 더 포함한다. 상기 리드 프레임 구조체는 다이 부착 패드 및 상기 다이 부착 패드로부터 연장된 리드들을 포함할 수 있다. 상기 반도체 다이는 솔더 또는 다른 전도성 접착제를 이용하여 상기 리드 프레임 구조체의 다이 부착 패드에 실장된다.
일부 실시예들에 있어서, 상기 리드 프레임 구조체는 드레인 리드 구조체, 게이트 리드 구조체, 및 소스 리드 구조체들을 포함할 수 있다. 상기 드레인 리드 구조체는 다이 부착 패드와 상기 다이 부착 패드로부터 연장된 복수의 리드들을 포함할 수 있다. 또한, 상기 리드 프레임 구조체는 게이트 리드 포스트와 상기 게이트 리드 포스트로부터 연장된 게이트 리드를 포함하는 게이트 리드 구조체를 포함할 수 있다. 또한, 상기 리드 프레임 구조체는 소스 리드 포스트와 상기 소스 리드 포스트의 방위로부터 실질적으로 수직으로 연장된 복수의 소스 리드들을 포함하는 소스 리드 구조체를 포함할 수 있다.
상기 리드 프레임 구조체 또는 상기 상술한 클립 구조체는 임의의 적절한 물질을 포함할 수 있다. 예를 들어, 상기 리드 프레임 구조체 및/또는 상기 클립 구조체는 구리, 니켈 등과 같은 베이스 금속을 포함할 수 있다. 상기 베이스 금속은 니켈 또는 비-산화(non-oxidizing) 금속과 같은 솔더가능한 물질로 코팅될 수 있다.
제2 몰딩 물질은 상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분을 덮을 수 있다. 일부 실시예들에 있어서, 상기 리드 프레임 구조체의 하측 외측 표면은 상기 제2 몰딩 물질을 통하여 노출될 수 있다. 상기 제2 몰딩 물질은 상기 제1 몰딩 물질과 동일하거나 또는 다를 수 있다. 상기 제1 및 제2 몰딩 물질들은 별개의 시간에서 몰딩되므로, 상기 제1 및 제2 몰딩 물질들 사이의 경계가 상기 반도체 다이 패키지 내에 존재할 수 있다.
또한, 상기 반도체 다이 패키지는 열 슬러그(heat slug) 및 상기 클립 구조체의 노출된 표면에 상기 열 슬러그를 커플링하는 솔더와 같은 열전도 물질을 포함한다. 상기 열 슬러그는 상기 반도체 다이 패키지 내의 외부 구성 요소 또는 내부 구성요소가 되도록 부착될 수 있다.
상기 열 슬러그는 구리, 알루미늄, 또는 이들의 합금과 같은 열전도물질 및 (선택적으로) 전기전도물질을 포함할 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 열 슬러그는 정사각형과 같은 형상의 주 표면을 가질 수 있고, 약 0.250 mm (또는 그 미만)의 두께를 가질 수 있다.
상기 열 슬러그를 상기 클립 구조체의 노출된 표면에 커플링하는 열전도 물질은 열전도성 에폭시 또는 솔더(납-계 또는 무연)를 포함하는 임의의 적절한 물질을 포함할 수 있다.
상기 열 슬러그는 많은 잇점들을 제공한다. 첫째, 부착된 열 슬러그는 상기 반도체 다이 패키지의 상측 소스 콘택을 제공한다. 이는 소스 연결이 반도체 다이 패키지의 상측 표면에서 형성되는 경우에 많은 설계 유연성을 허용한다. 둘째, 상기 열 슬러그는, 반도체 다이 패키지가 소정의 사양에 맞출 필요가 있는 경우에, 반도체 다이 패키지를 두껍게 할 수 있다. 셋째, 상기 열 슬러그는 상기 반도체 다이 패키지에 대하여 심미적인 외관이 될 수 있다.
*또한, 본 발명의 실시예들은 많은 문제들을 해결한다. 첫째, 본 발명의 실시예들은 상기 반도체 다이 패키지 내에 압축 응력의 문제를 제거하거나 감소할 수 있다. 상술한 바와 같이, 일부 실시예들에 있어서 상기 클립 구조체의 외측 표면은 제2 몰딩 물질 또는 제1 몰딩 물질에 의하여 덮이지 않는다. 이러한 실시예들에 있어서, 상기 클립 구조체의 상기 외측 표면은, 레이저 제거와 같은 비-기계적 물질 제거 공정을 이용하여, 형성되는 동안 노출된다. 둘째, 본 발명의 실시예들에 있어서, 한정된 솔더 영역을 가지는 몰딩된 클립 구조체는 상기 반도체 다이 패키지 내의 두 개의 구조체들 사이에 위치한다. 이는 상기 반도체 다이와 상기 열 슬러그의 솔더 조인트들 및 연결부들의 제어되지 않은 분산을 감소시킨다. 셋째, 본 발명의 실시예들에 있어서, 상기 반도체 다이, 상기 몰딩된 클립 및 상기 열 슬러그는 동일한 솔더 금속야금을 사용할 수 있고, 솔더 리플로우가 동시에 발생할 수 있다. 이는 더 적은 공정 단계들을 요구하는 방법을 구현할 수 있고, 덜 비싼 패키지를 제조할 수 있다. 넷째, 본 발명의 실시예들은 자기 정렬될 수 있고, 상기 반도체 다이, 상기 몰딩된 클립 및 열 슬러그의 정렬에 지그들(jigs)을 사용할 필요가 없다. 다섯째, 본 발명의 실시예들에 있어서, 다른 크기들의 다이들을 사용하는 경우에도, 상기 클립 구조체의 외측 표면을 노출할 수 있다. 여섯째, 제1 몰딩 물질을 통하여 노출된 외측 클립 구조체 표면을 포함하는 본 발명의 실시예들은 몰딩 물질로 과몰딩된 외측 클립 구조체 표면을 가지는 반도체 다이 패키지들과 동일한 제조 장치를 사용할 수 있다. 일곱번째, 클립 구조체 배열의 밀도는 높을 수 있고, 리드 프레임 구조체 피치와 무관할 수 있다.
도 1a, 도 2a, 및 도 3은 반도체 다이 패키지(1A)의 상측에서 열 슬러그(2a)를 포함하는 반도체 다이 패키지(1A)의 다양한 도면들을 도시한다. 반도체 다이 패키지(1A)는 마이크로 리드 패키지(micro lead package, MLP)일 수 있다.
본 발명의 일부 실시예들에 있어서, 제2 몰딩 물질(6)은 반도체 다이 패키지(1A)의 클립 구조체의 외측 표면을 먼저 덮는다. 이어서, 제2 몰딩 물질 표면(6a)을 형성하도록, 레이저 제거 공정(또는 이와 유사한 공정)을 이용하여 제2 몰딩 물질(6)이 제거된다. 이에 따라, 반도체 다이 패키지(1A) 내에 위치하는 몰딩된 클립(미도시) 내의 클립 구조체의 외측 표면을 노출된다. 이어서, 열 슬러그(2a)는 솔더와 같은 열전도물질 및 (선택적으로) 전기전도물질을 이용하여 상기 클립 구조체의 노출된 외측 표면에 부착된다. 따라서, 열 슬러그(2a)는 반도체 다이 패키지(1A)에 대하여 상측 소스 콘택일 수 있다. 도시된 바와 같이, 열 슬러그(2a)의 측방향 치수들은 제2 몰딩 물질(6)의 측방향 치수들에 비하여 작을 수 있다.
반도체 다이 패키지(1A)는 열 슬러그(2a)의 하측에 제2 몰딩 물질(6)을 포함한다. 제2 몰딩 물질(6)은 에폭시 물질, 또는 임의의 다른 적절한 전기적으로 절연 물질을 포함할 수 있다. 도시된 바와 같이, 제2 몰딩 물질(6)은 열 슬러그(2a)의 하측에 위치한다.
도 1a에 도시된 바와 같이, 복수의 리드들 및 타이 바들(tie bars)이 제2 몰딩 물질(6)을 통하여 노출될 수 있다. 상기 리드들은 소스 단자들(5e), 게이트 단자들(5g), 및 드레인 단자들(5a)을 포함할 수 있다(도 3 참조). 본 예의 타이 바들(5c)은 리드들(5a, 5e, 5g)과 비교하여 반도체 다이 패키지(1A)의 다른 위치들에 위치한다. 본 예에 있어서, 리드들(5a, 5e, 5g)의 단부들은 제2 몰딩 물질(6)의 측방향 표면들과 실질적으로 동일한 공간에 위치할 수 있다. 본 발명의 다른 실시예들에 있어서, 리드들(5a, 5e, 5g)은 제2 몰딩 물질(6)의 측방향 표면들을 지나서 연장될 수 있다.
도 3은 도 1a 및 도 2a에 도시된 반도체 다이 패키지(1A)의 하측 사시도를 도시한다. 도 3에 도시된 바와 같이, 리드 프레임 구조체(5)의 하측 표면(5h)은 제2 몰딩 물질(6)을 통하여 노출된다. 또한, 하측 표면(5h)은 제2 몰딩 물질(6)의 하측 표면 및 리드들(5a, 5e, 5g)의 하측 표면들과 실질적으로 동일 평면이다. 또한, 이는 반도체 다이 패키지(1A)의 하측의 측방향 표면 영역의 실질적인 부분(예를 들어, 50% 초과)을 차지하고, 드레인 리드들(5e)과 통합된다. 하측 표면(5h)은 회로 기판 등의 직접적으로 상에 장착될 수 있다. 이는 반도체 다이 패키지(1A) 내의 반도체 다이의 드레인 영역에 대하여 드레인 연결을 형성할 수 있다.
도 4는 반도체 다이 패키지(1A)의 다른 구성 요소들를 도시하는 3차원의 절개 상면도를 도시한다. 도 4에 도시된 바와 같이, 몰딩된 클립 구조체(3)는 외측 열 슬러그(2a)와 반도체 다이(4) 사이에 위치한다.
몰딩된 클립 구조체(3)는 임의의 적절한 구성 요소들을 포함할 수 있고, 임의의 적절한 구성을 포함할 수 있다. 예를 들어, 몰딩된 클립 구조체(3)는 클립 구조체(3c) 및 클립 구조체(3c)를 적어도 부분적으로 덮는 제1 몰딩 물질(3m)을 포함할 수 있다. 또한, 몰딩된 클립 구조체(3)는 약 0.25 mm(또는 그 미만)의 두께를 가질 수 있고, 또한 약 4.30 mm 곱하기(by) 약 5.10 mm (또는 그 미만)의 측 방향 치수들을 가질 수 있다.
클립 구조체(3d)는 임의의 적절한 구성 및/또는 물질들을 포함할 수 있다. 예를 들어, 반도체 다이 패키지(1A)가 전력 모스펫(MOSFET) 패키지인 경우에 있어서, 클립 구조체(3)는 소스 클립 구조체(3st) 및 소스 클립 구조체(3st)로부터 전기적으로 격리된 게이트 클립 구조체(미도시)를 포함할 수 있다. 몰딩된 클립 구조체(3)에 있어서, 소스 클립 구조체(3st)의 외측 표면은 제1 몰딩 물질(3m)을 통하여 노출된다. 솔더(10)는 열 슬러그(2a) 및 소스 클립 구조체(3st)와 전기적으로 및 기계적으로 커플링되도록 사용될 수 있다. 솔더(10)는 납-계(예를 들어, PbSn) 또는 무연 솔더를 포함할 수 있다. 상기 솔더는 분리된 조인트들로서 증착되거나 또는 솔더 층으로 형성될 수 있다.
반도체 다이(4)는 리드 프레임 구조체(5)의 다이 부착 패드(5b) 상에 실장될 수 있다. 솔더(7)는 반도체 다이(4)와 리드 프레임 구조체(5) 사이에 위치할 수 있다. 타이 바들(5c)은 다이 부착 패드(5b)로부터 연장될 수 있다. 제2 몰딩 물질(6)은 반도체 다이(4)와 리드 프레임 구조체(5)의 적어도 일 부분을 덮을 수 있다. 제2 몰딩 물질(6)의 외측 표면(6a)은 소스 클립 구조체(3st)의 외측 표면과 실질적으로 동일 평면일 수 있다.
또한, 도 4에 도시된 반도체 다이(4)는 그 상에 패시배이션 층(4a)(예를 들어, 폴리이미드 또는 실리콘 산화물과 같은 절연물을 포함함)을 가질 수 있다. 다이 패시배이션 층(4a)에 의하여 덮이지 않은 반도체 다이(4)의 영역들은 솔더로 덮일 수 있다. 이러한 영역들은 소스 솔더 구조체(8s)에 의하여 덮인 소스 영역과 게이트 솔더 구조체(8g)에 의하여 덮인 게이트 영역을 포함할 수 있다. 소스 솔더 구조체(8s)는 클립 구조체(3c) 내의 소스 클립 구조체(3st)와 커플링될 수 있고, 이에 따라 소스 리드 포스트(5d) 상의 소스 솔더(9s)와 커플링될 수 있다. 소스 리드들(5e)은 소스 리드 포스트(5d)로부터 연장될 수 있다. 게이트 솔더 구조체(8g)는 클립 구조체(3c) 내의 게이트 클립 구조체에 커플링될 수 있고, 이에 따라 게이트 리드 포스트(5f) 상의 게이트 솔더(9g)에 커플링될 수 있다. 게이트 리드(5g)는 게이트 리드 포스트(5f)로부터 연장될 수 있다.
반도체 다이(4)의 게이트 영역과 소스 영역에서 응력을 덜 받고 미리 한정된 솔더 조인트들을 형성하는 방식으로, 몰딩된 클립(3)은 반도체 다이(4)와 함께 솔더 조인트들을 한정할 수 있다. 또한, 몰딩된 클립(3) 내에 클립 구조체(3c)의 노출된 표면들은 리드 프레임 구조체(5)의 소스 및 게이트 리드 포스트들(5d, 5f)과 함께 형성된 솔더 조인트들의 형상들을 한정할 수 있다.
도 4에 도시된 바와 같이, 반도체 다이 패키지(1A) 내에서, 열 슬러그(2a), 반도체 다이(4), 및 리드 프레임 구조체(5)를 포함하는 구성 요소들의 적층물은 매우 효과적인 열전달 경로를 형성할 수 있고, 그 이유는 반도체 다이(4)로부터 주위 환경으로 열의 전달을 방해할 수 있는 몰딩 물질이 거의 없기 때문이다. 또한, 이러한 구성 요소들을 상호연결하는 솔더는 동일할 수 있고(또는 다를 수 있고), 동일한 시간에(또는 다른 시간에) 리플로우 될 수 있다.
도 5a는 도 1의 반도체 다이 패키지(1A)의 상평면도를 도시한다. 도 5b 내지 도 5e는 선 A-A를 따른(게이트 영역을 가로지름), 선 B-B를 따른(소스 영역을 가로지름), 선 C-C를 따른(게이트 영역을 가로지름), 및 선 D-D를 따른(소스 영역을 가로지름) 측단면도들을 각각 도시한다. 도 5a 내지 도 5e에 도시된 요소들은 상술한 바와 같으며, 이에 대한 설명들은 반복할 필요가 없다. 예시적인 치수들(mm로 표시됨)이 도 5b 및 도 5c에 도시되어 있다. 본 발명의 실시예들은 도시된 치수들에 비하여 더 크거나 또는 더 작은 치수들을 가질 수 있다.
본 발명의 다른 실시예에 따른 다른 반도체 다이 패키지(1B)가 도 1b, 도 2b, 도 3, 및 도 6에 도시되어 있다. 반도체 다이 패키지(1B)는 도 1a, 도 2a, 및 도 4에 도시되고 상술한 반도체 다이 패키지(1A)와 유사한 구성 요소들을 가진다. 이에 따라, 유사한 구성 요소들의 설명들은 본 명세서에 반복되지 않는다.
그러나, 도 1b, 도 2b, 및 도 6의 반도체 다이 패키지(1B)에 있어서, 제2 몰딩 물질(6)은 두 개의 다른 두께들를 가지는 두 개의 다른 부분들을 포함하며, 반면 반도체 다이 패키지(1A)에 있어서, 제2 몰딩 물질(6)은 패키지(1A)의 에지 영역들에서 단지 하나의 두께를 가진다. 도 1b의 반도체 다이 패키지(1B)에 있어서, 이러한 두 개의 다른 두께들은 도 1b 및 도 2b의 표면(6a) 및 표면(6b)에 의하여 예시되어 있다. 표면(6b)을 포함하는 더 두꺼운 부분은, 열 슬러그(2a)로부터 전기적으로 격리되도록 게이트 클립 구조체(미도시)를 덮는 제2 몰딩 물질(6)의 일부를 가지며, 소스 클립 구조체(미도시)에 기계적으로 및 전기적으로 연결된다.
도 1a에 도시된 반도체 다이 패키지(1A)와 도 1b에 도시된 반도체 다이 패키지(1B)의 다른 차이점은, 더 높은 제2 몰딩 물질 표면(6b)을 위한 공간을 제공하도록, 열 슬러그(2a)가 절반-식각된(또는 부분적으로 식각된) 영역(2ah)을 가지는 것이다. 열 슬러그(2a)는 임의의 적절한 식각 공정을 이용하여 식각될 수 있다.
도 2b에 도시된 바와 같이, 절반-식각된 열 슬러그(2a) 및 제2 몰딩 물질(6)은 서로 협력적으로 구조화된다. 제2 몰딩 물질(6)의 상측 표면(6b)과 절반-식각된 부분(2ah) 사이에 공간이 있다. 다른 실시예들에서는 상기 공간이 없을 수 있다.
도 7a는 도 1b에 도시된 반도체 다이 패키지(2A)의 상평면도를 도시한다. 도 7b 내지 도 7e는 선 A-A를 따른, 선 B-B를 따른, 선 C-C를 따른, 및 선 D-D를 따른 측단면도들을 각각 도시한다. 도 7a 내지 도 7e에 도시된 요소들이 상술되어 있다. 예시적인 치수들(mm로 표시됨)이 도 7b 및 도 7c에 도시되어 있다. 본 발명의 실시예들은 도시된 치수들에 비하여 더 크거나 또는 더 작은 치수들을 가질 수 있다.
본 발명의 다른 실시예에 따른 다른 반도체 다이 패키지(1C)가 도 1c, 도 2c, 도 3, 및 도 8에 도시되어 있다. 반도체 다이 패키지(1B)는 도 1a, 도 2a, 및 도 4에서 상술한 반도체 다이 패키지(1A)와 유사한 구성 요소들을 가진다. 이에 따라, 유사한 구성 요소들의 설명들은 본 명세서에 반복되지 않는다.
그러나, 반도체 다이 패키지(1C)를 위한 열 슬러그(2b)는, 몰드 고정(mold locking)을 위하여 그의 상측에서 주변의 절반-식각된 또는 스탬프된 영역들 및 게이트 격리를 위하여 상응하도록 그의 하측에서 미리 한정된 절반-식각된 영역으로 설계된다. 다른 방법에 있어서, 상기 반도체 다이 패키지 내의 상기 반도체 다이 내의 소스 영역 상에 비하여, 상기 반도체 다이 패키지 내의 상기 반도체 다이 내의 게이트 영역 상에서, 열 슬러그(2b)는 더 얇아질 수 있다. 또한, 제2 몰딩 물질(6)이 열 슬러그(2b)를 고정시킬 수 있도록, 열 슬러그(2b)의 중심 부분들에 비하여 에지들은 더 얇다. 따라서, 상술한 패키지들(1A, 1B)과는 달리, 패키지(1C)에 있어서, 제2 몰딩 물질(6)은 열 슬러그(2a)의 에지들을 둘러싼다.
도 9a는 도 1에 도시된 반도체 다이 패키지(1A)의 상평면도를 도시한다. 도 9b 내지 도 9e는 선 A-A를 따른, 선 B-B를 따른, 선 C-C를 따른, 및 선 D-D를 따른 측단면도들을 각각 도시한다. 도 9a 내지 도 9e에 도시된 요소들이 상술되어 있다. 예시적인 치수들(mm로 표시됨)이 도 9b에 도시되어 있다. 본 발명의 실시예들은 도시된 치수들에 비하여 더 크거나 또는 더 작은 치수들을 가질 수 있다.
또한, 본 발명의 실시예들은 반도체 다이 패키지들을 제조하는 새롭고 독창적인 방법들을 포함한다. 예를 들어, 하기에 상세하게 설명된 바와 같이, 일부 실시예들에 있어서(예를 들어, 도 1c에 도시된 패키지(1C)), 상기 반도체 다이와 금속 구성 요소들의 적층물(리드 프레임 구조체, 클립 구조체, 및 열 슬러그를 포함함)을 함께 어셈블링한 후에, 조합은 제2 몰딩 물질(6)로 몰딩된다. 몰딩 후에, 리드 프레임 구조체 단자들(5a, 5g, 5e)의 표면들은 상기 반도체 다이 패키지의 하측에서 제2 몰딩 물질(6)를 통하여 노출된다. 상기 반도체 다이 패키지의 상측에서 임의의 과몰딩된 부분은, 열 슬러그(2b)의 상측 측부 표면을 패키지 표면(6c)까지 노출하도록, 레이저를 사용하여 제거될 수 있다. 제거된 몰드 화합물과 노출된 열 슬러그(2b)는 동일 평면 표면(6c)을 형성한다.
또한, 본 발명의 실시예들에 있어서, 상기 열 슬러그 및/또는 상기 몰딩된 클립 어셈블리는 상기 반도체 다이 내의 게이트 영역과 관련된 게이트 전류를 소스 전류에서 격리되도록 설계될 수 있다. 이는 상기 클립 구조체 내의 게이트 클립 구조체가, 상기 반도체 다이 내의 소스 영역에 커플링된 상기 열 슬러그와의 단락을 방지할 수 있다. 예를 들어, 도 1a의 반도체 다이 패키지(1A)는 상기 몰딩된 클립 구조체 내에 형성된 게이트 격리 특징부를 가질 수 있다. 도 1b의 반도체 다이 패키지(1B)에 있어서, 게이트 격리 특징부는 제2 몰딩 물질(6b)의 선택적인 제거에 의하여 형성된다. 제2 몰딩 물질(6)의 표면(6b)은 상기 제2 몰딩 물질의 표면(6a)에 비하여 높다. 이는, 게이트 콘택 패드를 상기 클립 구조체의 게이트 구조체 내에 감추기 위하여 수행된다. 도 1c의 반도체 다이 패키지(1C)에 있어서, 게이트 격리 특징부는 상기 몰딩된 클립의 노출된 게이트 콘택 패드 상에 열 슬러그 내의 절반-식각된 금속 세정(clearance)을 수행함에 의하여 설계된다. 상기 제2 몰딩 물질은 최종 패키지 몰딩 공정 동안에 이러한 공간을 충전할 수 있다. 이는 상기 제2 몰딩 물질(6)으로 스택을 완전히 몰딩하고, 이어서 제2 몰딩 물질(6)을 부분적으로 제거하는 레이저 제거 단계에 의하여 구현될 수 있고, 열 슬러그(2a)의 에지들 상의 상기 제2 몰딩 물질이 열 슬러그(2b)와 동일 평면이 되도록, 열 슬러그(2b)의 노출을 허용한다.
도 10aa 내지 도 10ac, 도 10ba 내지 도 10bc, 및 도 10ca 내지 도 10cc는 본 발명의 실시예에 따른 몰딩된 클립 구조체들을 형성하는 공정 흐름들을 도시한다. 도 10aa 내지 도 10ac, 도 10ba 내지 도 10bc, 및 도 10ca 내지 도 10cc에 도시된 바와 같이, 클립 구조체(3c)는 본 발명의 실시예들에서 먼저 얻는다. 각각의 클립 구조체(3c)는 게이트 클립 구조체(3gt) 및 소스 클립 구조체(3st)를 포함할 수 있다. 도 10aa 내지 도 10ac, 도 10ba 내지 도 10bc, 및 도 10ca 내지 도 10cc에 도시된 상기 클립 구조체들(3c)은 각각 도 11a 내지 도 11c에 도시된 몰딩된 클립 구조체들(3-1, 3-2, 3-3) 내에 사용된다.
도 10ab, 도 10bb, 및 도 10cb에 있어서, 이어서 클립 구조체들(3c)는 제1 몰딩 물질(3ao)로 몰딩된다. 도 10ab에 있어서, 클립 구조체(3c)는 자신의 상측 표면에서 제1 몰딩 물질(3ao)로 과몰딩되고, 반면 도 10bb 및 도 10cb에 있어서, 클립 구조체들(3c)은 자신의 상측 표면들에서 과몰딩되지 않는다.
이어서, 클립 구조체들(3c)의 제1 몰딩 물질의 부분들은 자신의 하측 표면들(도 11a 내지 도 11c의 표면(3b))에서 레이저 제거되고, 이에 따라 게이트 및 소스 콘택 패드들(3gb, 3sb)은 상기 제1 몰딩 물질의 하측 표면들로부터 돌출된다.
이어서, 도 10ac, 도 10bc, 및 도 10cc에 도시된 바와 같이, 몰딩된 클립 구조체들의 배열들은 쏘잉(sawing) 또는 레이저 절단과 같은 절단 공정에 의하여 싱귤레이션(singulated)된다. 결과적인 몰딩된 클립 구조체들(3-1, 3-2, 3-3)은 도 11a 내지 도 11c에 도시되어 있다.
도 11a는 클립 게이트 및 소스 콘택 패드들(3gb, 3sb)을 노출하는 하측 제1 몰딩 물질 표면(3b)을 가지는 몰딩된 클립 구조체(3-1)를 도시한다. 이러한 패드들(3gb, 3sb)은 상기 반도체 다이 패키지 내의 상기 반도체 다이와 상기 리드 프레임 구조체를 연결하기 위하여 사용될 수 있다. 제1 몰딩 물질(3m)의 상측 표면(3ao)은 상기 클립 구조체의 외측 표면을 덮는다(즉, 과몰딩한다). 이러한 몰딩된 클립 구조체(3-1)는 제1 몰딩 물질(3m)로 덮이지 않은 클립 구조체(3c)의 표면들에 대하여 테이프를 위치시켜 형성할 수 있다.
도 11b는 몰딩된 클립 구조체(3-2)를 도시한다. 상측 게이트 및 소스 콘택 패드들(3gt, 3st)은 몰딩 물질(3m)의 상측 표면(3ae)에 의하여 노출되고, 몰딩 물질(3m)의 상측 표면(3ae)r과 실질적으로 동일 평면이다. 하측 콘택 패드들(3gb, 3sb)은 제1 몰딩 물질(3m)의 표면(3b)에 의하여 노출된다. 패드들(3gb, 3sb)은 제1 몰딩 물질(3m)의 표면(3b)을 통하여 노출되고, 그로부터 돌출되고, 및/또는 실질적으로 동일 평면이다.
몰딩된 클립 구조체(3-2)는 몰딩 공정을 수행하는 중에 클립 구조체(3c)를 전체적으로(fully) 클랭핑(clamping)하여 형성될 수 있다. 몰딩된 클립 구조체(3-2)는 테이프 지원 몰딩 공정의 사용을 요구하지 않는다. 상술한 바와 같이, 상측의 노출된 소스 패드(3st)는 상기 반도체 다이 패키지의 어셈블리 동안에 열 슬러그 연결을 위하여 사용될 수 있다.
도 11c는 클립 구조체 표면들을 노출하는 두 개의 반대되는 표면들(3ae, 3b)을 가지는 제1 몰딩 물질(3m)을 가지는 몰딩된 클립 구조체(3-3)를 도시한다. 상측 표면(3ae)은 열 슬러그 연결을 위한 소스 콘택 패드(3st)를 노출한다. 상기 클립 구조체 내의 게이트 콘택 패드는, 자신의 상측에서 절반 식각된 바와 같이, 상측 표면(3ae)에 의하여 노출되지 않는다. 하측 표면(3b)은, 반도체 다이에 대한 연결 및 리드 프레임 구조체 연결들을 위한, 게이트 및 소스 콘택 패드들(3gb, 3sb)을 노출한다. 몰딩된 클립 구조체(3-3)는 클립 구조체 몰딩 동안에 리드 프레임 테이프를 사용하거나 사용하지 않을 수 있다.
도 12는 절반-식각된 타이 바들(3t)에 의하여 서로 연결된 클립 구조체들(3c)의 배열을 도시한다. 상기 클립 구조체 배열의 벌크는 절반-식각된 금속(3h)이다. 전체 금속 영역들은 최종 패키지 어셈블리 동안에 상술한 반도체 다이(4)와 리드 프레임 구조체(5)와의 솔더 연결들을 위하여 사용되는 콘택 패드들(3gb, 3sb)이다. 예시적인 치수들(mm로 표시됨)이 도 12에 도시되어 있다. 본 발명의 실시예들은 도시된 치수들에 비하여 더 크거나 또는 더 작은 치수들을 가질 수 있다.
도 11b 및 도 11c를 참조하면, 몰딩된 클립들(3-2, 3-3)을 위한 몰딩 공정은 하측 표면(3b)에서 그들을 노출하는 전체 금속 콘택 영역들(3gb, 3sb)의 전체적인 클램핑을 포함할 수 있다. 클립 구조체(3c)의 다른 측은 몰딩 물질(3m)의 상측 표면(3ae)에 의하여 노출될 수 있고, 상술한 열 슬러그와의 솔더링 연결을 위하여 사용될 수 있다. 상기 절반-식각된 영역들은 제1 몰딩 물질(3m)로 충전될 수 있다.
도 11a를 참조하면, 몰딩된 클립(3-1)을 위한 몰딩 공정은 상측 표면(3ao)을 형성하도록 상기 클립 구조체 상에 과몰딩을 허용하는 배열 주변의 클램핑을 포함할 수 있다. 클립 구조체(3c)는 과몰딩 공정에서 테이프를 사용할 수 있다. 과몰딩된 제1 몰딩 물질(3m)의 두께는 0.1 mm 보다 크거나 또는 작을 수 있다.
도 13을 참조하여, 돌출된 게이트 및 소스 콘택 패드들(3gb, 3sb)은 클립 구조체 부착 공정 동안에 솔더(8g, 8s)의 수직 필렛팅을 촉진할 수 있다. 레이저 제거 공정 동안에 제거되는 몰딩 물질(3m)은 상기 반도체 다이 패키지의 구성 요소들을 엔캡슐레이션하는 동안에 제2 몰딩 물질(6)을 위한 공간을 제공할 수 있다.
도 14a 내지 도 14c는 도 15a 내지 도 15c에 도시된 반도체 다이 패키지들(1A, 1B, 1C)애 사용하기 위한 다른 열 슬러그 실시예들의 상측 및 하측 사시도들을 도시한다.
도 14a의 열 슬러그(2a)는 도 15a의 반도체 다이 패키지(1A)의 측방향 치수들에 비하여 약간 작은 측방향 치수를 가지는 평판과 유사하다. 열 슬러그(2a)는 솔더(10)와 커플링될 수 있다. 또한, 몰딩된 클립 구조체(3-1)는 상기 제1 몰딩 물질로 덮인 게이트 클립 구조체를 가진다.
도 14b의 열 슬러그(2a)는 부분적으로 식각된 영역(2ah)과 식각되지 않은 영역을 가진다. 식각된 영역(2ah)은 표면(6b)을 포함하는 반도체 다이 패키지(1B)의 제2 몰딩 물질의 부분과 협력적으로 구조화될 수 있다. 표면(6b)은 표면(6a)에 비하여 높을 수 있다. 열 슬러그(2a)은 솔더(10)와 커플링될 수 있다.
또한, 몰딩된 클립 구조체(3-2)는 제2 몰딩 물질(6)로 덮인 게이트 클립 구조체를 가지고, 이에 따라 상기 게이트 클립 구조체는 열 슬러그(2a)로부터 전기적으로 격리된다. 제2 몰딩 물질(6)은 선택적으로 레이저 제거되고, 표면(6b)은 레이저 제거되지 않고, 이에 따라 솔더(10) 상에서 및 표면(6a) 상에서 제2 몰딩 물질(6)은 제거된다.
도 14c의 열 슬러그(2b)는 복수의 부분적으로 식각된 영역들(2ah, 2ah')과 식각되지 않은 영역을 가진다. 도 15c에 도시된 바와 같이, 제1 식각된 영역(2ah)은 게이트 콘택 패드(3gt) 상에 위치하고, 게이트 콘택 패드(3gt)로부터 이격되며, 이에 따라 게이트 콘택 패드(3gt)과 제1 식각된 영역(2ah)은 서로에 대하여 물리적으로 분리되고, 서로 전기적으로 커플링되지 않는다. 제2 몰딩 물질(미도시)이 도 15c에 도시된 구성 요소들 주위를 몰딩하는 경우에, 상기 제2 몰딩 물질은 제1 식각된 영역(2ah)과 게이트 콘택 패드(3gt) 사이의 공간을 충전할 수 있다. 제2 식각된 영역(2ah')은 상기 제2 몰딩 물질이 열 슬러그(2b)를 고정하도록 몰드 고정 특징부로서 사용될 수 있다. 제1 및 제2 식각된 영역들(2ah, 2ah')은 열 슬러그(2a)의 반대의 위치들에 위치한다.
본 발명의 실시예들에 따른 방법들은 패키지 구성 요소들을 적층시키는 단계 및 전도성 구성 요소들(예를 들어, 리드 프레임 구조체, 클립 구조체, 및 열 슬러그) 사이에 실리콘 다이를 개재하는 단계를 포함한다. 또한, 상기 방법들은 하기의 공정들의 일부를 포함할 수 있다. 솔더 스크린 프린팅, 솔더 분산(solder dispensing)(또는 균등한 솔더 적용 공정), 다이의 픽 앤드 플레이스(pick and place) 어셈블리, 클립 몰딩 및 열 슬러그 부착이다. 본 발명의 실시예들에 따른 방법들에 관한 상세한 설명들은 도 16, 도 17, 및 도 18를 참조하여 하기에 설명된다.
이어서, 반도체 다이와 금속 구성 요소들의 적층물의 전체적인 어셈블리 후에, 결과적인 반도체 다이 패키지 전구체는 제2 몰딩 물질로 과몰딩된다. 몰딩 공정 동안에 구성 요소들의 적층물에 압축력은 인가되지 않는다. 이어서, 상기 클립 구조체의 표면을 덮는 몰딩 물질이 표면을 노출하도록 제거되고, 이는 클립 구조체의 상측 소스 콘택 패드(도 1a 및 도 1b 내의 패키지들(1A, 1B)를 참조)에 상응할 수 있다.
대안적으로, 다른 실시예에 있어서, 상기 열 슬러그는 제2 몰딩 물질로 덮인다. 상기 열 슬러그의 표면을 노출하도록 박형화될 수 있다(도 1c의 패키지(1C) 참조). 본 발명의 실시예들에 있어서, 상기 패키지 박형화 공정은 레이저 제거를 이용하여 수행될 수 있다. 이는 형성된 반도체 다이 패키지에 기계적 응력의 도입을 방지한다. 또한, 상기 레이저 제거 공정은 선택적인 방식으로 도입될 수 있고(예를 들어, 도 1b의 패키지를 형성함) 또는 패키지 상측 표면을 전체적으로 스캔하는 방식으로 도입될 수 있다(예를 들어, 도 1a의 패키지를 형성함). 반도체 다이 패키지(1B) 내의 몰딩 물질의 선택적인 제거는 게이트 클립 구조체를 열 슬러그(소스 클립 구조체와 전기적으로 커플링됨)와의 전기적 콘택으로부터 격리시킬 수 있다.
본 발명의 일 실시예는 방법과 관련되고, 상기 방법은, a) 반도체 다이를 리드 프레임 구조체의 다이 부착 패드에 부착하는 단계; b) 클립 구조체 및 상기 클립 구조체의 적어도 일 부분을 덮는 제1 몰딩 물질을 포함하고, 상기 반도체 다이에 상기 클립 구조체의 외측 표면을 노출하는 몰딩된 클립 구조체를 얻는 단계; c) 상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분을 제2 몰딩 물질로 몰딩하는 단계; 및 d) 열전도 물질을 이용하여 상기 클립 구조체의 노출된 외측 표면에 열 슬러그를 부착하는 단계를 포함한다.
도 16a 내지 도 16h는 본 발명의 실시예에 따른 반도체 다이 패키지를 형성하는 동한 형성된 전구체들의 사시도들을 도시한다.
도 16a에 도시된 바와 같이, 솔더(7)는 리드 프레임 구조체(5)의 다이 부착 표면 상에 증착된다. 솔더는 임의의 적절한 솔더 페이스트 프린팅 공정을 이용하여 증착될 수 있다. 다른 실시예들에 있어서, 상기 솔더를 대신하여 전도성 에폭시를 사용할 수 있다.
도 16b에 도시된 바와 같이, 반도체 다이(4)는 리드 프레임 구조체(5)의 다이 부착 영역에 부착된다. 반도체 다이(4)는 패시배이션 층(4a)을 포함한다.
도 16c에 도시된 바와 같이, 추가적인 솔더(9s, 9g)는 리드 프레임 구조체(5)의 소스 및 게이트 리드 포스트들(5d, 5f) 상에 증착된다. 또한, 추가적인 솔더(8s, 8g)는 반도체 다이(4)의 소스 및 게이트 영역들 상에 증착된다. 이어서, 몰딩된 클립 구조체(3)는 반도체 다이(4)의 상측 표면에 부착된다. 몰딩된 클립 구조체(3)의 하측에서의 소스 콘택(3sb)은 소스 솔더(8s)에 커플링될 수 있고, 클립 구조체(3)의 하측에서의 게이트 콘택(3gb)은 게이트 솔더(8g)에 커플링될 수 있다. 클립 구조체(3) 내의 다른 소스 및 게이트 콘택들은 솔더(9s, 9g)에 커플링될 수 있다.
도 16d에 도시된 바와 같이, 이어서 몰딩된 클립 구조체(3)는 리드 프레임 구조체(5)와 반도체 다이(4)에 부착된다.
도 16e에 도시된 바와 같이, 제2 몰딩 물질(6)은 리드 프레임 구조체(5)와 반도체 다이(4)의 적어도 부분 상에 형성된다.
도 16f에 도시된 바와 같이, 클립 구조체(3)의 상측 표면을 노출하도록 제2 몰딩 물질(6)의 적어도 부분이 제거된다. 레이저 제거 공정이 제2 몰딩 물질(6)을 제거하도록 사용될 수 있다. 본 실시예 및 다른 실시예들에 있어서, 레이저 제거를 위한 적절한 조건들이 본 기술 분야의 당업자들에 의하여 결정될 수 있다.
도 16g에 도시된 바와 같이, 솔더(10)는 노출된 소스 콘택 패드(3st) 상에 증착된다. 열 슬러그(2a)는 노출된 소스 콘택 패드(3st)에 솔더(10)를 통하여 부착된다.
도 16h에 도시된 바와 같이, 이어서 리플로우 공정이 수행된다. 본 실시예 및 다른 실시예들에 있어서, 상기 리플로우 공정은 패키지의 구성 요소들에 함께 부착되도록 먼저 사용된 솔더의 일부 또는 전부를 리플로우할 수 있다. 이어서, 싱귤레이션(singulation) 공정, 솔더 도금(solder plating) 공정 및 테스트/마크/테이프(test/mark/tape) 및 릴(reel) 공정이 수행된다.
도 17a 내지 도 17h는 본 발명의 실시예에 따른 반도체 다이 패키지에 형성되는 동안 형성된 전구체들의 사시도들을 도시한다.
도 17a에 있어서, 솔더(7)는 리드 프레임 구조체(5)의 다이 부착 표면 상에 증착된다. 솔더는 임의의 적절한 솔더 페이스트 프린팅 공정을 이용하여 증착될 수 있다. 다른 실시예들에 있어서, 전도성 에폭시를 솔더를 대신하여 사용할 수 있다.
도 17b에 도시된 바와 같이, 반도체 다이(4)는 리드 프레임 구조체(5)의 다이 부착 영역에 부착된다. 반도체 다이(4)는 패시배이션 층(4a)을 포함한다.
도 17c에 도시된 바와 같이, 추가적인 솔더(9s, 9g)는 리드 프레임 구조체(5)의 소스 및 게이트 리드 포스트들(5d, 5f) 상에 증착된다. 또한, 추가적인 솔더(8s, 8g)는 반도체 다이(4)의 소스 및 게이트 영역들 상에 증착된다. 이어서, 몰딩된 클립 구조체(3)는 반도체 다이(4)의 상측 표면에 부착된다. 몰딩된 클립 구조체(3)의 하측에서의 소스 콘택(3sb)은 소스 솔더(8s)에 커플링될 수 있고, 클립 구조체(3)의 하측에서의 게이트 콘택(3gb)은 게이트 솔더(8g)에 커플링될 수 있다. 클립 구조체(3) 내의 다른 소스 및 게이트 콘택들이 솔더(9s, 9g)에 커플링될 수 있다.
도 17d에 도시된 바와 같이, 이어서 몰딩된 클립 구조체(3)는 리드 프레임 구조체(5)와 반도체 다이(4)에 부착된다.
도 17e에 도시된 바와 같이, 제2 몰딩 물질(6)은 리드 프레임 구조체(5)와 반도체 다이(4)의 적어도 부분 상에 형성된다.
도 17f에 도시된 바와 같이, 클립 구조체(3)의 상측 표면을 노출하도록 제2 몰딩 물질(6)의 적어도 부분이 제거된다. 레이저 제거 공정이 제2 몰딩 물질(6)을 제거하도록 사용될 수 있다.
도 17g에 도시된 바와 같이, 솔더(10)는 노출된 소스 콘택 패드(3st) 상에 증착된다. 열 슬러그(2a)는 노출된 소스 콘택 패드(3st)에 솔더(10)를 통하여 부착된다.
도 17h에 도시된 바와 같이, 이어서 리플로우 공정이 수행된다. 이어서, 싱귤레이션 공정, 솔더 도금 공정 및 테스트/마크/테이프 및 릴 공정이 수행된다.
도 18을 참조하면, 반도체 다이 패키지(1-C)에 대한 다른 제조 공정에 있어서, 클립 쏘잉(clip sawing) 공정을 수행하기 전에 95Pb5Sn과 같은 높은 멜팅 솔더를 이용하여 열 슬러그(2b)가 몰딩된 클립 구조체(3)에 부착될 수 있다. 도 18a 내지 도 18g는 본 발명의 실시예에 따른 반도체 다이 패키지를 형성하는 동안에 형성된 전구체들의 사시도들을 도시한다.
도 18a에 있어서, 솔더(7)는 리드 프레임 구조체(5)의 다이 부착 표면 상에 증착된다. 솔더는 임의의 적절한 솔더 페이스트 프린팅 공정을 이용하여 증착될 수 있다. 다른 실시예들에 있어서, 솔더를 대신하여 전도성 에폭시를 사용할 수 있다.
도 18b에 도시된 바와 같이, 반도체 다이(4)는 리드 프레임 구조체(5)의 다이 부착 영역에 부착된다. 반도체 다이(4)는 패시배이션 층(4a)을 포함한다.
도 18c에 도시된 바와 같이, 추가적인 솔더(9s, 9g)는 리드 프레임 구조체(5)의 소스 및 게이트 리드 포스트들(5d, 5f) 상에 증착된다. 또한, 추가적인 솔더(8s, 8g)는 반도체 다이(4)의 소스 및 게이트 영역들 상에 증착된다. 이어서, 몰딩된 클립 구조체(3)는 반도체 다이(4)의 상측 표면에 부착된다. 몰딩된 클립 구조체(3)의 하측에서 소스 콘택(3sb)은 소스 솔더(8s)에 커플링될 수 있고, 반면, 클립 구조체(3)의 하측에서 게이트 콘택(3gb)은 게이트 솔더(8g)에 커플링될 수 있다. 클립 구조체(3) 내의 다른 소스 및 게이트 콘택들은 솔더(9s, 9g)에 커플링될 수 있다.
도 18d에 도시된 바와 같이, 이어서 몰딩된 클립 구조체(3)는 리드 프레임 구조체(5) 및 반도체 다이(4)에 부착된다.
도 18e에 도시된 바와 같이, 몰딩된 클립 구조체(2b)를 반도체 다이(4)에 고정하도록 리플로우 공정을 수행한다.
도 18f에 도시된 바와 같이, 제2 몰딩 물질(6)은 리드 프레임 구조체(5)와 반도체 다이(4)의 적어도 부분 상에 형성된다.
도 18g에 도시된 바와 같이, 열 슬러그(2b)의 상측 표면을 노출하도록 제2 몰딩 물질(6)의 적어도 부분이 제거된다. 레이저 제거 공정이 제2 몰딩 물질(6)을 제거하도록 사용될 수 있다.
도 19a는 발명의 실시예에 따른 다른 반도체 다이 패키지(1D)를 도시한다. 반도체 다이 패키지(1D)의 내부 어셈블리는 몰딩된 클립 구조체(3)을 포함하고, 제2 몰딩 물질(6)이 슬롯들(3s)을 채울 수 있도록 스루-홀 슬롯들(3s)이 상기 클립 구조체 내부로 설계된다. 이러한 몰딩된 클립 구조체(3)는 하측 표면에서 몰딩 물질을 제거하기 위한 레이저 제거 공정을 사용할 수 있으나 반드시 요구하는 것은 아니다. 몰딩된 클립 구조체(3) 내의 슬롯들(3s)은 최종 패키지 어셈블리 동안에 몰드 컴파운드(6)의 수직적인 고정을 허용할 수 있다. 또한, 이는 제품의 내부 솔더 조인트 신뢰성을 개선할 수 있는 솔더(8g, 8s)의 수직 필렛팅을 발생한다.
*또한, 열 슬러그(2b)는 효과적인 몰드 충전 및 몰드 고정을 위하여 하나 또는 그 이상의 몰딩된 클립 구조체 슬롯들(3s)을 일치시키는 하나 또는 그 이상의 슬롯들(2s)을 가진다. 이러한 구조체들 내의 슬롯들은 정렬되거나 또는 적어도 중첩될 수 있다. 열 슬러그(2b)는 최종 패키지 몰딩 동안에 몰드 고정을 위하여 스웨지드(swaged) 또는 식각된 에지들을 가지는 스탬프된 금속일 수 있다. 또한, 열 슬러그(2b)는 비-콘택 제거 공정을 이용하여 제2 몰딩 물질(6)을 통하여 노출될 수 있다.
슬롯들(2s, 2g)은 개구부들의 예들이며, 또한 이러한 개구부들은 연장된 슬롯들, 규칙적인 홀들 등일 수 있다. 또한, 이러한 개구부들은 임의의 적절한 치수들을 가질 수 있다. 이들은 클립 구조체들의 측방향 표면 영역의 약 50% 미만을 차지할 수 있다.
도 19b를 참조하면, 열 슬러그(2b)가 없는 경우에는, 내부 패키지 패키지 어셈블리는 몰딩된 클립 구조체를 포함한 기능적인 제품일 수 있다. 도시된 패키지(슬롯들의 사용에 기인함)는, 몰딩된 클립 슬롯(3s)의 수직 벽들과 함께 솔더(8g, 8s)의 수직 필렛팅에 기인하여, 우수한 솔더 조인트들를 가진다. 이는 다이(4)와 소스 및 게이트 클립 구조체들 사이에 우수한 전기적 및 기계적 콘택을 제공한다. 또한, 패키지는 우수한 몰드 고정 특성들을 가진다.
또한, 패키지 어셈블리들 양쪽에 있어서, 몰딩된 클립 구조체(3) 내의 스루-홀 슬롯들(3s)은 솔더 리플로우 동안 플럭스를 위한 환기 윈도우(venting window)로서 기능할 수 있고, 동시에 어셈블리를 제조하는 동안에 가시적인 검사를 위한 관찰 윈도우(viewing window)를 제공할 수 있다.
도 19c 및 도 19d를 참조하면(몰딩된 클립 구조체(3)의 하측면을 도시함), 본 발명의 실시예에 따른 다른 반도체 다이 패키지에 있어서, 클립 구조체의 히트-싱크 영역을 최대화하도록 몰딩된 클립 구조체(3) 및 열 슬러그(2b)는 소스 스루-홀(thorugh-hole) 슬롯없이 설계된다. 상기 제2 몰딩 물질은 반도체 다이(4)와 몰딩된 클립 구조체(3) 사이의 공간을 충전한다. 상기 공간은 상기 클립 구조체의 하측면에서 열린 절반-식각된 영역(3h)을 포함할 수 있다. 절반-식각된 영역(3h)은 소스 패드들(3x)에 의하여 부분적으로 한정된다. 소스 패드들(3x)은 반도체 다이 상의 소스 영역 콘택 패드들에 상응하는 영역들을 가질 수 있다.
도 19e 내지 도 19g은 클립 구조체들의 배열들과 몰딩된 클립 구조체들의 배열들을 도시하고, 상기 클립 구조체들 내에 위치하는 몰딩된 댐(dam) 특징부를 도시한다.
도 19e는 클립 구조체들(208)의 배열의 하면도를 도시한다. 통합적으로 형성된 몰드 댐 구조체(208)는 클립 구조체들(208)의 배열 내에 위치하고, 또한 클립 구조체들(208)의 배열 내의 상기 클립 구조체들 각각 내에 위치한다. 몰드 댐 구조체(206)에 의하여 한정된 영역은, 상기 제1 몰딩 물질이 클립 구조체들(208)의 배열 주위를 몰딩하는 공정 동안에, 상기 제1 몰딩 물질에 의하여 넘치지 않을 수 있다. 상기 몰드 댐 구조체들이 클립 구조체들(208)의 배열 내의 클립 구조체들 내에 설계되기 때문에, 고상 금속 몰드 댐 구조체들은 상기 몰딩 물질이 둘러진 영역들을 채우는 것을 방지할 수 있다.
도 19f는 몰딩된 클립 구조체 배열(208)을 도시한다. 상기 몰딩된 클립의 소스 콘택 패드들은 몰드 댐 구조체들(206)의 통합된 부분을 형성할 수 있다. 도시된 모든 금속 영역은 상기 클립 구조체 몰딩 공정 동안에 몰드 도구(mold tool)와 직접적으로 접촉한다.
도 19g는 몰딩된 클립 구조체 배열(208)의 상측 사시도를 도시한다.
본 발명의 실시예들의 추가적인 잇점들은 단순화된 어셈블리 구조와 더 좋은 제조성을 포함한다. 또한, 패키지 전구체들이 매트릭스 리드 프레임 또는 기판 내에 위치하는 동안, 열 슬러그 부착이 수행될 수 있다.
본 발명의 실시예들은 많은 추가적인 잇점들을 가지고 있다. 첫째로, 클립 구조체 및 리드 프레임 구조체의 주 표면들은 본 발명의 실시예들에 따른 반도체 다이 패키지들 내에서 몰딩 물질을 통하여 노출된다. 둘째로, 상기 반도체 다이 패키지 내의 구성 요소들은 응력을 최소화하는 방식으로 반도체 다이 패키지 내에 적층된다. 셋째, 클립 구조체의 상측 외측 표면은 레이저 제거 공정과 같은 공정을 이용하여 제1 몰딩 물질을 통하여 노출될 수 있다. 넷째, 본 발명의 실시예들은 반도체 다이 패키지 내에 적층된 구성 요소들과 통합하여 열 슬러그를 추가한다. 다섯째, 노출된 외부 클립 및 리드 프레임 구조체 표면들을 가지는 반도체 다이 패키지들을 형성할 때, 다른 두께들을 가지는 열 슬러그들을 이용하여 유연성을 허용한다. 다섯째, 다이 레이아웃 구성에 의존하여, 외측의 노출된 콘택 패드 치수들이 공용되도록 열 슬러그 설계가 구성될 수 있다. 여섯째, 열 슬러그는 패키지의 상측에 전기 및 열 전도 경로를 제공할 수 있고, 패키지에 전도성 외측 부속물로서 상측-제거된(top-ablated) 몰딩된 패키지에 부착되는 바와 같이, 적층된 어셈블리에 응력을 가하지 않을 수 있다. 열 슬러그 부착 전의 제조 공정은 패키지의 과몰딩 공정과 공통될 수 있다. 본 발명의 실시예들은 상술한 잇점들 중의 일부 또는 전부를 가짐을 유의한다.
상술한 패키지들은 전기적 어셈블리 내에 사용될 수 있고, 회로 보드와 같은 회로 기판에 실장된 패키지를 포함할 수 있다. 또한, 이러한 어셈블리들은 서버 컴퓨터들, 휴대폰들 등과 같은 시스템들 내에서 사용될 수 있다.
하나 또는 그 이상의 실시예들의 하나 또는 그 이상의 특징들은 본 발명의 범위를 벗어남이 없이 다른 실시예의 하나 또는 그 이상의 특징들과 결합될 수 있다. 예를 들어, 도 19(d)에 도시된 클립 구조체는 상술한 실시예들에 사용될 수 있다.
단수로 기재된 구성 요소들은, 반대로 특정되어 지칭되지 않는 한, 하나 또는 그 이상의 의미로 해석하여야 한다.
상술한 설명들은 예시적이며 제한적인 것은 아니다. 본 발명의 많은 다양성들은 본 기술 분야의 당업자들에게는 개시된 사항을 읽고 명백하게 될 수 있다. 따라서, 본 발명의 범위는 상술한 설명을 참조하여 결정되는 것은 아니며, 이를 대신하여 전체 범위 또는 균등물들에 대하여 첨부된 청구항들을 참조하여 결정될 수 있다.

Claims (18)

  1. 게이트 영역 및 소스 영역을 포함하는 반도체 다이;
    클립 구조체 및 상기 클립 구조체의 적어도 일 부분을 덮고 상기 클립 구조체의 외측 표면을 노출하는 제1 몰딩 물질을 포함하는 몰딩된 클립 구조체(molded clip structure)로서, 상기 클립 구조체는 상기 반도체 다이에 전기적으로 커플링된 상기 몰딩된 클립 구조체;
    다이 부착 패드와 상기 다이 부착 패드로부터 연장된 복수의 리드들을 포함하는 리드 프레임 구조체로서, 상기 반도체 다이는 상기 리드 프레임 구조체의 상기 다이 부착 패드 상에 위치하는 상기 리드 프레임 구조체;
    상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분을 덮는 제2 몰딩 물질;
    열 슬러그(heat slug); 및
    상기 클립 구조체의 노출된 상기 외측 표면에 상기 열 슬러그를 커플링하는 열전도 물질;
    을 포함하고,
    상기 제2 몰딩 물질은 상기 열 슬러그를 둘러싸되 상기 열 슬러그는 상기 제2 몰딩 물질을 통하여 노출되는 상부 표면을 갖고, 상기 열 슬러그는 상기 열 슬러그의 중심 부분에 비하여 더 얇은 에지를 갖고,
    상기 열 슬러그는 상기 소스 영역의 위에서보다 상기 게이트 영역의 위에서 더 얇고,
    상기 제2 몰딩 물질은 상기 열 슬러그의 상부 표면과 동일 평면 상에 있는 상부 표면을 갖고 상기 열 슬러그의 상기 더 얇은 에지를 둘러싸는, 반도체 다이 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 다이는, 입력 영역을 가지는 제1 표면과 출력 영역을 가지는 제2 표면을 포함하고,
    상기 입력 영역은 상기 클립 구조체에 커플링되고,
    상기 출력 영역은 상기 리드 프레임 구조체의 상기 다이 부착 패드에 커플링되는 것을 특징으로 하는 반도체 다이 패키지.
  3. 제 1 항에 있어서,
    상기 반도체 다이는, 상기 소스 영역 및 상기 게이트 영역을 가지는 제1 표면과 드레인 영역을 가지는 제2 표면을 포함하고,
    상기 게이트 영역과 상기 소스 영역은 상기 클립 구조체에 커플링되고,
    상기 드레인 영역은 상기 리드 프레임 구조체의 상기 다이 부착 패드에 커플링되는 것을 특징으로 하는 반도체 다이 패키지.
  4. 제 3 항에 있어서,
    상기 반도체 다이는 전력 모스펫(power MOSFET)을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  5. 제 3 항에 있어서,
    상기 클립 구조체는 게이트 클립 구조체 및 소스 클립 구조체를 포함하고,
    상기 게이트 클립 구조체는 상기 반도체 다이 내의 상기 게이트 영역에 커플링되고,
    상기 소스 클립 구조체는 상기 반도체 다이 내의 상기 소스 영역에 커플링되는 것을 특징으로 하는 반도체 다이 패키지.
  6. 제 5 항에 있어서,
    상기 소스 클립 구조체는 개구부를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  7. 제 5 항에 있어서,
    상기 게이트 클립 구조체는 개구부를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  8. 제 7 항에 있어서,
    상기 게이트 클립 구조체와 상기 게이트 영역에 커플링되는 솔더(solder)를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  9. 제 1 항에 있어서,
    상기 열 슬러그는 제1 두께를 가지는 제1 부분과 제2 두께를 가지는 제2 부분을 포함하고, 상기 제1 부분은 상기 열 슬러그의 중심 부분이고, 상기 제2 부분은 상기 중심 부분에 비하여 더 얇은 에지이고,
    상기 제1 두께와 상기 제2 두께는 다르며 제1 두께가 제2 두께보다 크고,
    상기 제2 부분은 게이트 콘택 패드 위의 제1 식각된 영역 및 몰드 고정 특징부인 제2 식각된 영역을 포함하고, 상기 제1 식각된 영역 및 상기 제2 식각된 영역은 상기 열 슬러그의 반대의 위치들에 위치하는 것을 특징으로 하는 반도체 다이 패키지.
  10. 제 1 항에 있어서,
    상기 열 슬러그 내에 개구부를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  11. 제 1 항의 반도체 다이 패키지를 포함하는 반도체 시스템.
  12. a) 게이트 영역 및 소스 영역을 포함하는 반도체 다이를 리드 프레임 구조체의 다이 부착 패드에 부착하는 단계;
    b) 몰딩된 클립 구조체를 상기 반도체 다이에 부착하는 단계로서, 상기 몰딩된 클립 구조체는 클립 구조체 및 상기 클립 구조체의 적어도 일 부분을 덮고 상기 클립 구조체의 외측 표면을 노출하는 제1 몰딩 물질을 포함하는 상기 부착하는 단계;
    c) 상기 반도체 다이와 상기 리드 프레임 구조체의 적어도 일 부분의 주위를 제2 몰딩 물질로 몰딩하는 단계; 및
    d) 상기 클립 구조체의 노출된 상기 외측 표면에 열전도 물질을 이용하여 열 슬러그를 부착하는 단계;
    를 포함하고,
    상기 d) 단계는 상기 c) 단계 이전에 수행되고,
    상기 제2 몰딩 물질은 상기 열 슬러그를 둘러싸도록 몰딩되고,
    상기 열 슬러그는 상기 제2 몰딩 물질을 통하여 노출되는 상부 표면을 갖고, 상기 열 슬러그는 상기 열 슬러그의 중심 부분에 비하여 더 얇은 에지를 갖고,
    상기 열 슬러그는 상기 소스 영역의 위에서보다 상기 게이트 영역의 위에서 더 얇고,
    상기 제2 몰딩 물질은 상기 열 슬러그의 상부 표면과 동일 평면 상에 있는 상부 표면을 갖고 상기 열 슬러그의 상기 더 얇은 에지를 둘러싸는, 반도체 다이 패키지의 제조 방법.
  13. 제 12 항에 있어서,
    상기 반도체 다이는, 입력 영역을 가지는 제1 표면과 출력 영역을 가지는 제2 표면을 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  14. 삭제
  15. 제 12 항에 있어서,
    상기 열 슬러그는 개구부를 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  16. 제 15 항에 있어서,
    상기 반도체 다이는, 입력 영역을 가지는 제1 표면과 출력 영역을 가지는 제2 표면을 포함하고,
    상기 제1 표면은 상기 제2 표면에 대하여 반대인 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  17. 제 12 항에 있어서,
    상기 제2 몰딩 물질은 상기 리드 프레임 구조체의 외측 표면을 노출하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  18. 제 12 항에 있어서,
    상기 a) 단계, 상기 b) 단계, 상기 c) 단계, 및 상기 d) 단계를 수행한 후에 반도체 다이 패키지가 형성되고,
    상기 방법은 상기 반도체 다이 패키지를 회로 기판에 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
KR1020167014306A 2008-12-12 2009-12-09 저응력 구성을 포함하는 반도체 다이 패키지 KR101740496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/334,127 US8106501B2 (en) 2008-12-12 2008-12-12 Semiconductor die package including low stress configuration
US12/334,127 2008-12-12
PCT/US2009/067270 WO2010068648A2 (en) 2008-12-12 2009-12-09 Semiconductor die package including low stress configuration

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015542A Division KR20110097925A (ko) 2008-12-12 2009-12-09 저응력 구성을 포함하는 반도체 다이 패키지

Publications (2)

Publication Number Publication Date
KR20160066009A KR20160066009A (ko) 2016-06-09
KR101740496B1 true KR101740496B1 (ko) 2017-05-26

Family

ID=42239530

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117015542A KR20110097925A (ko) 2008-12-12 2009-12-09 저응력 구성을 포함하는 반도체 다이 패키지
KR1020167014306A KR101740496B1 (ko) 2008-12-12 2009-12-09 저응력 구성을 포함하는 반도체 다이 패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117015542A KR20110097925A (ko) 2008-12-12 2009-12-09 저응력 구성을 포함하는 반도체 다이 패키지

Country Status (4)

Country Link
US (2) US8106501B2 (ko)
KR (2) KR20110097925A (ko)
CN (1) CN102272920B (ko)
WO (1) WO2010068648A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US9165865B2 (en) * 2011-04-07 2015-10-20 Texas Instruments Incorporated Ultra-thin power transistor and synchronous buck converter having customized footprint
US8531016B2 (en) * 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US9508633B2 (en) * 2011-08-22 2016-11-29 Texas Instruments Incorporated High performance power transistor having ultra-thin package
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016515306A (ja) * 2013-03-14 2016-05-26 ヴィシェイ−シリコニックス スタックダイパッケージ
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6147588B2 (ja) 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
US9508625B2 (en) * 2014-04-01 2016-11-29 Infineon Technologies Ag Semiconductor die package with multiple mounting configurations
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102017120753B4 (de) 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US11133245B2 (en) * 2019-10-25 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN116544197A (zh) * 2023-07-05 2023-08-04 华羿微电子股份有限公司 功率器件封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328086A (ja) * 2003-04-16 2005-11-24 Oki Electric Ind Co Ltd 半導体装置の放熱構造
JP2005354105A (ja) * 2000-04-04 2005-12-22 Internatl Rectifier Corp 半導体デバイスパッケージ及び半導体ダイの製造方法
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
US20080173991A1 (en) * 2007-01-24 2008-07-24 Erwin Victor Cruz Pre-molded clip structure
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) * 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) * 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6093961A (en) * 1999-02-24 2000-07-25 Chip Coolers, Inc. Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) * 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
KR20010044277A (ko) * 2001-01-31 2001-06-05 김영선 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) * 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
WO2003079407A2 (en) * 2002-03-12 2003-09-25 Fairchild Semiconductor Corporation Wafer-level coated copper stud bumps
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
KR100843737B1 (ko) * 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
DE10352002A1 (de) * 2003-11-07 2005-06-09 Robert Bosch Gmbh Sensormodul
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
CN2681327Y (zh) * 2003-12-29 2005-02-23 威盛电子股份有限公司 倒装芯片散热封装结构
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
AT504250A2 (de) * 2005-06-30 2008-04-15 Fairchild Semiconductor Halbleiterchip-packung und verfahren zur herstellung derselben
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US8183682B2 (en) * 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7576429B2 (en) 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
JP5028147B2 (ja) 2007-05-29 2012-09-19 株式会社アライドマテリアル 半導体装置用ヒートスプレッダとその製造方法
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7892883B2 (en) * 2008-05-30 2011-02-22 Intel Corporation Clipless integrated heat spreader process and materials
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354105A (ja) * 2000-04-04 2005-12-22 Internatl Rectifier Corp 半導体デバイスパッケージ及び半導体ダイの製造方法
JP2005328086A (ja) * 2003-04-16 2005-11-24 Oki Electric Ind Co Ltd 半導体装置の放熱構造
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
US20080173991A1 (en) * 2007-01-24 2008-07-24 Erwin Victor Cruz Pre-molded clip structure
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ

Also Published As

Publication number Publication date
KR20110097925A (ko) 2011-08-31
WO2010068648A3 (en) 2010-10-21
CN102272920A (zh) 2011-12-07
US20120083071A1 (en) 2012-04-05
US20100148346A1 (en) 2010-06-17
WO2010068648A2 (en) 2010-06-17
US8106501B2 (en) 2012-01-31
US9583454B2 (en) 2017-02-28
KR20160066009A (ko) 2016-06-09
CN102272920B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
KR101740496B1 (ko) 저응력 구성을 포함하는 반도체 다이 패키지
US8193622B2 (en) Thermally enhanced thin semiconductor package
US7217594B2 (en) Alternative flip chip in leaded molded package design and method for manufacture
US8193618B2 (en) Semiconductor die package with clip interconnection
US7838340B2 (en) Pre-molded clip structure
JP3420153B2 (ja) 半導体装置及びその製造方法
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
KR101410514B1 (ko) 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
WO2009017999A2 (en) Dual side cooling integrated power device package and module and methods of manufacture
US20210398882A1 (en) Semiconductor package including undermounted die with exposed backside metal
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US11728309B2 (en) Clip having locking recess for connecting an electronic component with a carrier in a package

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNT Written decision to grant