CN116544197A - 功率器件封装结构及封装方法 - Google Patents

功率器件封装结构及封装方法 Download PDF

Info

Publication number
CN116544197A
CN116544197A CN202310813704.XA CN202310813704A CN116544197A CN 116544197 A CN116544197 A CN 116544197A CN 202310813704 A CN202310813704 A CN 202310813704A CN 116544197 A CN116544197 A CN 116544197A
Authority
CN
China
Prior art keywords
pole
chip
metal carrier
conductive post
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310813704.XA
Other languages
English (en)
Inventor
张涛
张毛
万强强
翁艳薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co ltd
Original Assignee
Huayi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co ltd filed Critical Huayi Microelectronics Co ltd
Priority to CN202310813704.XA priority Critical patent/CN116544197A/zh
Publication of CN116544197A publication Critical patent/CN116544197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率器件封装结构及封装方法，该封装结构包括塑封体，塑封体中封装有至少一个芯片以及金属载体，芯片的D极与金属载体正面连接，芯片以及金属载体均被封装在塑封体内部，金属载体背面裸露在塑封体背面；芯片的S极与G极分别设置有S极导电柱与G极导电柱，S极导电柱顶面与G极导电柱顶面从塑封体正面裸露出来。该封装结构通过导体直接引出芯片G极、D极和S极，省略电极管脚、缩短芯片与外界互联距离，且电极裸露在产品外表面，有利于实现产品小型化，提高产品的散热能力和可靠性。该封装方法相比于传统封装结构的方法省去传统压焊工艺，避免由于压焊工艺引起的产品失效问题，节约成本，极大的提高生产力。

Description

功率器件封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种功率器件封装结构及封装方法。
背景技术
近年来，各类半导体器件逐渐朝向高密度，高性能以及轻、薄、小的趋势发展，对功率半导体器件的导通电阻、散热能力、可靠性的要求不断提高。传统半导体功率器件封装采用不同方式连接芯片电极和管脚，通过管脚引出电极，不利于产品小型化的实现，此外传统半导体功率器件多为单面散热结构，已不能满足高功率密度发展的要求，且封装结构和工艺复杂。
现有半导体功率器件通过键合线或clip连接芯片和管脚，通过管脚引出电极，焊线包括金线、铜线、铝线，金线传导性好但是成本较高；铜线容易氧化，会产生弹坑等失效问题；铝线线径较大，工艺不好控制，且导电性和导热性较差；全clip结构相比键合线可靠性和电性能有所提高，但成本增加，且也是通过连接芯片和管脚从而引出电极，产品内阻大，最终影响产品的电流承载能力。
发明内容
本发明第一个目的是提供一种功率器件封装结构，通过导体直接引出芯片G极、D极和S极，这种封装结构省略电极管脚、缩短芯片与外界互联距离，且电极裸露在产品外表面，有利于实现产品小型化， 提高产品的散热能力和可靠性，降低产品内阻和寄生电感，提高产品过流能力。
本发明的第二个目的是提供一种上述功率器件的封装方法，该方法相比于传统封装结构的方法省去传统压焊工艺，避免由于压焊工艺引起的产品失效问题，节约成本，极大的提高生产力。
本发明提供的技术解决方案如下：
一种功率器件封装结构，其特殊之处在于，包括：
塑封体，以及直接从所述塑封体中引出的G极、S极以及D极；
所述塑封体中封装有至少一个芯片以及金属载体，所述芯片的D极与所述金属载体正面连接，所述芯片以及所述金属载体均被封装在所述塑封体内部，所述金属载体背面裸露在所述塑封体背面；
所述芯片的S极与G极分别设置有S极导电柱与G极导电柱，所述S极导电柱与所述G极导电柱均被封装在所述塑封体内部，且所述S极导电柱顶面与所述G极导电柱顶面从所述塑封体正面裸露出来。
进一步地，若所述芯片为一个时，所述S极导电柱、所述G极导电柱均与所述芯片连接；
若所述芯片为2个或两个以上堆叠芯片时，所述S极导电柱、所述G极导电柱均分别与同一芯片或不同芯片连接。
进一步地，所述金属载体背面与所述塑封体背面处于同一平面内；
所述S极导电柱顶面与所述G极导电柱顶面均与所述塑封体正面处于同一平面内。
进一步地，所述芯片通过第一粘片材料粘接在所述金属载体正面；
所述S极导电柱通过第二粘片材料粘接在所述芯片表面；
所述G极导电柱通过第三粘片材料粘接在所述芯片表面；
所述第一粘片材料、所述第二粘片材料以及所述第三粘片材料为同一材质或者不同材质。
进一步地，所述金属载体的材质包括铜。
进一步地，所述金属载体表面设置有锁胶孔或者锁胶槽。
一种功率器件封装方法，用于封装上述的功率器件封装结构，其特殊之处在于，包括：
将芯片背面粘接在金属载体正面，将芯片的S极与S极导电柱的底面结合，将芯片的G极与G极导电柱的底面结合，通过塑封体对所述金属载体、所述芯片、所述S极导电柱以及所述G极导电柱进行封装，封装过程中，将所述金属载体背面从所述塑封体背面裸露出来，将S极导电柱顶面与G极导电柱顶面从所述塑封体正面裸露出来。
进一步地，将所述金属载体背面与所述塑封体背面封装在同一平面内；
将所述S极导电柱顶面与所述G极导电柱顶面均与所述塑封体正面封装在同一平面内。
进一步地，所述芯片与所述金属载体之间、所述S极导电柱以及所述G极导电柱与所述芯片之间采用相同或不同的粘片材料粘接。
与现有技术相比，本发明的有益效果是：
1.本发明提供了一种功率器件封装结构，可以根据芯片大小设计金属载体大小，金属载体设计无管脚结构，有利于实现产品小型化。
2.本发明通过特有的电极引出方式，通过S极导电柱、G极导电柱直接将S极和G极引出至产品表面，D极通过金属载体背面裸露至产品背面引出，散热面可以根据需求进行调整，可以满足不同散热要求，增加了器件安装的适配场景。
3.本发明通过S极导电柱、G极导电柱引出电极，产品正面增加了散热面，进一步提高了产品的散热性能。
4.本发明通过S极导电柱、G极导电柱直接引出电极的方式缩短了芯片与外界互联距离，增大互联面积，降低了产品内阻，降低寄生电感的产生，增强器件过流能力，有利于实现封装结构内部的元件与外部的元器件或电路结构的良好导通，提高产品电性能和可靠性。
5.本发明封装结构简单，制造成本低，可以适配不同型号的功率器件产品。
6.本发明提供的功率器件的封装方法，相比于传统封装结构的方法省去传统压焊工艺，避免由于压焊工艺引起的产品失效问题，节约成本，极大的提高生产力。
附图说明
图1为本发明实施例中功率器件封装结构的正面结构示意图；
图2为本发明实施例中功率器件封装结构的背面结构示意图；
图3为本发明实施例中功率器件封装结构的内部结构示意图。
附图标记如下：
1-1、塑封体正面；1-2、塑封体背面；2-1、金属载体正面；2-2、金属载体背面；3-1、第一粘片材料；3-2、第二粘片材料；3-3、第三粘片材料；4、芯片；5、S极导电柱；5-1、S极导电柱顶面；6、G极导电柱；6-1、G极导电柱顶面。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例，并非限制本申请要求保护的范围。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例，都属于本申请保护的范围。
需要理解的是，在本发明的实施方式的描述中，术语“第一”、“第二”、等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征。
在本发明的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明的实施方式中的具体含义。
图1为本发明实施例中功率器件封装结构的正面结构示意图；图2为本发明实施例中功率器件封装结构的背面结构示意图；图3为本发明实施例中功率器件封装结构的内部结构示意图。
参阅图1、图2，本发明提供了一种功率器件封装结构，该功率器件封装结构包括：
塑封体，以及直接从塑封体中引出的G极、S极以及D极。塑封体是产品外形的主要部分，目的是保护内部芯片4与电路连接，并且隔离不同电极，起到与外部绝缘作用。
塑封体中封装有至少一个芯片4以及金属载体，芯片4的D极与金属载体正面2-1连接，芯片4以及金属载体均被封装在塑封体内部，金属载体背面2-2裸露在塑封体背面1-2。
芯片4的S极与G极分别连接有S极导电柱5与G极导电柱6，S极导电柱5与G极导电柱6均被封装在塑封体内部，且S极导电柱顶面5-1与G极导电柱顶面6-1从塑封体正面1-1裸露出来。S极导电柱顶面5-1和G极导电柱顶面6-1用于引出芯片4的S极、G极，与外部PCB贴合实现电气连接，也可以导出产品芯片4使用过程中产生的一部分热量。
塑封体包括塑封体正面1-1、塑封体背面1-2、4个侧面以及根据内部结构填充的塑封体，塑封体正面1-1由于引出S极和G极，塑封体正面1-1被S极导电柱和G极导电柱分割成几部分；塑封体背面1-2由于需要考虑散热和引出D极，除了金属载体背面2-2以外四周的部分为塑封体背面1-2，4个侧面塑封体比较完整，塑封体起到密封产品金属载体和芯片4的作用。
本发明提供的功率器件封装结构，通过导体直接引出芯片4的G极、D极和S极，这种封装结构省略电极管脚、缩短芯片4与外界互联距离，且电极裸露在产品外表面，有利于实现产品小型化，提高产品的散热能力和可靠性，降低产品内阻和寄生电感，提高产品过流能力。
可选的，若芯片4为一个时，S极导电柱5、G极导电柱6均与芯片4连接；
若芯片4为2个或两个以上堆叠芯片时，S极导电柱5、G极导电柱6均分别与同一芯片或不同芯片连接。
参阅图2，金属载体背面2-2与塑封体背面1-2处于同一水平面，裸露在产品外部，可以起到散发芯片4工作中产生热量的作用，又因为内部金属载体正面2-1与芯片4的底部D极连接，金属载体背面2-2也起到引出芯片D极的作用，所以金属载体背面2-2既是散热片又引出D极，可以散发产品的芯片4使用过程中产生的热量，也可以与外部散热器进行对接，大大提高大功率产品的散热功能。
S极导电柱顶面与G极导电柱顶面均与塑封体正面1-1处于同一平面内。
参阅图3，芯片4背面D极通过第一粘片材料3-1与金属载体正面2-1结合，芯片4正面S极通过第二粘片材料3-2与S极导电柱5的底面结合，芯片4正面G极通过第三粘片材料3-3与G极导电柱6的底面结合，如图3所示。通过S极导电柱5、G极导电柱6和金属载体背面2-2引出芯片电极，与外部PCB相连，实现电气连接。第一粘片材料3-1、第二粘片材料3-2以及第三粘片材料3-3可以选用同一材质或者不同材质。
可选的，金属载体的材质可以选用金材质、铜材质等散热性能良好的金属，以便提高该功率器件封装结构的散热性能。
可选的，金属载体表面设置有锁胶孔或者锁胶槽。可以在金属载体正面2-1上设置一些锁胶孔或者锁胶槽，以便提高该功率器件封装结构的锁胶能力。
本发明还提供了一种功率器件封装方法，用于封装上述的功率器件封装结构，该方法包括：
将芯片4背面粘接在金属载体正面2-1，将芯片4的S极与S极导电柱5的底面结合，将芯片4的G极与G极导电柱6的底面结合，通过塑封体对金属载体、芯片4、S极导电柱5以及G极导电柱6进行封装，封装过程中，将金属载体背面2-2从塑封体背面1-2裸露出来，将S极导电柱顶面5-1与G极导电柱顶面6-1从塑封体正面1-1裸露出来。
可选的，将金属载体背面2-2与塑封体背面1-2封装在同一平面内。
将S极导电柱顶面5-1与G极导电柱顶面6-1均与塑封体正面1-1封装在同一平面内。
可选的，芯片4与金属载体之间、S极导电柱5以及G极导电柱6与芯片4之间采用相同或不同的粘片材料粘接。
通过本发明提供的封装方法进行实际封装操作如下：首先通过第一粘片材料3-1连接芯片4和金属载体正面2-1，将芯片4的D极通过金属载体背面2-2引出至产品表面；通过第二粘片材料3-2连接芯片S极和S极导电柱5的底面引出S极，同样通过第三粘片材料3-3连接芯片G极和G极导电柱6的底面引出G极；最后通过压塑工艺，将塑封料注入塑封模具内固化成型，压塑之后保证产品S极和G极裸露出产品正面，产品D极裸露出产品背面，达到三个电极全部裸露在产品外部，最终通过电极与外部元器件、电路或PCB相连，实现电气连接。
通过本发明提供的上述功率器件的封装方法，相比于传统封装结构的方法省去传统压焊工艺，避免由于压焊工艺引起的产品失效问题，节约成本，极大的提高生产力。该方法可以根据芯片4大小设计金属载体大小，金属载体设计无管脚结构，有利于实现产品小型化，省去压焊工艺，节省焊线等材料，整个封装简单，简化封装工艺，降低制造成本，避免压焊带来的失效风险，极大提高封装效率，节省时间成本。
以上所述，仅为本申请的最优具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种功率器件封装结构，其特征在于，包括：
塑封体，以及直接从所述塑封体中引出的G极、S极以及D极；
所述塑封体中封装有至少一个芯片以及金属载体，所述芯片的D极与所述金属载体正面连接，所述芯片以及所述金属载体均被封装在所述塑封体内部，所述金属载体背面裸露在所述塑封体背面；
所述芯片的S极与G极分别设置有S极导电柱与G极导电柱，所述S极导电柱与所述G极导电柱均被封装在所述塑封体内部，且所述S极导电柱顶面与所述G极导电柱顶面从所述塑封体正面裸露出来。
2.根据权利要求1所述的功率器件封装结构，其特征在于：
若所述芯片为一个时，所述S极导电柱、所述G极导电柱均与所述芯片连接；
若所述芯片为2个或两个以上堆叠芯片时，所述S极导电柱、所述G极导电柱均分别与同一芯片或不同芯片连接。
3.根据权利要求1所述的功率器件封装结构，其特征在于：
所述金属载体背面与所述塑封体背面处于同一平面内；
所述S极导电柱顶面与所述G极导电柱顶面均与所述塑封体正面处于同一平面内。
4.根据权利要求1-3任一所述的功率器件封装结构，其特征在于：
所述芯片通过第一粘片材料粘接在所述金属载体正面；
所述S极导电柱通过第二粘片材料粘接在所述芯片表面；
所述G极导电柱通过第三粘片材料粘接在所述芯片表面；
所述第一粘片材料、所述第二粘片材料以及所述第三粘片材料为同一材质或者不同材质。
5.根据权利要求1-3任一所述的功率器件封装结构，其特征在于：
所述金属载体的材质包括铜。
6.根据权利要求1-3任一所述的功率器件封装结构，其特征在于：
所述金属载体表面设置有锁胶孔或者锁胶槽。
7.一种功率器件封装方法，用于封装权利要求1-6任一所述的功率器件封装结构，其特征在于，包括：
将芯片背面粘接在金属载体正面，将芯片的S极与S极导电柱的底面结合，将芯片的G极与G极导电柱的底面结合，通过塑封体对所述金属载体、所述芯片、所述S极导电柱以及所述G极导电柱进行封装，封装过程中，将所述金属载体背面从所述塑封体背面裸露出来，将S极导电柱顶面与G极导电柱顶面从所述塑封体正面裸露出来。
8.根据权利要求7所述的功率器件封装方法，其特征在于：
将所述金属载体背面与所述塑封体背面封装在同一平面内；
将所述S极导电柱顶面与所述G极导电柱顶面均与所述塑封体正面封装在同一平面内。
9.根据权利要求8所述的功率器件封装方法，其特征在于：
所述芯片与所述金属载体之间、所述S极导电柱以及所述G极导电柱与所述芯片之间采用相同或不同的粘片材料粘接。
CN202310813704.XA 2023-07-05 2023-07-05 功率器件封装结构及封装方法 Pending CN116544197A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310813704.XA CN116544197A (zh) 2023-07-05 2023-07-05 功率器件封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310813704.XA CN116544197A (zh) 2023-07-05 2023-07-05 功率器件封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN116544197A true CN116544197A (zh) 2023-08-04

Family

ID=87452831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310813704.XA Pending CN116544197A (zh) 2023-07-05 2023-07-05 功率器件封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN116544197A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229218A (ja) * 2005-01-31 2006-08-31 Interuniv Micro Electronica Centrum Vzw 半導体デバイスの製造方法、および得られるデバイス
WO2010068648A2 (en) * 2008-12-12 2010-06-17 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
CN104347431A (zh) * 2013-07-23 2015-02-11 万国半导体股份有限公司 一种暴露器件顶面和底面的封装结构及其制作方法
CN104465566A (zh) * 2013-08-22 2015-03-25 英飞凌科技股份有限公司 半导体装置、制造多个芯片组件和制造半导体装置的方法
US20220199563A1 (en) * 2020-12-23 2022-06-23 Stmicroelectronics S.R.L. High thermal dissipation, packaged electronic device and manufacturing process thereof
CN116207067A (zh) * 2021-11-30 2023-06-02 无锡华润华晶微电子有限公司 大电流功率半导体器件的封装结构及其封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229218A (ja) * 2005-01-31 2006-08-31 Interuniv Micro Electronica Centrum Vzw 半導体デバイスの製造方法、および得られるデバイス
WO2010068648A2 (en) * 2008-12-12 2010-06-17 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
CN104347431A (zh) * 2013-07-23 2015-02-11 万国半导体股份有限公司 一种暴露器件顶面和底面的封装结构及其制作方法
CN104465566A (zh) * 2013-08-22 2015-03-25 英飞凌科技股份有限公司 半导体装置、制造多个芯片组件和制造半导体装置的方法
US20220199563A1 (en) * 2020-12-23 2022-06-23 Stmicroelectronics S.R.L. High thermal dissipation, packaged electronic device and manufacturing process thereof
CN116207067A (zh) * 2021-11-30 2023-06-02 无锡华润华晶微电子有限公司 大电流功率半导体器件的封装结构及其封装方法

Similar Documents

Publication Publication Date Title
CN104170086B (zh) 半导体装置及半导体装置的制造方法
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US8872332B2 (en) Power module with directly attached thermally conductive structures
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN107658270B (zh) 电源转换器用陶瓷外壳
CN105655306A (zh) 一种集成在散热基板上的双面焊接单面散热功率模块
CN102244066A (zh) 一种功率半导体模块
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
CN202695428U (zh) 一种igbt功率模块
CN102693969A (zh) 一种igbt功率模块
CN113517244A (zh) 一种功率半导体模块的新型封装结构
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
CN116544197A (zh) 功率器件封装结构及封装方法
CN115279015A (zh) 一种半导体碳化硅功率模块高温封装体及其封装方法
JP7444711B2 (ja) パワーモジュール及びこれを用いた電力変換装置
CN112736049A (zh) 一种无引线键合的双面散热igbt模块
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
CN110880485A (zh) 一种高功率密度集成封装模块
CN215578525U (zh) 一种功率半导体模块的新型封装结构
CN218827089U (zh) 一种车用级压接功率模块
CN214797375U (zh) 高可靠性低杂散电感的车用功率模块
CN219832657U (zh) 一种叠层芯片的封装结构
CN111128898B (zh) 一种压接型SiC功率模块封装结构
CN219017645U (zh) 一种应用于平面型功率器件的封装结构
CN216749898U (zh) 一种功率半导体的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination