JP2009049104A - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP2009049104A JP2009049104A JP2007212307A JP2007212307A JP2009049104A JP 2009049104 A JP2009049104 A JP 2009049104A JP 2007212307 A JP2007212307 A JP 2007212307A JP 2007212307 A JP2007212307 A JP 2007212307A JP 2009049104 A JP2009049104 A JP 2009049104A
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- bus bar
- soldered
- solder
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Connection Of Batteries Or Terminals (AREA)
Abstract
【解決手段】パワー半導体素子5、第1電極板6、第2電極板7とからなる半導体パッケージ1Aと、第1電極板の主面に第1のはんだ部材hを介してはんだ付け接合される導電部材である第1のバスバー2aと、第2電極板の主面に第2のはんだ部材を介してはんだ付け接合される導電部材である第2のバスバー2bと、第1のバスバーにおける第1電極板がはんだ付けされる主面および第2のバスバーにおける第2電極板がはんだ付けされる主面のそれぞれに設けられ、はんだ接合厚さを規制するはんだ付け制御部S1を具備する。
【選択図】 図3
Description
なお説明すると、半導体パッケージ主面もしくは裏面、バスバーの半導体パッケージ取付け面の少なくともいずれか一方に、はんだ部材をコーティングする。片状に形成される半導体パッケージを立てて垂直姿勢とし、この主面と裏面にバスバーの側面をあてがって仮保持し加熱炉に収容して加熱する。はんだ部材は溶融して、半導体パッケージとバスバーを互いにはんだ接合する。
このように半導体パッケージを垂直姿勢にして、バスバーとはんだ付け接合するにあたって、半導体パッケージとバスバーとの最適なはんだ接合厚さを得るのが困難であり、はんだ継手構造に対する信頼性が低いものである。
図1(A)はパワー半導体モジュールMの一部省略した平面図であり、図1(B)はパワー半導体モジュールMの一部省略した正面図である。
このパワー半導体モジュールMは、複数の電力用半導体装置(以下、「電力用半導体パッケージ」と呼ぶ)1Aと、複数の整流用半導体装置(以下、「整流用半導体パッケージ」と呼ぶ)1Bと、これら半導体パッケージ1A,1Bを挟持し、かつ電気的に接続される導電部材である第1のバスバー2aおよび第2のバスバー2bと、これら第1、第2のバスバー2a,2bを支持する絶縁シートや絶縁板等の絶縁体3と、この絶縁体3に重ね合わせて設けられる放熱板4とから構成される。
すなわち、半導体パッケージ1Aを第1、第2のバスバー2a,2b間に挟持しはんだ接合した状態で、引出し部Kが第1、第2電極板6,7と絶縁基板8の外周縁と、第1、第2のバスバー2a,2bの上端縁から上方へ突出する。このことから、ワイヤボンディングを用いることなく、制御配線をパッケージ外に引出すことができる。
前記スペーサ9を備えることによって、第2電極板7と絶縁基板8との間が一定に保持されて、外力によるパワー半導体素子5の破損を確実に防止することができ、その結果、半導体パッケージ1Aの部品信頼性を向上させることができる。
このようなパワー半導体モジュールMが複数組み合わせられ、たとえば産業用インバータや、電車・電気自動車などのインバータもしくはコンバータなどの電力制御機器が構成される。
図2(A)は電極用半導体パッケージ1Aおよび整流用半導体パッケージ1Bを第1のバスバー2aにはんだ付けした状態の斜視図、図2(B)は両半導体パッケージ1A,1Bの両面を第1、第2のバスバー2a,2bではんだ付けにより挟持した状態の斜視図である。
第1のバスバー2aの垂直な一面dと、第2のバスバー2bの垂直な一面dは、図に交差ハッチングで示すはんだ付け制御部S1であるところの、ソルダーレジスト膜10で被覆される。このソルダーレジスト膜10は厚さ20〜30μm程度であり、たとえば印刷により形成される。材質や種類については、特に限定されない。(以下、同じ)
前記ソルダーレジスト膜10には、所定間隔を存して複数(図では1つのみ示す)の、矩形状の開口部からなる取付け部11が設けられている。換言すれば、ソルダーレジスト膜10は取付け部11を残してバスバー2の垂直な一面dを全面的に覆っている。
第1のバスバー2aに設けられる取付け部11は、半導体パッケージ1Aの第1電極板6の主面と同一の大きさに形成され、第2のバスバー2bに設けられる取付け部11は、半導体パッケージ1Aの第2電極板7の主面と同一の大きさに形成される。
前記第1、第2のはんだ部材hとして、Sn−Pb共晶はんだ、鉛フリーはんだ、Pbリッチ高温はんだ等、どのようなはんだ材料であってもよい。また、取付け部11の形状に合せて切断されたはんだシート、印刷法により印刷されたはんだペースト、メッキもしくは蒸着により成膜されたはんだ等を使用することができる。(以下、同じ)
はんだ付け加工にあたって、第1のバスバー2aの垂直面dを覆う前記ソルダーレジスト膜10の取付け部11に、半導体パッケージ1Aの第1電極板6が位置合せされ、仮保持される。さらに、第2のバスバー2bの垂直面dを覆う前記ソルダーレジスト膜10の取付け部11に、半導体パッケージ1Aの第2電極板7が位置合せされ、仮保持される。
前記ソルダーレジスト膜10には、所定間隔を存して複数の(図では1つのみ示す)矩形状の開口部からなる取付け部12が設けられている。換言すれば、ソルダーレジスト膜10は取付け部12を残してバスバー2の垂直な一面dを全面的に覆っている。
図5(A)に示すように、第1のバスバー2aの垂直な一面dと、第2のバスバー2bの垂直な一面dは、図に交差ハッチングで示す、はんだ付け制御部S3であるところのソルダーレジスト膜10で被覆される。
第1の取付け部13a相互間と第2の取付け部13b相互間に垂直方向に形成されるソルダーレジスト膜10部分を縦仕切り部10aと呼び、第1の取付け部13aの下端縁と第2の取付け部13bの上端縁との間に水平に形成されるソルダーレジスト膜10部分を横仕切り部10bと呼ぶ。
第3の実施の形態として上述したはんだ制御部S3と相違する点は、第1のバスバー2aと、第2のバスバー2bの垂直面dを覆うソルダーレジスト膜10に設けられる第1の取付け部13aと、第2の取付け部13bのそれぞれに、縦仕切り部10aが存在せず、横仕切り部10bのみによって仕切られている。
たとえ、1個の半導体パッケージ1Aを正確に位置合せができたとしても、長手方向に長いバスバー2a,2bに複数の半導体パッケージ1Aをはんだ付けするのであるから、他の半導体パッケージ1Aの位置がずれる虞れが生じる。
一つの支持手段として、図7(A)に示すように、半導体パッケージ1Aの浮き分に相当する高さ寸法のスペーサPを用意し、このスペーサP上に各半導体パッケージ1Aを支持する。半導体パッケージ1AとともにスペーサPも、第1のバスバー2aと第2のバスバー2bの間に挟持されることは言うまでもない。
しかしながら、スペーサPは別部品であり、これを製作し、管理する手間が必要となる。しかも、スペーサPはバスバー2a,2bと同一の長さ寸法が必要であり、かつ幅寸法は半導体パッケージ1Aの幅寸法と同一で、高さ寸法は極くわずかであるから、断面積が極端に小さい。そのため、実際のはんだ付け加工時には取扱いが極めて困難となる。
同時に、第2のバスバー2bの垂直面d上端縁から第2の突条部15の上端縁までの距離Laは、第2電極板7の垂直方向の長さ寸法Lと略同一であるので、バスバー2bの上端縁と第2電極板7上端縁の位置が略一致する。
半導体パッケージ1Aとバスバー2を加熱炉に入れて加熱すると、はんだ部材hが溶融する。第1電極板6は第1のバスバー2aに第1のはんだ部材hを介してはんだ付けされ、第2電極板7は第2のバスバー2bに第2のはんだ部材hを介してはんだ付けされる。さらに、取付け部周辺に形成されるソルダーレジスト膜によって、それぞれのはんだ部材hの濡れ拡がりが規制される。
また、半導体パッケージ1Aを構成する第1電極板6と、第2電極板7および絶縁基板8は、平面視で矩形状に形成されていて、第1のバスバー2aおよび第2のバスバー2bの上端縁gと位置を合せられる前記外周縁fから、前記引出し部Kの突出方向と逆方向に形成される加工用辺部jを備えている。
そして、取付け部12に対して半導体パッケージ1Aが位置決めされ、加熱炉に収容されて加熱される。はんだ部材hは溶融し、第1電極板6と第1のバスバー2aが第1のはんだ部材hを介してはんだ接合され、第2電極板7と第2のバスバー2bが第2のはんだ部材hを介してはんだ接合される。このとき、取付け部12周辺のソルダーレジスト膜10によって、各はんだ部材hの取付け部12外への濡れ拡がりと流れ落ちが規制される。
そして、切欠部16と取付け部12側縁であるソルダーレジスト膜10との間の間隔が、切欠部16を除く加工用辺部j側縁とソルダーレジスト膜10との間隔よりも大に形成されていて、より多くのはんだ部材hが溜まる。
そして、取付け部12に対して半導体パッケージ1Aが位置決めされ、加熱炉に収容されて加熱される。はんだ部材hは溶融し、第1電極板6と第1のバスバー2aが第1のはんだ部材hを介してはんだ接合され、第2電極板7と第2のバスバー2bが第2のはんだ部材hを介してはんだ接合される。このとき、取付け部12周辺のソルダーレジスト膜10によって、はんだ部材hの濡れ拡がりと流れ落ちが規制される。
そして、取付け部12に対して半導体パッケージ1Aが位置決めされ、加熱炉に収容されて加熱される。はんだ部材hは溶融し、第1電極板6と第1のバスバー2aが第1のはんだ部材hを介してはんだ接合され、第2電極板7と第2のバスバー2bが第2のはんだ部材hを介してはんだ接合される。このとき、取付け部12周辺のソルダーレジスト膜10によって、各はんだ部材hの濡れ拡がりと流れ落ちが規制される。
図12(A)に示すように、半導体パッケージ1Aを構成する第2電極板7の主面に、この全面に亘って、同一高さの複数の小突起19が設けられていて、これら小突起19ではんだ付け制御部S8を構成する。
なお説明すると、前記スペーサ用突部20は直径がφ0.5〜1mm程度の円形状(限定されない)をなし、その突出量は半導体パッケージ1Aとバスバー2とのはんだ接合に必要なはんだ厚と略同等の、0.03〜0.5mm程度である。
ところが、この圧力が強過ぎれば、溶融したはんだ部材hがバスバー2と半導体パッケージ1Aとの間に介在し難くなり、必要量のはんだ接合厚を確保できなくなる虞れがあるい。圧力が弱過ぎれば、はんだ接合厚さが必要以上に厚くなってしまい、全面に亘って均一なはんだ厚を確保できなくなる。
すなわち、はんだ付け制御部S10は、はんだ部材h中に混入される多数の粉末状のスペーサ用ボール(金属ボール)30からなる(図では、スペーサ用ボール30を誇張して描いている)。前記スペーサ用ボール30は直径がφ0.03〜0.5mm程度であり、素材としてニッケル、銅、もしくはアルミニウムにニッケルメッキを施している。いずれも、はんだに固溶しない金属材が選択される。
Claims (14)
- パワー半導体素子、このパワー半導体素子の一面に設けられる第1電極板、前記パワー半導体素子の他面に設けられる第2電極板および、前記パワー半導体素子と前記第1電極板との間に設けられ絶縁基板とからなる半導体装置と、
この半導体装置を構成する前記第1電極板の主面に、第1のはんだ部材を介してはんだ付け接合される導電部材である第1のバスバーと、
前記半導体装置を構成する前記第2電極板の主面に、第2のはんだ部材を介してはんだ付け接合される導電部材である第2のバスバーと、
前記第1のバスバーにおける第1電極板がはんだ付けされる主面および、前記第2のバスバーにおける第2電極板がはんだ付けされる主面のそれぞれに設けられ、前記第1のはんだ部材および第2のはんだ部材のはんだ接合厚さを規制するはんだ付け制御手段と
を具備することを特徴とするパワー半導体モジュール。 - 前記はんだ付け制御手段は、
前記第1のバスバーにおける前記第1電極板がはんだ付けされる主面を覆うとともに、第1電極板がはんだ付けされる位置に、第1電極板の主面と同一の大きさの取付け部を形成するソルダーレジスト膜であり、
前記第2のバスバーにおける前記第2電極板がはんだ付けされる主面を覆うとともに、第2電極板がはんだ付けされる位置に、第2電極板の主面と同一の大きさの取付け部を形成するソルダーレジスト膜であることを特徴とする請求項1記載のパワー半導体モジュール。 - 前記はんだ付け制御手段は、
前記第1のバスバーにおける前記第1電極板がはんだ付けされる主面を覆うとともに、第1電極板がはんだ付けされる位置に、第1電極板の主面よりも大きな面積の取付け部を形成するソルダーレジスト膜であり、
前記第2のバスバーにおける前記第2電極板がはんだ付けされる主面を覆うとともに、第2電極板がはんだ付けされる位置に、第2電極板の主面よりも大きな面積の取付け部を形成するソルダーレジスト膜であることを特徴とする請求項1記載のパワー半導体モジュール。 - 前記はんだ付け制御手段は、
前記第1のバスバーにおける前記第1電極板がはんだ付けされる主面を覆うとともに、第1電極板がはんだ付けされる位置に、第1電極板の主面よりも大きな面積の取付け領域を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域を有するソルダーレジスト膜であり、
前記第2のバスバーにおける前記第2電極板がはんだ付けされる主面を覆うとともに、第2電極板がはんだ付けされる位置に、第2電極板の主面よりも大きな面積の取付け領域を区画するとともに、前記取付け領域が複数に区画されるように仕切り領域を有するソルダーレジスト膜であることを特徴とする請求項1記載のパワー半導体モジュール。 - 前記はんだ付け制御手段は、
前記第1のバスバーにおける前記第1電極板がはんだ付けされる主面の一端部に設けられ、前記第1電極板の一端が載る第1の突条部であり、前記主面の端縁から前記第1の突条部までの長さ寸法(La)と、第1電極板の一端縁から他端縁までの長さ寸法(L)とが略同一に設定され、
前記第2のバスバーにおける前記第2電極板がはんだ付けされる主面の一端部に設けられ、前記第2電極板の一端が載る第2の突条部であり、前記主面の端縁から前記第2の突条部までの長さ寸法(Lb)と、第2電極板の一端縁から他端縁までの長さ寸法(L)とが略同一に設定されることを特徴とする請求項1記載のパワー半導体モジュール。 - パワー半導体素子、このパワー半導体素子の一面に設けられる第1電極板、前記パワー半導体素子の他面に設けられる第2電極板および、前記パワー半導体素子と前記第1電極板との間に設けられ、一部が前記第1電極板および第2電極板の外周縁より外側に突出する引出し部を備え、この引出し部に前記パワー半導体素子の制御電極と接続する外部接続端子を備えた絶縁基板からなる半導体装置と、
この半導体装置を構成する第1電極板の主面の前記外周縁と端縁を位置合せされ、第1電極板の主面に、第1のはんだ部材を介してはんだ付け接合される導電部材である第1のバスバーと、
前記半導体装置を構成する第2電極板の主面の前記外周縁と端縁を位置合せされ、第2電極板の主面に、第2のはんだ部材を介してはんだ付け接合される導電部材である第2のバスバーと、
前記半導体装置に設けられ、前記第1のはんだ部材および第2のはんだ部材のはんだ接合厚さを規制するはんだ付け制御手段と
を具備することを特徴とするパワー半導体モジュール。 - 半導体装置を構成する第1電極板と、第2電極板および絶縁基板は、第1のバスバーと第2のバスバーの端縁と位置合せされる前記外周縁から、前記引出し部の突出方向と逆方向に形成される加工用辺部を備えていて、
前記はんだ付け制御手段は、前記加工用辺部の前記外周縁から所定距離に亘って設けられる切欠部であることを特徴とする請求項6記載のパワー半導体モジュール。 - 半導体装置を構成する第1電極板と、第2電極板および絶縁基板は、第1のバスバーと第2のバスバーの端縁と位置合せされる前記外周縁から、前記引出し部の突出方向と逆方向に形成される加工用辺部を備えていて、
前記はんだ付け制御手段は、前記加工用辺部の前記外周縁から互いに間隔を存して設けられる複数の切欠部であり、これら切欠部の相互間隔は、前記外周縁から漸次広く形成されることを特徴とする請求項6記載のパワー半導体モジュール。 - 半導体装置を構成する第1電極板と、第2電極板および絶縁基板は、第1のバスバーと第2のバスバーの端縁と位置合せされる外周縁から前記引出し部の突出方向と逆方向に形成される加工用辺部を備えていて、
前記はんだ付け制御手段は、前記加工用辺部の前記外周縁から互いに同一の間隔を存して設けられる複数の切欠部であり、これら切欠部の切欠面積は、前記外周縁から漸次小さく形成されることを特徴とする請求項6記載のパワー半導体モジュール。 - 前記はんだ付け制御手段は、第1のバスバーにはんだ付けされ前記半導体装置を構成する第1電極板の主面、もしくは第2のバスバーにはんだ付けされ前記半導体装置を構成する第2電極板の主面の、少なくとも一方に設けられ、互いに同一高さの複数の小突起であることを特徴とする請求項6記載のパワー半導体モジュール。
- 前記はんだ付け制御手段は、第1のバスバーにはんだ付けされ前記半導体装置を構成する第1電極板の主面、もしくは第2のバスバーにはんだ付けされ前記半導体装置を構成する第2電極板の主面の、少なくとも一方に設けられるディンプル状もしくは複眼レンズ状の複数の凹部であることを特徴とする請求項6記載のパワー半導体モジュール。
- 前記はんだ付け制御手段は、前記半導体装置を構成する第1の電極板と第2の電極板の主面隅部に設けられるスペーサ用突部であることを特徴とする請求項6記載のパワー半導体モジュール。
- パワー半導体素子、このパワー半導体素子の一面に設けられる第1電極板、前記パワー半導体素子の他面に設けられる第2電極板および、前記パワー半導体素子と前記第1電極板との間に設けられ絶縁基板とからなる半導体装置と、
この半導体装置を構成する第1電極板主面に、第1のはんだ部材を介してはんだ付け接合される導電部材である第1のバスバーと、
前記半導体装置を構成する第2電極板主面に、第2のはんだ部材を介してはんだ付け接合される導電部材である第2のバスバーとを具備し、
前記第1のはんだ部材および第2のはんだ部材は、はんだ接合厚さと同一直径で、かつはんだ成分に固溶しない金属ボールが混入されることを特徴とするパワー半導体モジュール。 - 前記第1のバスバーにおける前記第1電極板がはんだ付けされる主面は、ソルダーレジスト膜で覆われるとともに、このソルダーレジスト膜の第1電極板がはんだ付けされる位置に、第1電極板の取付け部が形成され、
前記第2のバスバーにおける前記第2電極板がはんだ付けされる主面は、ソルダーレジスト膜で覆われるとともに、このソルダーレジスト膜の第2電極板がはんだ付けされる位置に、第2電極板の取付け部が形成されることを特徴とする請求項6ないし請求項13のいずれかに記載のパワー半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212307A JP4881256B2 (ja) | 2007-08-16 | 2007-08-16 | パワー半導体モジュール |
US12/190,941 US7982299B2 (en) | 2007-08-16 | 2008-08-13 | Power semiconductor module |
CN200810173727.4A CN101373762B (zh) | 2007-08-16 | 2008-08-15 | 功率半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212307A JP4881256B2 (ja) | 2007-08-16 | 2007-08-16 | パワー半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009049104A true JP2009049104A (ja) | 2009-03-05 |
JP2009049104A5 JP2009049104A5 (ja) | 2009-11-12 |
JP4881256B2 JP4881256B2 (ja) | 2012-02-22 |
Family
ID=40362300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212307A Expired - Fee Related JP4881256B2 (ja) | 2007-08-16 | 2007-08-16 | パワー半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US7982299B2 (ja) |
JP (1) | JP4881256B2 (ja) |
CN (1) | CN101373762B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154736A (ja) * | 2013-02-11 | 2014-08-25 | Denso Corp | 半導体装置 |
JP2019149479A (ja) * | 2018-02-27 | 2019-09-05 | トヨタ自動車株式会社 | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493762B2 (en) * | 2009-12-28 | 2013-07-23 | Kabushiki Kaisha Toshiba | Power semiconductor module and semiconductor power converter provided with the same |
JP6165525B2 (ja) | 2012-10-31 | 2017-07-19 | 株式会社東芝 | 半導体電力変換装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164485A (ja) | 2000-11-28 | 2002-06-07 | Toyota Industries Corp | 半導体モジュール |
JP4434520B2 (ja) | 2001-06-29 | 2010-03-17 | 日本製紙クレシア株式会社 | 柔軟性と表面滑性に優れた圧縮ティッシュペーパー及びこれの製造方法 |
CN100418216C (zh) | 2004-11-30 | 2008-09-10 | 株式会社东芝 | 半导体封装及半导体模块 |
US20060164813A1 (en) * | 2004-11-30 | 2006-07-27 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor module |
-
2007
- 2007-08-16 JP JP2007212307A patent/JP4881256B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-13 US US12/190,941 patent/US7982299B2/en not_active Expired - Fee Related
- 2008-08-15 CN CN200810173727.4A patent/CN101373762B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154736A (ja) * | 2013-02-11 | 2014-08-25 | Denso Corp | 半導体装置 |
JP2019149479A (ja) * | 2018-02-27 | 2019-09-05 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101373762B (zh) | 2010-07-28 |
CN101373762A (zh) | 2009-02-25 |
JP4881256B2 (ja) | 2012-02-22 |
US7982299B2 (en) | 2011-07-19 |
US20090045490A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924411B2 (ja) | 電力半導体装置 | |
US10028400B2 (en) | Semiconductor device | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP2005303018A (ja) | 半導体装置 | |
JP6398405B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111128938A (zh) | 半导体封装和制造半导体封装的方法 | |
JP2013065662A (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
JP4881256B2 (ja) | パワー半導体モジュール | |
TW201327944A (zh) | 發光二極體燈條及其製造方法 | |
JP2021077703A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2012164880A (ja) | 半導体装置及びその製造方法 | |
JP6380561B2 (ja) | 半導体モジュール | |
JP2013080835A (ja) | 半導体装置およびその製造方法 | |
JP4471823B2 (ja) | 電力半導体装置 | |
JP2018041871A (ja) | 半導体装置及びその製造方法 | |
JP4765918B2 (ja) | 半導体装置の製造方法 | |
JP7347047B2 (ja) | 半導体装置 | |
JP2017188528A (ja) | 半導体装置 | |
KR200478914Y1 (ko) | 반도체 패키지 | |
WO2022209786A1 (ja) | 熱電変換モジュール | |
JP2013161961A (ja) | 半導体モジュールの製造方法 | |
JP2023089457A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2019129228A (ja) | 半導体装置及びその製造方法 | |
TWI706703B (zh) | 電子模組 | |
JP2009170774A (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4881256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |