JP2011210990A

JP2011210990A - 半導体装置および半導体装置の製造方法

Info

Publication number: JP2011210990A
Application number: JP2010077864A
Authority: JP
Inventors: Ayumi Maruta; 歩丸田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-03-30
Filing date: 2010-03-30
Publication date: 2011-10-20
Anticipated expiration: 2030-03-30
Also published as: JP5256518B2

Abstract

【課題】モジュールの組み立て（アセンブリ）時の加熱に起因する電極の位置ずれや浮きが抑制されるとともに、当該モジュールの使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置、およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体搭載基板と、開口を有し、半導体搭載基板を収納する筐体と、開口を構成する周縁において固定され、半導体搭載基板と電気的に接続されたネジブロック端子３１とを備える半導体装置である。上記ネジブロック端子３１は、ネジ端子本体３５と、ネジ端子本体３５に保持され、半導体搭載基板と電気的に接続される電極３２とを含む。電極３２は、半導体搭載基板の主表面に交差する第１の方向において移動可能であり、かつ電極をネジ端子本体３５に組み込む際に電極３２がネジ端子本体３５に保持されるように、ネジ端子本体３５に保持されている。
【選択図】図４

Description

本発明は、半導体装置およびその製造方法に関し、より特定的には、電極となるピン端子およびネジブロック端子の配置の変化に対応することができる半導体装置およびその製造方法に関する。

産業機器のインバータ駆動などに用いられる半導体装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子の数やパッケージの数に対応したさまざ
まな形態があり、たとえば１ｉｎ１、２ｉｎ１、７ｉｎ１などと表記される。１ｉｎ１は、１つのスイッチング素子が１つのパッケージに搭載された半導体装置を表し、２ｉｎ１は、２つのスイッチング素子が１つのパッケージに搭載された半導体装置を表わす。そして、７ｉｎ１は、３相インバータ用途としての６つのスイッチング素子とブレーキ用途としての１つのスイッチング素子との合計７つのスイッチング素子が１つのパッケージに搭載された半導体装置を表わす。

また、これらの半導体装置（たとえばパワー半導体パッケージ）には、外部の機器等と接続するためにネジブロック端子やピン端子が取付けられる。半導体装置には、そのネジブロック端子やピン端子の取付位置が形態に応じて容易に変えられる構造が採用されている。つまり、半導体装置のパッケージを構成するケース部材には、その周縁に沿って複数の固定位置を設けるために側壁部から延在する壁状の固定部材が所定の間隔を隔てて形成されている。ネジブロック端子およびピン端子は、その形態に対応した所定の位置に位置する固定部材によって固定されることになる。ネジブロック端子がケース部材に固定された形態の半導体装置を開示した文献として、たとえば特開２００８−１０６５６号公報（特許文献１）や特開２００８−１３０９８４号公報（特許文献２）がある。

特開２００８−１０６５６号公報特開２００８−１３０９８４号公報

特開２００８−１０６５６号公報および特開２００８−１３０９８４号公報には、ブロック本体と、ブロック本体に固定されたナットと、ブロック本体に保持され、かつナットおよび半導体搭載基板を電気的に接続する電極とを有するネジブロック端子が、半導体搭載基板に電気的に接続された半導体装置が開示されている。しかし上記各文献におけるネジブロック端子は、これを使用するときに当該半導体装置に加わる温度サイクルにより発生する熱応力に起因する不具合に対する対策がなされていない。

たとえば特開２００８−１０６５６号公報に開示されるネジ端子（ネジブロック端子）は、電極に形成された孔とネジ端子本体に形成された突起部とが嵌合されることにより、当該ネジ端子を組み立てる際に熱応力に起因する電極の位置ずれや浮きが起こることが抑制される。これは突起部と孔とが互いに干渉することにより、電極が位置ずれや浮きを起こすことが抑制されるためである。なおここで浮きとは、電極がネジ端子本体や半導体搭載基板に対する所望の位置に対して上側に浮かぶ現象のことである。

また特開２００８−１３０９８４号公報に開示されるネジブロック端子は、ナットに外部端子を取り付ける際にボルトで締め付ける応力が１箇所に集中することを抑制するための突出接触部が備えられている。しかしいずれの文献に開示されるネジブロック端子も、特に組み立て後の使用時における温度サイクルに対する考慮がなされていない。

たとえば特開２００８−１０６５６号公報のネジ端子は、当該半導体装置の使用時に温度サイクルが加わっても、ネジ端子本体の突起部により電極の変位が抑制される。

銅やアルミニウムなどの金属材料からなるベース板を用いたモジュール（パワー半導体パッケージ）では、使用中の温度サイクルにより、ベース板が比較的容易に変形する。しかしベース板の上に配置された、たとえば樹脂材料やセラミックなどの絶縁材料からなる半導体搭載基板は、温度変化による変形量が比較的少ない。このため当該半導体搭載基板のうち、上記ネジ端子の電極との接続部において特に大きな熱応力が加わる。温度サイクルが加わることにより上記接続部に繰り返し大きな熱応力が加わると、特に電極の変位量が小さければ、電極がベース板の変形に追随できなくなる。すると電極と半導体搭載基板との接続部において半導体搭載基板にクラックなどの不具合が発生する可能性がある。

また特開２００８−１３０９８４号公報のネジブロック端子は、そもそも温度サイクルや熱応力が加わることを考慮した構成とされていない。

本発明は、上記のような問題点を解消するためになされたものである。その目的は、モジュールの組み立て（アセンブリ）時の加熱に起因する電極の位置ずれや浮きが抑制されるとともに、当該モジュールの使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置、およびその製造方法を提供することである。

本発明に係る半導体装置は、半導体搭載基板と、開口を有し、半導体搭載基板を収納する筐体と、開口を構成する周縁において固定され、半導体搭載基板と電気的に接続された端子とを備える半導体装置である。上記端子は、端子本体と、端子本体に保持され、かつ半導体搭載基板と電気的に接続される電極とを含む。上記電極は、半導体搭載基板の主表面に交差する第１の方向において移動可能であり、かつ電極を端子本体に組み込む際に電極が端子本体に保持されるように端子本体に保持されている。

本発明に係る、上記半導体装置の製造方法は、半導体装置を構成する各部材を形成する工程と、各部材同士を組み立てる工程とを備えている。上記形成する工程は、端子を形成する工程を含んでいる。上記端子を形成する工程は、端子本体と、電極とを準備する工程と、端子本体と、電極とを組み立てて端子を完成する工程とを有する。上記準備する工程において電極を準備する際に、電極の、端子を搭載する半導体搭載基板の主表面に交差する第１の方向に延びる第１の電極部に、第１の電極部の主表面を貫通する位置決め用の孔を形成する。上記各部材同士を組み立てる工程において、位置決め用の孔を貫通する治具を用いて電極を端子本体に対して位置決めする。

本発明によれば、使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置が提供される。これは当該半導体装置の端子を構成する電極が、半導体搭載基板の主表面に交差する第１の方向、すなわち浮きが発生する方向に沿った方向において移動可能なように保持されているためである。したがって当該接合箇所における基板の損壊を抑制することができる。

また本発明の製造方法によれば、電極部に形成した孔に治具が貫通された状態で半導体装置の組み立てが行なわれる。したがって当該治具が電極の位置ずれや浮きの発生を抑制するため、組み立て時においても電極の位置を精密に制御することができる。以上より、本発明によれば、組み立て時と使用時の双方における不具合を抑制することが可能な半導体装置を提供することができる。

本発明の実施の形態１におけるパワー半導体パッケージの構造を示す平面図である。図１のパワー半導体パッケージにおける端子の固定方法を模式的に示す斜視図である。図１のパワー半導体パッケージにおける固定部材付近の拡大図である。図１のパワー半導体パッケージにおけるネジブロック端子の構造を示す斜視図である。図１のパワー半導体パッケージに図４のネジブロック端子を固定する様子を示す断面図である。図４のネジブロック端子の底面図である。本発明の実施の形態１におけるネジブロック端子の、図４とは異なる一の変形例の構造を示す斜視図である。本発明の実施の形態１におけるネジブロック端子の、図７とは異なる他の変形例の構造を示す斜視図である。本発明の実施の形態１におけるネジブロック端子の、図８とは異なるさらに他の変形例の構造を示す斜視図である。本発明の実施の形態２におけるネジブロック端子の構造を示す斜視図である。図１のパワー半導体パッケージに図１０のネジブロック端子を固定する様子を示す断面図である。本発明の実施の形態３におけるネジブロック端子が、半導体搭載基板に接続される工程を示す斜視図である。本発明の実施の形態３におけるネジブロック端子の構造を示す斜視図である。図１のパワー半導体パッケージに図１３のネジブロック端子を固定する様子を示す断面図である。

以下、図面を参照しながら、本発明の各実施の形態について説明する。なお、各実施の形態において、同一の機能を果たす要素には同一の参照符号を付し、その説明は、特に必要がなければ繰り返さない。

（実施の形態１）
図１および図２を参照して、本実施の形態における半導体装置としてのパワー半導体パッケージは、ベース板５と、その上に載置された半導体搭載基板（絶縁基板）１と、ベース板５に固着された、筐体としてのマザーケース１１と、固定部材２１と、端子としてのネジブロック端子３１およびピン端子５１とを備えている。ベース板５は銅や銅合金などの放熱性に優れた材料からなり、その上に半導体搭載基板１が載置されている。半導体搭載基板１はセラミックなどの絶縁基板からなり、その表面に銅箔や銅版の配線パターンが形成されており、配線パターン上にはパワー半導体素子などが固着されている。マザーケース１１は、略長方形であり、開口１３を有している。ベース板５にマザーケース１１を固着することで、開口１３の内部に半導体搭載基板１が収納されている。開口１３を構成する周縁１２は、主に４つの周縁１２ａ〜１２ｄを有している。周縁１２ａおよび１２ｃと、周縁１２ｂおよび１２ｄとの各々は互いに平行である。固定部材は複数の固定位置２２を有しており、複数の固定位置２２の各々は周縁１２ａ〜１２ｄの各々に沿って形成されている。ネジブロック端子３１およびピン端子５１の各々は周縁１２において固定されており、任意の固定位置２２にある固定部材２１を用いて固定されている。図１においては、周縁１２ａには１２個のピン端子５１が２個１組で等間隔に配置されており、周縁１２ｂには２個のネジブロック端子３１が配置されている。周縁１２ｃには４個のネジブロック端子３１が等間隔で配置されており、周縁１２ｄには４個のピン端子５１が２個１組で配置されている。ネジブロック端子３１は、ネジブロック端子３１自体が有する電極３２によって半導体搭載基板１と電気的に接続されており、ピン端子５１は図示しないワイヤにより半導体搭載基板１と電気的に接続されている。

図１〜図３を参照して、固定部材２１は、複数の壁本体２３ａと、複数の接続部２３ｂと、底部２３ｃとを有している。複数の壁本体２３ａの各々は、周縁１２に対して平行に延在しており、周縁１２に沿って等間隔で配置されている。複数の接続部２３ｂの各々は、複数の壁本体２３ａの各々と周縁１２とを接続しており、周縁１２に沿って等間隔で配置されている。複数の壁本体２３ａと周縁１２によって溝が形成されており、この溝が複数の接続部２３ｂによって複数の固定位置２２に区画されている。底部２３ｃは水平方向であって、周縁１２の反対側に延在している。

底部２３ｃは厚肉部２４と薄肉部２５とを有している。複数の固定位置２２の各々に対応する位置に薄肉部２５の各々が形成されており、薄肉部２５同士の間に厚肉部２４が形成されている。つまり、厚肉部２４および薄肉部２５は周縁１２に沿って交互に形成されている。

なお、マザーケース１１および固定部材２１は、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはＰＰＳ（ポリフェニレンサルファイド）やＰＢＴ（ポリブチレンテレフタレート）などが挙げられる。

図５におけるネジブロック端子は図４のＶ−Ｖ線に沿った断面図で示されている。図４および図５を参照して、本実施の形態のネジブロック端子３１（端子）は、ネジ端子本体３５（端子本体）と、ナット３４と、電極３２と、突起部３８とを有している。ネジ端子本体３５は、図４に示すように、前方に張り出し下方に延在した張出部３５ａを有する略直方体の形状を有している。図４のネジ端子本体３５は、奥行き側の下方の一部にネジ端子本体３５が刳り貫かれた領域が存在し、張出部３５ａの付根側の切り欠き部がＲ形状を有している。しかしネジ端子本体３５はこのような形状に限られず、上記刳り貫かれた領域を有さない構成であってもよいし、上記切り欠き部がＲ形状ではなく直方体状となった構成であってもよい。

またナット３４は中空部分３６に固定されており、ネジ端子本体３５の直方体部分の上面には電極３２が配置されている。電極３２はナット３４を覆っており、ナット３４と同軸の開口３３を有している。電極３２は張出部３５ａの内部を通ってその先端部３７が張出部３５ａの前方下方に延在しており、張出部３５ａによって保持されている。突起部３８は、張出部３５ａからネジ端子本体３５の直方体部分がＲ形状に刳り貫かれた側面（図６の側面３５ｂ）に向けて延在しており、その先端が図６の縦方向に広がっている。突起部３８は、平面視において固定位置２２（図３）に対応した形状を有している。なお図６において先端部３７は模式的に示しており、縦方向の寸法は実際とは異なる。

特に図５を参照して、突起部３８を所望の固定位置２２に上部から嵌合させる（圧入する）ことによって、ネジブロック端子３１はマザーケース１１に固定される。ネジブロック端子３１が固定された状態では、電極３２の先端部３７が半導体搭載基板１に接触し、張出部３５ａの一部が底部２３ｃ上に配置される。その結果、ナット３４と半導体搭載基板１とが電気的に接続される。ネジブロック端子３１は固定位置２２から周縁１２を跨いでマザーケース１１の側部へ延在する。ネジ端子本体３５および突起部３８は同一の樹脂よりなっている。

なお階段状に屈曲した先端部３７は、図４における左側が一部欠損した状態となっている。しかし当該先端部３７はこのような形状に限られず、たとえば欠損した領域が存在しない態様であってもよいし、図４における右側が一部欠損した態様であってもよい。

ここで、特に図４および図５を参照して、電極３２は、たとえば銅や銅合金、ニッケルやニッケル合金などの金属材料が平板状になった構造体からなる。そして上記構造体は数箇所において屈曲された形状となっている。このように平板が屈曲された形状を有するため、電極３２は、ネジ端子本体３５に容易に保持される。

またネジ端子本体３５の張出部３５ａの側面には、ネジ端子本体３５が電極３２の方に屈曲した爪４２が形成されている。爪４２は電極３２（第１の電極部）の端部を把持する把持部（第１の把持部）として機能しており、電極３２と爪４２とは係合している。これにより、電極３２はネジ端子本体３５に保持されている。

上記のように屈曲された電極３２のうち、開口３３を有し、ネジブロック端子３１が半導体搭載基板１に接続されたときに半導体搭載基板１の主表面に交差する（たとえば垂直な）方向（第１の方向）に延びる第１の電極部の一部に、第１の電極部を貫通する孔４１（第１の孔）が形成されている。なおここでは電極３２のうち、第１の電極部に対して屈曲しており、ネジブロック端子３１が半導体搭載基板１に接続されたときに半導体搭載基板１の主表面に沿う（たとえば平行な）方向（第２の方向）に延びる領域を第２の電極部ということにする。またここで主表面とは、表面のうちもっとも面積の大きい主要な面をいうことにする。

またネジ端子本体３５は、たとえばマザーケース１１や固定部材２１などと同じく、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはＰＰＳ（ポリフェニレンサルファイド）やＰＢＴ（ポリブチレンテレフタレート）などが挙げられる。そしてネジ端子本体３５には本体突起部４０（突起部）を有する。本体突起部４０はネジ端子本体３５と同じ材質からなり、ネジ端子本体３５の外表面の一部が凸状に盛り上がった形状を有している。

本体突起部４０は、ネジ端子本体３５のうち、上記第１の方向に延びる外表面上の一部に形成されることが好ましい。言い換えれば、ネジブロック端子３１が組み立てられたときに、第１の方向に延び、第１の電極部と接触するネジ端子本体３５の外表面上の一部に形成されることが好ましい。

本体突起部４０と孔４１とは、いずれも第１の電極部の平面視においてたとえば円形状や楕円形状を有するように形成される。しかしこれらの形状に限られず、たとえば矩形状を有するように形成されてもよい。また本体突起部４０と孔４１とは、ネジブロック端子３１が組み立てられたときに本体突起部４０が孔４１に嵌合される位置となるように形成されることが好ましい。言い換えれば、本体突起部４０と孔４１とが互いに対向する位置となるように形成されることが好ましい。

ここで、孔４１の、第１の方向における長さは、本体突起部４０の、第１の方向における長さよりも４００μｍ以上８００μｍ以下だけ長いことが好ましい。ただし図２や図４などにおいては、孔４１の第１の方向における長さが、本体突起部４０の第１の方向における長さよりも長いことをやや誇張して図示している。

次に、上記のネジブロック端子３１を含む、本実施の形態のパワー半導体パッケージの製造方法について、ネジブロック端子３１の製造方法を中心に説明する。

まず図１のパワー半導体パッケージを構成する半導体搭載基板１やベース板５、マザーケース１１や固定部材２１、ネジブロック端子３１やピン端子５１などの各部材が形成される。このなかで特にネジブロック端子３１が形成される際には、まずネジブロック端子３１を構成するネジ端子本体３５と、ナット３４と、電極３２とが準備される。ネジ端子本体３５には突起部３８や本体突起部４０が形成される。

なお電極３２の、第２の電極部の隅は平面視における円弧形状となっている。しかしこのような形状に限らず、たとえば平面視における三角形状や矩形状など任意の形状とすることができる。

その後、上述したネジブロック端子３１を構成する各部品が図４や図５に示すネジブロック端子３１となるように組み立てられる。このとき、ネジ端子本体３５を電極３２に組み込む際には、予め先端部３７のみが階段状に折り曲げられ、開口３３や孔４１が形成された金属製の平板が、ネジ端子本体３５の下方から、張出部３５ａを上方に向けて貫通するように差し込まれる。ここで上記平板のうち、張出部３５ａに差し込まれた領域が第１の電極部となる。このときネジ端子本体３５の本体突起部４０が、上記平板に形成された孔４１に嵌合される。その後、張出部３５ａの上方に食み出した上記平板を屈曲することにより、第２の電極部としてネジ端子本体３５の上部に保持される。このようにして図４や図５に示すネジ端子本体３５が形成される。

以上のようにネジ端子本体３５を含む各部材が形成された後、これらの各部材同士が図１に示すパワー半導体パッケージとなるように組み立てられる。このときネジ端子本体３５の電極３２の先端部３７は、半導体搭載基板１の主表面のうち、配線パターンが形成された領域の上に、たとえば半田付けにより接続される。

ここで、本実施の形態の作用効果について説明する。
本実施の形態のネジブロック端子３１は、電極３２がネジ端子本体３５に組み込まれる際に、電極３２の孔４１にネジ端子本体３５の本体突起部４０が嵌合される。このため、組み立てられたネジブロック端子３１が半導体搭載基板１の主表面上に接続される際（パワー半導体パッケージの組み立ての際）、先端部３７が半田付けされる際の接着力不足により電極３２が上方へ浮いたり位置ずれを起こす不具合を抑制することができる。これは孔４１が本体突起部４０に干渉することにより、電極３２の上方への変位が制限されるためである。

また上記パワー半導体パッケージの使用時に、当該パワー半導体パッケージに温度サイクルが加わると、ベース板５や半導体搭載基板１、電極３２やネジ端子本体３５も繰り返し加熱および冷却される。このときベース板５は金属材料からなるため温度変化に応じて上下方向に変形するが、セラミックなどの絶縁材料からなる半導体搭載基板１は変形量が小さい。ここで電極３２は本体突起部４０に干渉されるが、孔４１の、第１の方向つまりベース板５が変形する方向に関する長さが、本体突起部４０の第１の方向に関する長さよりも十分に長いため、電極３２はベース板５の変形に応じて第１の方向に移動することができる。このため半導体搭載基板１の、電極３２（先端部３７）との接続部に応力が集中してクラックなどの不具合が発生することが抑制される。

孔４１の第１の方向に関する長さは、使用時の温度サイクルに起因する変形量を吸収するために十分大きく（本体突起部４０の第１の方向の長さよりも４００μｍ以上長い）、かつ組み立て時の電極の浮きを抑制するために十分小さい（本体突起部４０の第１の方向の長さよりも８００μｍ以下長い）。このため、本実施の形態の半導体装置は、組み立て時の電極の浮きを抑制しつつ、モジュール使用時の温度サイクルに起因する半導体搭載基板１のクラック発生を抑制することができる。

なお、孔４１の第１の方向に関する長さが、本体突起部４０の第１の方向の長さよりも４００μｍ以上長いことが好ましいのは、当該半導体装置の使用時の、温度サイクルに起因するベース板５の上下方向の変位量が約２００μｍであるためである。このため、初期状態においてたとえば本体突起部４０が（第１の方向に関して）孔４１のほぼ中央部にて嵌合されていれば、ベース板５の上下方向に変位しても電極３２（孔４１）は本体突起部４０に干渉されることなく移動可能となる。

以上のように、本実施の形態のネジブロック端子３１の電極３２は、組み立て時にネジ端子本体３５の本体突起部４０により保持され、かつ使用時の温度変化に応じて第１の方向に移動可能な構成となっている。つまり組み立て時の電極３２の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板１のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。

なお本実施の形態の変形例として、たとえば図７を参照して、ネジ端子本体３５の外周部（両側から電極３２を挟む領域）が爪４３を含んでいてもよい。爪４３は第２の電極部の端部を把持する把持部（第２の把持部）として機能しており、電極３２と爪４３とは係合している。図７のネジブロック端子３１は上記の爪４３が形成されていることを除いて、図４のネジブロック端子３１と同様である。

このようにすれば、たとえば当該パワー半導体パッケージの使用時に、電極３２がベース板５の変位に応じて移動する場合においても、爪４３が第２の電極部の、図７の手前側から奥側へ延在する方向（第２の方向）の変位を抑制する役割を有する。このため爪４３が、電極３２の位置ずれを抑制することができる。

さらに本実施の形態の別の変形例として、たとえば図８を参照して、ネジ端子本体３５が電極３２を把持する爪４２の、第１の電極部にその主表面同士が対向する領域４２ａの幅（図８中に矢印で示す）が２ｍｍ以上であることが好ましい。図８のネジブロック端子３１は上記の爪４２の態様を除いて、図７のネジブロック端子３１と同様である。

上記のように電極３２はネジ端子本体３５の下方から上方へ差し込むように組み込まれるため、上記爪４２の幅の大きさに関係なく、電極３２はネジ端子本体３５により把持される。しかし上記のように爪４２が十分な幅を有することにより、爪４２と、爪４２に交差するネジ端子本体３５の外周部（両側から電極３２を挟む部分）との両方から電極３２が把持される。特に爪４２は第１の電極部の端部を強固に把持することができる。このため、電極３２がより確実に把持される。

さらに本実施の形態の別の変形例として、たとえば図９を参照して、ネジ端子本体３５の第２の電極部の一部に孔４６（第２の孔）が形成されている。またネジ端子本体３５には、ネジブロック端子３１が組み立てられた状態で孔４６に嵌合する位置決め用突起部４７が形成されている。

図９のネジブロック端子３１においては孔４６と位置決め用突起部４７とが２つずつ形成されている。しかしこれらが形成される個数は任意である。

ここで孔４６の上記第２の方向に関する長さは、位置決め用突起部４７の上記第２の方向に関する長さよりも４００μｍ以上長いことが好ましい。

このようにすれば、上記孔４６を貫通する位置決め用突起部４７が、たとえば図７のネジブロック端子３１の爪４３と同様に、第２の電極部の、図７の手前側から奥側への変位を抑制する役割を有する。これは上述した本体突起部４０が孔４１と干渉することと同様の理由による。したがって孔４６と位置決め用突起部４７とにより、電極３２の位置ずれを抑制することができる。

（実施の形態２）
図１１におけるネジブロック端子は図１０のＸＩ−ＸＩ線に沿った断面図で示されている。図１０および図１１を参照して、本実施の形態のネジブロック端子３１は、第１の電極部に孔４１が形成されておらず、第１の電極部はその全体が平板状の電極部で充填されている。またネジ端子本体３５には本体突起部４０が形成されていない。図１０のネジブロック端子３１は上記の差異を除いて、図８のネジブロック端子３１と同様である。

本実施の形態のネジブロック端子３１のように、本体突起部４０および孔４１が形成されていない場合、当該ネジブロック端子３１が半導体搭載基板１上に接続される（組み立ての）際に電極３２が浮きや位置ずれを起こす可能性がある。これは電極３２が本体突起部４０により干渉され、上方への位置ずれを抑制する効果がなくなるためである。これを抑制するため、ネジ端子本体３５が、図８のネジブロック端子３１と同様に、幅が２ｍｍ以上の爪４２（第１の電極部の端部を把持する把持部）を有することが好ましい。

このようにすれば、当該ネジブロック端子３１の先端部３７が半導体搭載基板１上に接続されるときの接着力不足に起因した電極３２の上方への浮きなどの不具合が、幅の広い爪４２の有する、より強固な把持力により抑制される。したがって実施の形態１のネジブロック端子３１と同様に、組み立て時の加熱に起因する電極３２の上方への浮きなどの不具合が抑制される。

また当該ネジブロック端子３１が搭載されたパワー半導体パッケージの使用時の温度サイクルによりベース板５（図１参照）が上下方向に繰り返し変位したとき、電極３２はベース板５の変位に追随して上下方向に移動することができる。これは電極３２は本体突起部４０により干渉されず、ネジ端子本体３５に保持されている状態であるためである。したがって実施の形態１のネジブロック端子３１と同様に、モジュール使用時に電極３２がベース板５の変位に追随できないために電極３２と半導体搭載基板１との接続部に応力が集中し、半導体搭載基板１にクラックが発生する不具合が抑制される。

また爪４３が形成されていることにより、モジュール使用時に電極３２が上下方向に変位したとしても、たとえば第２の電極部の位置が第２の方向に動いて位置ずれを起こす可能性を低減することができる。ただし図１０においては電極３２の第２の方向に関する位置ずれを抑制するために爪４３が形成されているが、その代わりに図９に示す孔４６と位置決め用突起部４７が形成された構成であってもよい。

本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。

（実施の形態３）
図１４におけるネジブロック端子３１は図１３のＸＩＶ−ＸＩＶ線に沿った断面図で示されている。図１２〜図１４を参照して、本実施の形態のネジブロック端子３１は、第１の電極部に孔４１が形成されているが、本体突起部４０が形成されていない。またネジ端子本体３５の本体突起部４０が形成されている箇所とほぼ同じ箇所に、平面視における大きさが孔４１とほぼ同様である凹部４１ａが形成されている。図１３のネジブロック端子３１は上記の差異を除いて、図８のネジブロック端子３１と同様である。

本実施の形態のネジブロック端子３１が半導体搭載基板１に接続される際には、図１２に示すように、電極３２の位置決め用に形成された孔４１（位置決め用の孔）を貫通してその奥の上記凹部４１ａに達する、たとえば棒状の治具４５が差し込まれる。これにより、当該治具４５が本体突起部４０（図４参照）と同様に、先端部３７の半導体搭載基板１への接続時に電極３２が位置ずれや浮きを起こすことを抑制する。これは治具４５が孔４１を貫通して、ネジ端子本体３５に形成された凹部に干渉することにより、電極３２のネジ端子本体３５に対する変位が制限されるためである。

このように治具４５は、実施の形態１の本体突起部４０と同様の機能を有するものであるため、その延在方向に交差する断面がなすたとえば円形の大きさは、本体突起部４０の当該大きさと同様であることが好ましい。

しかし治具４５はネジブロック端子３１を構成する部品ではないため、パワー半導体パッケージの組み立て後の使用時には図１３や図１４に示すように、電極３２の変位を拘束する治具や突起部は存在しない。このため実施の形態２と同様に、電極３２はベース板５の上下方向の変形に追随して移動することができる。したがって先端部３７と半導体搭載基板１との接続部における、半導体搭載基板１のクラック発生が抑制される。

なお図１２、図１３のネジブロック端子３１においては電極３２の第２の方向に関する位置ずれを抑制するために爪４３が形成されているが、その代わりに図９に示す孔４６と位置決め用突起部４７が形成された構成であってもよい。

本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、パワー半導体パッケージの組み立て時および実使用時の双方における不具合の発生を抑制する技術として、特に優れている。

１半導体搭載基板、５ベース板、１１マザーケース、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ周縁、１３開口、２１固定部材、２２固定位置、２３ａ壁本体、２３ｂ接続部、２３ｃ底部、２４厚肉部、２５薄肉部、３１ネジブロック端子、３２電極、３３開口、３４ナット、３５ネジ端子本体、３５ａ張出部、３５ｂ側面、３６中空部分、３７先端部、３８突起部、４０本体突起部、４１，４６孔、４１ａ凹部、４２，４３爪、４２ａ領域、４５治具、４７位置決め用突起部、５１ピン端子。

Claims

半導体搭載基板と、
開口を有し、前記半導体搭載基板を収納する筐体と、
前記開口を構成する周縁において固定され、前記半導体搭載基板と電気的に接続された端子とを備える半導体装置であり、
前記端子は、端子本体と、前記端子本体に保持され、かつ前記半導体搭載基板と電気的に接続される電極とを含み、
前記電極は、前記半導体搭載基板の主表面に交差する第１の方向において移動可能であり、かつ前記電極を前記端子本体に組み込む際に前記電極が前記端子本体に保持されるように前記端子本体に保持されている、半導体装置。
前記端子本体は突起部を有し、
前記電極には、第１の孔が形成され前記第１の方向に延びる第１の電極部と、前記第１の電極部に対して屈曲しており、前記半導体搭載基板の主表面に対向する主表面を有する第２の電極部とを有しており、
前記突起部が前記第１の孔に嵌合され、
前記第１の孔の、前記第１の方向の長さは、前記突起部の、前記第１の方向の長さよりも４００μｍ以上長い、請求項１に記載の半導体装置。
前記第１の孔の、前記第１の方向の長さは、前記突起部の、前記第１の方向の長さよりも８００μｍ以下長い、請求項２に記載の半導体装置。
前記端子本体の外周部は、前記第１の電極部の端部を把持する第１の把持部を含む、請求項２または３に記載の半導体装置。
前記電極には、前記第１の方向に延びる第１の電極部と、前記第１の電極部に対して屈曲しており、前記半導体搭載基板の主表面に対向する主表面を有する第２の電極部とを有しており、
前記第１の電極部は平板状の電極部で充填されており、
前記端子本体の外周部は、前記第１の電極部の端部を把持する第１の把持部を含む、請求項１に記載の半導体装置。
前記第２の電極部の一部に第２の孔が形成され、前記端子本体は前記第２の孔に嵌合する位置決め用突起部を有する、請求項２〜５のいずれかに記載の半導体装置。
前記端子本体の外周部は、前記第２の電極部の端部を把持する第２の把持部を含む、請求項２〜６のいずれかに記載の半導体装置。
請求項１に記載の半導体装置の製造方法であり、
前記半導体装置を構成する各部材を形成する工程と、
前記各部材同士を組み立てる工程とを備えており、
前記形成する工程は、前記端子を形成する工程を含んでおり、
前記端子を形成する工程は、
前記端子本体と、前記電極とを準備する工程と、
前記端子本体と、前記電極とを組み立てて前記端子を完成する工程とを有し、
前記準備する工程において前記電極を準備する際に、前記電極の、前記端子を搭載する半導体搭載基板の主表面に交差する第１の方向に延びる第１の電極部に、前記第１の電極部の主表面を貫通する位置決め用の孔を形成し
前記各部材同士を組み立てる工程において、前記位置決め用の孔を貫通する治具を用いて前記電極を前記端子本体に対して位置決めする、半導体装置の製造方法。