CN104934393B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104934393B
CN104934393B CN201510125857.0A CN201510125857A CN104934393B CN 104934393 B CN104934393 B CN 104934393B CN 201510125857 A CN201510125857 A CN 201510125857A CN 104934393 B CN104934393 B CN 104934393B
Authority
CN
China
Prior art keywords
electrode
extended
semiconductor device
extended part
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510125857.0A
Other languages
English (en)
Other versions
CN104934393A (zh
Inventor
宫泽雅臣
田畑光晴
高桥卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104934393A publication Critical patent/CN104934393A/zh
Application granted granted Critical
Publication of CN104934393B publication Critical patent/CN104934393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种半导体装置，能够通过简单的设计变更，在减小电极的电感的状态下，容易地变更电极的引出位置或者电极的连接点的位置。电极(4)包含延伸设置部分(4b)，该延伸设置部分(4b)进行延伸设置，直至两端进入分别设置于壳体(5)的在横向上彼此相对的第1以及第2内壁(5a1、5a2)处的第1以及第2凹部(5a3、5a4)中为止。延伸设置部分(4b)的两端进入的程度设定为，在通过将其两端向中心缩窄而将延伸设置部分(4b)的长度设为70％的情况下的两端的位置包含于，在将第1以及第2内壁(5a1、5a2)分别以10％向它们之间的中心缩窄的情况下的第1以及第2内壁的位置(5a1、5a2)之间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别地涉及一种具有在壳体的横向上延伸设置的电极的半导体装置。
背景技术
已知一种半导体装置，该半导体装置具有：基板，其搭载有半导体元件；电极，其与该半导体元件电连接；以及壳体，其覆盖该基板和电极。在如上所述的半导体装置中，通常，电极与基板的电路图案在壳体侧壁附近连接，电极从该侧壁引出至壳体的外部(例如，专利文献1)。根据如上所述的结构，能够缩短电极，因此能够减小其电感。
专利文献1：日本特开2009－004435号公报
发明内容
在上述的半导体装置中，要求通过设计变更而容易地变更壳体处的电极的引出位置，或者电极和电路图案的连接点的位置。
然而，如果想要在尽量缩短电极的长度的状态下，变更壳体处的电极的引出位置，则存在如下问题，即，也必须变更电极和电路图案的连接点的位置，进行电路图案的再设计等，非常麻烦。另一方面，如果想要不变更电路图案和电极的连接点的位置，而变更壳体处的电极的引出位置，则存在如下问题，即，电极会变长与将电极进行绕引相应的量，导致电感增加。对于变更上述连接点的位置的情况，也存在与变更引出位置的情况同样的问题。
因此，本发明就是鉴于如上所述的问题而提出的，其目的在于提供如下技术，该技术能够通过简单的设计变更，在减小电极的电感的状态下，容易地变更电极的引出位置或者电极的连接点的位置。
本发明所涉及的半导体装置具有：基板，其搭载有半导体元件；电极，其与所述半导体元件电连接；以及壳体，其覆盖所述电极的除了上部以外的剩余的部分、以及所述基板。所述电极的所述剩余的部分包含延伸设置部分，该延伸设置部分进行延伸设置，直至两端进入至分别设置于所述壳体的在横向上彼此相对的第1以及第2内壁处的第1以及第2凹部中为止。所述延伸设置部分的所述两端进入的程度设定为，在通过将所述延伸设置部分的所述两端向它们之间的中心缩窄而将所述延伸设置部分的长度设为70％的情况下的所述两端的位置包含于，在将所述第1以及第2内壁分别以所述第1以及第2内壁之间的距离的10％向它们之间的中心缩窄的情况下的所述第1以及第2内壁的位置之间。
发明的效果
根据本发明，能够通过简单的设计变更，从而在减小电极的电感的状态下，变更电极的引出位置或者电极的连接点的位置。
附图说明
图1是表示实施方式1所涉及的功率模块的结构的俯视图。
图2是表示实施方式1所涉及的功率模块的结构的剖视图。
图3是表示实施方式1所涉及的功率模块的结构的剖视图。
图4是表示实施方式1所涉及的功率模块的结构的剖视图。
图5是表示实施方式2所涉及的功率模块的结构的剖视图。
图6是表示实施方式3所涉及的功率模块的结构的剖视图。
图7是表示实施方式4所涉及的功率模块的结构的剖视图。
图8是表示实施方式5所涉及的功率模块的结构的剖视图。
图9是表示实施方式6所涉及的功率模块的结构的剖视图。
图10是表示实施方式7所涉及的功率模块的结构的剖视图。
图11是表示实施方式7所涉及的功率模块的结构的剖视图。
图12是表示实施方式8所涉及的功率模块的结构的剖视图。
图13是表示实施方式9所涉及的功率模块的结构的剖视图。
图14是表示实施方式9所涉及的功率模块的结构的剖视图。
图15是表示实施方式10所涉及的功率模块的结构的剖视图。
图16是表示实施方式11所涉及的功率模块的结构的剖视图。
图17是表示实施方式12所涉及的功率模块的结构的剖视图。
图18是表示实施方式13所涉及的功率模块的结构的剖视图。
图19是表示实施方式14所涉及的功率模块的结构的剖视图。
图20是表示实施方式15所涉及的功率模块的结构的剖视图。
图21是表示实施方式15所涉及的功率模块的结构的剖视图。
图22是表示实施方式16所涉及的功率模块的结构的剖视图。
图23是表示实施方式17所涉及的功率模块的结构的剖视图。
图24是表示实施方式18所涉及的功率模块的结构的剖视图。
图25是表示实施方式19所涉及的功率模块的结构的剖视图。
图26是表示实施方式20所涉及的功率模块的结构的剖视图。
图27是表示实施方式20所涉及的功率模块的结构的剖视图。
图28是表示实施方式21所涉及的功率模块的结构的剖视图。
图29是表示实施方式21所涉及的功率模块的结构的剖视图。
图30是表示实施方式22所涉及的功率模块的结构的剖视图。
图31是表示实施方式23所涉及的功率模块的结构的剖视图。
标号的说明
1 基板，1a 半导体元件，4 电极，4b 延伸设置部分，4b1 缺口，4b2 弯折部，4b3镀层，4b4 孔，4b5 狭缝孔，4b6 切口，4b7 包层部件，4b8 孔，5 壳体，5a 周壁部，5a1 第1内壁，5a2 第2内壁，5a3、5a7 第1凹部，5a4、5a8 第2凹部，5a5 固定部，5a6 通风孔，5b 盖部，5b1 孔，6 填充材料。
具体实施方式
＜实施方式1＞
图1是表示本发明的实施方式1所涉及的、应用半导体装置而形成的功率模块的结构的俯视图，图2是沿图1的A－A线的剖视图，图3是沿图1的B－B线的剖视图。图4是沿图2的C－C线的剖视图。
本实施方式1所涉及的功率模块具有：绝缘性的基板1、金属箔2、基座板3、电极4、以及壳体5。
如图2以及图3所示，在基板1搭载有半导体元件1a。此处，在基板1的上表面设置有未图示的电路图案，将该电路图案和半导体元件1a进行了连接。
在基板1的与搭载有半导体元件1a的面相反侧的面上，依次形成有金属箔2以及基座板3。基座板3起到抑制基板1的机械变形的作用。绝缘性的基板1起到对半导体元件1a以及电路图案、与金属箔2进行绝缘的作用。
电极4通过经由电路图案与半导体元件1a间接地连接，从而与半导体元件1a电连接。但是不限于此，电极4也可以通过与半导体元件1a直接连接而与半导体元件1a电连接。
在电极4的上部形成有端子4a。在电极4的除了上部以外的剩余的部分中，包含延伸设置部分4b和底面部4c。另外，此处，电极4的材料是铜。对于延伸设置部分4b以及底面部4c在后面进行详细说明。
壳体5具有周壁部5a和盖部5b。
如图4所示，周壁部5a包含第1以及第2内壁5a1、5a2。此处，周壁部5a由在俯视观察时形成4方形的4个边的4个壁部构成，将其中彼此相对的一组内壁设为第1以及第2内壁5a1、5a2。周壁部5a的下部与基座板3的外周部的上部连接。
在第1内壁5a1设有第1凹部5a3，在第2内壁5a2设有第2凹部5a4。
下面，在对盖部5b进行说明之前，对电极4的延伸设置部分4b以及底面部4c进行说明。如图4所示，延伸设置部分4b进行延伸设置，直至延伸设置部分4b的两端进入第1以及第2内壁5a1、5a2的第1以及第2凹部5a3、5a4中为止，其中，该第1以及第2内壁5a1、5a2在壳体5的横向上彼此相对。
在本实施方式1中，延伸设置部分4b的两端通过紧贴并嵌合在第1以及第2凹部5a3、5a4中，从而固定于第1以及第2内壁5a1、5a2。根据如上所述的结构，能够维持延伸设置部分4b的挠性，能够释放在延伸设置部分4b中产生的应力。此外，可以期待容易增设电极4、将电极4的构造简单化等。并且，即使假设电极4的材料是如退火铜这样的柔软的材料，也能够难以产生与基板1之间的接合位置的偏差。
此外，如图3所示，延伸设置部分4b具有板形状，也在高度方向上延伸设置。根据如上所述的结构，例如对于在壳体5内填充有后述的填充材料的情况，能够使该填充材料内的气泡易于脱出。由此，由于能够减少成为目视检查的障碍的气泡，因此能够容易地进行目视检查。
此外，在本实施方式1中，延伸设置部分4b与电极4的除了延伸设置部分4b以外的部分一体地形成为一个部件。即，延伸设置部分4b与电极4的其它部分连续地形成。
底面部4c是将电极4的下部弯折而形成的部分，与半导体元件1a电连接。另外，底面部4c(电极4)通过超声波金属接合而与连接有半导体元件1a的基板1上的电路图案接合。在本实施方式1中，如上所示，维持有延伸设置部分4b的挠性，因此能够使在电极4通过超声波金属接合与电路图案接合时所产生的振动释放至延伸设置部分4b。因此，能够高效地进行超声波金属接合。
下面，对壳体5的盖部5b进行说明。盖部5b能够相对于周壁部5a的上部进行拆装(例如图17)。如图2以及图3所示，在盖部5b安装于周壁部5a的情况下，利用周壁部5a以及盖部5b覆盖电极4的除了上部(端子4a)以外的剩余的部分(延伸设置部分4b以及底面部4c)以及基板1。即，盖部5b与周壁部5a协同地起作用，覆盖电极4的延伸设置部分4b和底面部4c、以及基板1。
另一方面，如图2所示，电极4的上部(端子4a)没有被盖部5b覆盖，在盖部5b中设有孔5b1，该孔5b1在盖部5b安装于周壁部5a的情况下，与电极4的上部无间隙地嵌合。在图1中，示出仅端子4a从盖部5b露出，延伸设置部分4b、第1以及第2内壁5a1、5a2由于被盖部5b覆盖，因此用隐藏线(虚线)示出。
另外，在本实施方式1中，如上述所示，构成为电极4包含延伸设置部分4b。由此，能够通过对端子4a以及孔5b1的设计变更，从而将端子4a的位置(壳体5处的电极4的引出位置)、或者底面部4c的位置(电极4和电路图案的连接点的位置)变更至延伸设置部分4b上的任意的部分。由此，能够在减小电极4的电感的状态下，容易地变更端子4a的位置(壳体5处的电极4的引出位置)、或底面部4c的位置(电极4和电路图案的连接点的位置)。
然而，可以想到，如果延伸设置部分4b过量进入第1以及第2内壁5a1、5a2的第1以及第2凹部5a3、5a4中，则由于壳体5的材料和延伸设置部分4b的材料之间的线膨胀的差异，从延伸设置部分4b的两端向壳体5施加应力，壳体5会损坏。可以想到，特别是功率模块的半导体元件1a的动作时的发热比较大，由线膨胀线的差异引起的上述应力也变大，因此容易发生如上所述的问题。
因此，在本实施方式1所涉及的功率模块中，为了解决该问题，如图4所示地构成。
在图4中，图示出通过将延伸设置部分4b的延伸设置方向的两端向它们之间的中心等量地缩窄，而将延伸设置部分4b的长度设为70％的情况下的两端的位置P1、P2。此外，在图4中图示出将第1以及第2内壁5a1、5a2分别以第1以及第2内壁5a1、5a2之间的距离的10％向它们之间的中心缩窄的情况下的第1以及第2内壁5a1、5a2的位置P3、P4。
在本实施方式1中，延伸设置部分4b的两端进入第1以及第2内壁5a1、5a2中的程度设定为，位置P1、P2包含在位置P3、P4之间。根据如上所述的结构，由于电极4的大部分没有被壳体5固定，因此能够抑制由线膨胀的差异引起的壳体5的损坏。
综上所述，根据本实施方式1所涉及的功率模块，电极4构成为包含延伸设置部分4b。由此，能够通过简单的设计变更，从而在减小电极4的电感的状态下，变更端子4a的位置(壳体5处的电极4的引出位置)，或者底面部4c的位置(电极4和电路图案的连接点的位置)。此外，由于延伸设置部分4b的两端进入的程度设定为位置P1、P2包含在位置P3、P4之间，因此，能够抑制由线膨胀的差异所引起的壳体5的损坏。
另外，在本实施方式1中，如上述所示，由于能够减小电感，因此电极4的材料不限于铜。电极4的材料可以包含例如导电率较低但廉价的铝、铝合金、镁合金、铁合金(钢铁)以及铜合金中的某一种。在按照上述方式构成的情况下，能够减少功率模块的成本。此外，如后面的实施方式中所说明的那样，也可以仅在电极4的一部分中包含例如铝、铝合金、镁合金、铁合金(钢铁)以及铜合金中的某一种。
此外，在以上的说明中，对延伸设置部分4b的两端利用第1以及第2内壁5a1、5a2进行固定的情况进行了说明。但不限于此，延伸设置部分4b也可以利用壳体5的其它内壁(例如相邻的内壁等)进行固定。
此外，在以上的说明中，壳体5由周壁部5a和能够相对于周壁部5a拆装的盖部5b构成。但是本实施方式1所涉及的壳体5不限于该结构，例如也可以是周壁部5a和盖部5b以不能拆装的方式一体化而成的结构。
＜实施方式2＞
图5是与图2同样地表示本发明的实施方式2所涉及的功率模块的结构的剖视图。另外，在以下的功率模块的说明中，对于与以上所说明的结构要素相同或类似的部分标注相同的参照标号，以下，以不同点为中心进行说明。
在本实施方式2中，基板1的外缘部固定在壳体5(周壁部5a)的内缘部。此处，根据如图5所示的结构，即使假设产生使基板1的中央部向上侧凸出的应力，电极4也能够作为支撑该中央部上表面的梁而起作用。因此，即使构成为不设置基座板3而将金属箔2露出，也能够抑制由该应力引起的基板1的机械变形。
＜实施方式3＞
图6是与图4同样地表示本发明的实施方式3所涉及的功率模块的结构的剖视图。在本实施方式3中，多个电极4的延伸设置部分4b彼此隔开5mm以内的间隔而配置。另外，多个电极4可以与一个半导体元件1a电连接，也可以与多个半导体元件1a电连接。根据如上所述的结构，能够将在任意一个电极4中流过交流电流的情况下所产生的交变磁场，与由其它电极4表面的涡流、或者在其它电极4中流过的交流电流所产生的交变磁场彼此抵消(相互妨碍)。其结果，能够减小自感。
＜实施方式4＞
图7是与图4同样地表示本发明的实施方式4所涉及的功率模块的结构的剖视图。在本实施方式4中，电极4的延伸设置部分4b在从高度方向观察时具有曲线形状。根据如上所述的结构，能够易于将由电极4的热膨胀(线膨胀)产生的应力释放至延伸设置部分4b的弯曲部，因此能够抑制由应力造成的影响。此外，能够提高对抗下述应力的强度，该应力是在从电极4的延伸设置部分4b的延伸设置方向观察时想要使延伸设置部分4b弯曲的应力。
＜实施方式5＞
图8是与图4同样地表示本发明的实施方式5所涉及的功率模块的结构的剖视图。在本实施方式5中，电极4的延伸设置部分4b的两端活动嵌合在第1以及第2凹部5a3、5a4中。根据如上所述的结构，能够容许由热膨胀(线膨胀)引起的延伸设置部分4b沿延伸设置方向的尺寸变化。因此，能够易于对由热膨胀(线膨胀)引起的应力进行释放，因此能够抑制由应力造成的影响。
＜实施方式6＞
图9是与图2同样地表示本发明的实施方式6所涉及的功率模块的结构的剖视图。在本实施方式6中，电极4的延伸设置部分4b的上端以及下端的至少某一个的一部分缺失。即，仅在延伸设置部分4b的该一部分处设有缺口4b1。根据如上所述的结构，能够在尽量维持延伸设置部分4b的面积的情况下实现对电感的抑制。此外，也能够使共振时间常数变化。并且，如果将与延伸设置部分4b的缺口4b1嵌合(交叉)的构造体5c设置于壳体5，则能够对将电极4插入设置于壳体5时的错误进行确认。
＜实施方式7＞
图10是与图2同样地表示本发明的实施方式7所涉及的功率模块的结构的剖视图，图11是与图3同样地表示该结构的剖视图。在本实施方式7中，电极4的延伸设置部分4b的上端以及下端的至少某一个向与高度方向以及延伸设置方向垂直的方向弯折。即，在延伸设置部分4b的上端以及下端的至少某一个中设有通过该弯折而形成的弯折部4b2。根据如上所述的结构，能够提高对抗下述应力的强度，该应力是在从电极4的延伸设置部分4b的高度方向观察时想要使延伸设置部分4b弯曲的应力。此外，能够期待易于将电极4插入设置于壳体5。
＜实施方式8＞
图12是与图3同样地表示本发明的实施方式8所涉及的功率模块的结构的剖视图。在本实施方式8中，电极4的延伸设置部分4b在从延伸设置方向观察时具有曲线形状。根据如上所述的结构，能够提高对抗下述应力的强度，该应力是在从电极4的延伸设置部分4b的高度方向观察时想要使延伸设置部分4b弯曲的应力。此外，能够易于将由电极4的热膨胀(线膨胀)产生的应力释放至延伸设置部分4b的弯曲部，因此能够抑制由应力造成的影响。
＜实施方式9＞
图13是与图2同样地表示本发明的实施方式9所涉及的功率模块的结构的剖视图，图14是与图3同样地表示该结构的剖视图。在本实施方式9中，还具有在壳体5内填充的绝缘性的填充材料6。而且，将电极4的延伸设置部分4b的高度方向上的长度的大于或等于50％埋入填充材料6中。根据如上所述的结构，即使电极4和其它通电部分的实际的绝缘距离较短，也能够实质上增大该绝缘距离。此外，能够通过电极4的延伸设置部分4b，缓和填充材料6的摆动。
＜实施方式10＞
图15是与图4同样地表示本发明的实施方式10所涉及的功率模块的结构的剖视图。在本实施方式10中，在至少一个电极4设有将与除了该至少一个电极4以外的电极4相对的面(以下记为“相对面”)露出的镀层4b3。即，在各电极4的相对面没有设置镀层4b3。镀层4b3的材料例如包含导电性低于电极4的金属(例如镍)等。
此处，在电极4中流过高频电流的情况下，由于集肤效应，电极4的表面的电流密度变高。特别地，在相对的两个电极4中流过反向的电流的情况下，在各电极4的相对面的表面处，与除了相对面以外的表面相比，电流容易流动。根据本实施方式10的结构，在各电极4的相对面处没有设置导电性较低的镀层4b3，因此能够减少由电极4的电阻引起的高频电流的损耗。
＜实施方式11＞
图16是与图2同样地表示本发明的实施方式11所涉及的功率模块的结构的剖视图。在本实施方式11中，一个电极4的一个延伸设置部分4b分别与多个半导体元件1a电连接。根据如上所述的结构，能够使多个半导体元件1a(电路图案)的并联连接兼由延伸设置部分4b实现。
＜实施方式12＞
图17是与图2同样地表示本发明的实施方式12所涉及的功率模块的结构的剖视图。另外，在图17中，图示出将盖部5b从周壁部5a拆下后的状态。
如图17所示，设置于第1内壁5a1的第1凹部5a3在上侧具有能够使延伸设置部分4b的一端通过的开口，设置于第2内壁5a2的第2凹部5a4在上侧具有能够使延伸设置部分4b的另一端通过的开口。此外，在将盖部5b从周壁部5a拆下后的情况下，第1以及第2凹部5a3、5a4的上述开口露出。
而且，在电极4的延伸设置部分4b的除了进入第1以及第2凹部5a3、5a4的两端以外的部分处，设有供工具插入的孔4b4。
根据如上所述的本实施方式12，通过在将工具插入至孔4b4中之后，将工具相对于壳体5向上侧拉拽，从而能够使电极4在第1以及第2凹部5a3、5a4内滑动，而将电极4从壳体5拆下。由此，由于无需弯曲电极4即可将电极4从壳体5拆下，因此能够抑制电极4的损伤。
＜实施方式13＞
图18是与图4同样地表示本发明的实施方式13所涉及的功率模块的结构的剖视图。在本实施方式13中，第1电极4的延伸设置部分4b的延伸设置方向与第2电极4的延伸设置部分4b的延伸设置方向彼此不同。根据如上所述的结构，通过由第1以及第2电极4实现的斜支撑效果，能够提高安装第1以及第2电极4后的壳体5的强度。
＜实施方式14＞
图19是与图2同样地表示本发明的实施方式14所涉及的功率模块的结构的剖视图。在本实施方式14中，设为在盖部5b安装在周壁部5a上的情况下，将电极4的上部活动嵌合在盖部5b的上述的孔5b1中。根据如上所述的结构，能够与外部配线的位置变化相对应而对施加至电极4的应力进行一定程度的释放。
＜实施方式15＞
图20是与图4同样地表示本发明的实施方式15所涉及的功率模块的结构的剖视图，图21是与图2同样地表示该结构的剖视图。在本实施方式15中，壳体5包含从除了第1以及第2内壁5a1、5a2以外的内壁凸出设置的绝缘性的固定部5a5。此处，在固定部5a5设置有槽，通过将电极4的延伸设置部分4b的下端与该槽嵌合，从而将延伸设置部分4b固定。具体而言，固定部5a5通过与延伸设置部分4b的除了进入第1以及第2凹部5a3、5a4中的两端以外的区域的小于或等于20％的区域嵌合，从而对延伸设置部分4b进行固定。根据如上所述的结构，能够提高电极4的位置精度。
＜实施方式16＞
图22是与图3同样地表示本发明的实施方式16所涉及的功率模块的结构的剖视图。在本实施方式16中，电极4的延伸设置部分4b相对于高度方向倾斜。根据如上所述的结构，能够将俯视观察时的端子4a的位置(壳体5处的电极4的引出位置)变更至除了延伸设置部分4b以外的部分。由此，虽然电极4的电感稍微增加，但能够容易地变更端子4a的位置。此外，在高度方向上，电极4易于弹性变形，因此在基板1和电极4的接合时，能够提高高度方向的自由度，易于进行校正。另外，如果提高该自由度，则优选构成为电极4的延伸设置部分4b在高度方向上不完全固定。
＜实施方式17＞
图23是与图2同样地表示本发明的实施方式17所涉及的功率模块的结构的剖视图。在本实施方式17中，在电极4的延伸设置部分4b中设有长边方向的长度是短边方向的长度的大于或等于10倍的狭缝孔4b5。根据如上所述的结构，能够控制高频电流的通电状态。
＜实施方式18＞
图24是与图2同样地表示本发明的实施方式18所涉及的功率模块的结构的剖视图。在本实施方式18中，在电极4的延伸设置部分4b中设有长边方向的长度是短边方向的长度的大于或等于10倍的切口4b6。根据如上所述的结构，能够控制高频电流的通电状态。
＜实施方式19＞
图25是与图3同样地表示本发明的实施方式19所涉及的功率模块的结构的剖视图。在本实施方式19中，在电极4的表面设有包层部件4b7。此处，电极4的材料例如包含铜，包层部件4b7的材料例如包含导电率较低但廉价的铝、铝合金、镁合金、铁合金(SUS等钢铁)以及铜合金中的某一种。
如上所述，根据实施方式1的结构，能够减小电感，因此即使如本实施方式19所述，在电极4的一部分中使用包层部件4b7，也能够维持较低的电感，并且减少功率模块的成本。特别是如果包层部件4b7使用SUS，则也能够提高强度。
＜实施方式20＞
在至此为止所说明的功率模块中，延伸设置部分4b与电极4的除了延伸设置部分4b以外的部分一体地形成为一个部件。但是，如果出于磁屏蔽以及固定的目的，则延伸设置部分4b如以下说明所述，无需使延伸设置部分4b和剩余的部分连续形成为一个部件。
图26是与图2同样地表示本发明的实施方式20所涉及的功率模块的结构的剖视图，图27是与图3同样地表示该结构的剖视图。在本实施方式20中，电极4的延伸设置部分4b通过与电极4的除了延伸设置部分4b以外的剩余的部分接合，从而形成电极4。而且，电极4的延伸设置部分4b的材料包含铝、铝合金、镁合金、铁合金以及铜合金中的某一种，电极4的除了延伸设置部分4b以外的剩余的部分包含铜。
如果如本实施方式20所述，延伸设置部分4b通过与剩余的部分接合而形成电极4，则能够使用廉价的金属，能够减少功率模块的成本。
＜实施方式21＞
图28是与图2同样地表示本发明的实施方式21所涉及的功率模块的结构的剖视图，图29是与图3同样地表示该结构的剖视图。在本实施方式21中，在壳体5处设有通风孔5a6。具体而言，在与电极4的延伸设置部分4b的主表面相对的内壁中，与填充材料6的上表面相比在上方处设有通风孔5a6。根据如上所述的结构，能够对表面积比较大的延伸设置部分4b进行冷却，因此能够高效地进行端子4a的冷却。
＜实施方式22＞
图30是与图2同样地表示本发明的实施方式22所涉及的功率模块的结构的剖视图。在本实施方式22中，在电极4的延伸设置部分4b中设有多个孔4b8。根据如上所述的结构，能够实现功率模块的轻量化，并且能够提高延伸设置部分4b的冷却效率。另外，在图30中，图示出多个孔4b8是冲孔的情况，但不限于此，例如也可以是延伸设置部分4b形成为网状的情况下的孔。
＜实施方式23＞
图31是与图4同样地表示本发明的实施方式23所涉及的功率模块的结构的剖视图。在本实施方式23中，各电极4所包含的延伸设置部分4b在延伸设置方向上的长度彼此不同。而且，在第1内壁5a1设有两个(多个)第1凹部5a3、5a7，在第2内壁5a2设有与两个(多个)第1凹部5a3、5a7成组的两个(多个)第2凹部5a4、5a8。一组第1凹部以及第2凹部5a3、5a4之间的距离与一个延伸设置部分4b在延伸设置方向上的长度相对应。而且，另一组第1凹部以及第2凹部5a7、5a8之间的距离与另一个延伸设置部分4b在延伸设置方向上的长度相对应。即，各组第1凹部以及第2凹部之间的距离与各延伸设置部分4b在延伸设置方向上的长度相对应。根据如上所述的结构，能够抑制将电极4插入设置于壳体5时的错误。
另外，本发明能够在本发明的范围内，对各实施方式进行自由组合，或者对各实施方式进行适当地变形和省略。

Claims (26)

1.一种半导体装置，其具有：
基板，其搭载有半导体元件；
电极，其与所述半导体元件电连接；以及
壳体，其覆盖所述电极的除了上部以外的剩余的部分、以及所述基板，
所述电极的所述剩余的部分包含延伸设置部分，该延伸设置部分进行延伸设置，直至两端进入至分别设置于所述壳体的在横向上彼此相对的第1以及第2内壁处的第1以及第2凹部中为止，
所述延伸设置部分的所述两端进入的程度设定为，
在通过将所述延伸设置部分的所述两端向它们之间的中心缩窄而将所述两端之间的距离设为缩窄之前的所述两端之间的距离的70％的情况下的所述两端的位置包含于，在将所述第1以及第2内壁分别以所述第1以及第2内壁之间的距离的10％向它们之间的中心缩窄的情况下的所述第1以及第2内壁的位置之间。
2.根据权利要求1所述的半导体装置，其中，
所述延伸设置部分的所述两端通过与所述第1以及第2内壁的所述第1以及第2凹部嵌合，从而固定于所述第1以及第2内壁。
3.根据权利要求1或2所述的半导体装置，其中，
所述延伸设置部分具有板形状，也在高度方向上延伸设置。
4.根据权利要求1所述的半导体装置，其中，
所述基板的外缘部固定于所述壳体的内缘部。
5.根据权利要求1所述的半导体装置，其中，
多个所述电极的所述延伸设置部分彼此隔开5mm以内的间隔而配置。
6.根据权利要求2所述的半导体装置，其中，
所述电极通过超声波金属接合而与连接有所述半导体元件的所述基板上的电路图案接合。
7.根据权利要求1所述的半导体装置，其中，
所述延伸设置部分在从高度方向观察时具有曲线形状。
8.根据权利要求1所述的半导体装置，其中，
所述延伸设置部分的所述两端活动嵌合在所述第1以及第2凹部中。
9.根据权利要求1所述的半导体装置，其中，
所述延伸设置部分的上端以及下端的至少某一个的一部分缺失。
10.根据权利要求3所述的半导体装置，其中，
所述延伸设置部分的上端以及下端的至少某一个，向与高度方向以及所述延伸设置部分的延伸设置方向垂直的方向弯折。
11.根据权利要求3所述的半导体装置，其中，
所述延伸设置部分在从所述延伸设置部分的延伸设置方向观察时具有曲线形状。
12.根据权利要求1所述的半导体装置，其中，
还具有绝缘性的填充材料，该绝缘性的填充材料填充在所述壳体内，将所述延伸设置部分的高度方向的长度的大于或等于50％埋入。
13.根据权利要求5所述的半导体装置，其中，
在至少一个所述电极设有将与除了该至少一个所述电极以外的所述电极相对的面露出的镀层。
14.根据权利要求1所述的半导体装置，其中，
一个所述延伸设置部分分别与多个所述半导体元件电连接。
15.根据权利要求1所述的半导体装置，其中，
所述第1以及第2凹部在上侧具有能够使所述延伸设置部分的所述两端通过的开口，
所述壳体具有：
周壁部，其包含所述第1以及第2内壁；以及
盖部，其能够相对于所述周壁部的上部进行拆装，与所述周壁部协同而覆盖所述剩余的部分和所述基板，
在将所述盖部从所述周壁部拆下的情况下，所述第1以及第2凹部的所述开口露出，
在所述延伸设置部分的除了所述两端以外的部分处设有用于插入工具的孔。
16.根据权利要求5所述的半导体装置，其中，
第1所述电极的所述延伸设置部分的延伸设置方向与第2所述电极的所述延伸设置部分的延伸设置方向彼此不同。
17.根据权利要求1所述的半导体装置，其中，
所述壳体具有：
周壁部，其包含所述第1以及第2内壁；以及
盖部，其能够相对于所述周壁部的上部进行拆装，与所述周壁部协同而覆盖所述剩余的部分和所述基板，
在所述盖部设有孔，在将所述盖部安装在所述周壁部上的情况下，将所述电极的所述上部活动嵌合在所述孔中。
18.根据权利要求1所述的半导体装置，其中，
所述壳体包含从除了所述第1以及第2内壁以外的内壁凸出设置的绝缘性的固定部，
所述固定部通过与所述延伸设置部分的除了所述两端以外的区域的小于或等于20％的区域嵌合，从而对所述延伸设置部分进行固定。
19.根据权利要求3所述的半导体装置，其中，
所述延伸设置部分相对于高度方向倾斜。
20.根据权利要求1所述的半导体装置，其中，
在所述延伸设置部分中设有长边方向的长度是短边方向的长度的大于或等于10倍的狭缝孔或者切口。
21.根据权利要求1所述的半导体装置，其中，
在所述电极的表面设有包层部件。
22.根据权利要求1所述的半导体装置，其中，
所述电极的材料包含铝、铝合金、镁合金、铁合金以及铜合金中的某一种。
23.根据权利要求1所述的半导体装置，其中，
所述电极的所述延伸设置部分与所述电极的除了所述延伸设置部分以外的剩余的部分接合而形成所述电极，
所述电极的所述延伸设置部分的材料包含铝、铝合金、镁合金、铁合金以及铜合金中的某一种。
24.根据权利要求1所述的半导体装置，其中，
在所述壳体处设有通风孔。
25.根据权利要求1所述的半导体装置，其中，
在所述延伸设置部分中设有多个孔。
26.根据权利要求5所述的半导体装置，其中，
各所述电极所包含的所述延伸设置部分在延伸设置方向上的长度彼此不同，
在所述第1内壁以及所述第2内壁处设有多组所述第1以及第2凹部，
各所述组的所述第1凹部以及所述第2凹部之间的距离与各所述延伸设置部分在所述延伸设置方向上的长度相对应。
CN201510125857.0A 2014-03-20 2015-03-20 半导体装置 Active CN104934393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-058093 2014-03-20
JP2014058093A JP6203095B2 (ja) 2014-03-20 2014-03-20 半導体装置

Publications (2)

Publication Number Publication Date
CN104934393A CN104934393A (zh) 2015-09-23
CN104934393B true CN104934393B (zh) 2018-05-25

Family

ID=54053846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125857.0A Active CN104934393B (zh) 2014-03-20 2015-03-20 半导体装置

Country Status (4)

Country Link
US (1) US9397014B2 (zh)
JP (1) JP6203095B2 (zh)
CN (1) CN104934393B (zh)
DE (1) DE102015204633B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
EP3518278A1 (en) 2018-01-30 2019-07-31 Infineon Technologies AG Power semiconductor module and method for producing the same
JP7077728B2 (ja) * 2018-04-02 2022-05-31 富士電機株式会社 組み立て治具及び半導体装置の製造方法
JP7075810B2 (ja) * 2018-04-26 2022-05-26 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306949A (en) * 1991-11-25 1994-04-26 Fuji Electric Co., Ltd. Transistor module having external lead terminal with transient voltage suppression
EP0752720A2 (en) * 1995-07-07 1997-01-08 Mitsubishi Denki Kabushiki Kaisha Lead for semiconductor device
EP1191589A2 (en) * 2000-08-31 2002-03-27 Nec Corporation Semiconductor device having lead frame and metal plate
CN102237326A (zh) * 2010-05-07 2011-11-09 三菱电机株式会社 半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760877B2 (ja) 1990-10-25 1995-06-28 三菱電機株式会社 電力用半導体装置
JP2889688B2 (ja) 1990-11-27 1999-05-10 株式会社日立製作所 電子部品の組立方法及び組立装置
JPH04312966A (ja) * 1991-03-25 1992-11-04 Mitsubishi Electric Corp 封止型半導体装置
JP2619159B2 (ja) * 1991-08-21 1997-06-11 株式会社日立製作所 電子装置
US5273440A (en) * 1992-05-19 1993-12-28 Elco Corporation Pad array socket
JP2956363B2 (ja) 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP2901126B2 (ja) * 1993-10-06 1999-06-07 矢崎総業株式会社 電気接続箱
JP3220900B2 (ja) * 1997-06-24 2001-10-22 三菱電機株式会社 パワー半導体モジュール
DE10120402B4 (de) 2001-04-25 2005-04-14 Danfoss Silicon Power Gmbh Leistungshalbleitermodul-Gehäuse
JP2003060152A (ja) * 2001-08-10 2003-02-28 Toyota Industries Corp 半導体装置
JP3903850B2 (ja) * 2002-06-10 2007-04-11 三菱電機株式会社 インバーターモジュール
JP4046623B2 (ja) * 2003-02-19 2008-02-13 三菱電機株式会社 パワー半導体モジュールおよびその固定方法
JP4179620B2 (ja) * 2005-04-28 2008-11-12 日本航空電子工業株式会社 コネクタ
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP2009004435A (ja) 2007-06-19 2009-01-08 Toshiba Corp 半導体装置
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
JP5256518B2 (ja) * 2010-03-30 2013-08-07 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306949A (en) * 1991-11-25 1994-04-26 Fuji Electric Co., Ltd. Transistor module having external lead terminal with transient voltage suppression
EP0752720A2 (en) * 1995-07-07 1997-01-08 Mitsubishi Denki Kabushiki Kaisha Lead for semiconductor device
EP1191589A2 (en) * 2000-08-31 2002-03-27 Nec Corporation Semiconductor device having lead frame and metal plate
CN102237326A (zh) * 2010-05-07 2011-11-09 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20150270186A1 (en) 2015-09-24
DE102015204633A1 (de) 2015-09-24
DE102015204633B4 (de) 2022-05-05
JP2015185561A (ja) 2015-10-22
CN104934393A (zh) 2015-09-23
JP6203095B2 (ja) 2017-09-27
US9397014B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
CN104934393B (zh) 半导体装置
JP6166701B2 (ja) 半導体装置
EP1723657A1 (en) Magnetic device
CN102197347B (zh) 晶片级降压转换器
JP5298864B2 (ja) 薄型コイルとこれを用いた電源
CN104219872B (zh) 配线电路基板
JP2009111314A (ja) コイル部品
JP3964434B2 (ja) カバー付き小型トランス
JP2008034599A (ja) トランス
JP2006100301A (ja) 配線回路基板装置および接続構造
US20120256718A1 (en) Inductor Construction for Power Conversion Module
KR200403985Y1 (ko) 표면실장형 파워 인덕터
JP6156042B2 (ja) トランス装置及びトランス装置の製造方法
JP6565576B2 (ja) 電源供給基板
CN201893993U (zh) 一种双面金属基线路板
KR101391040B1 (ko) 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기
JP2006019418A (ja) コイル装置
JP2006294785A (ja) 電子回路装置
JP5202062B2 (ja) 半導体装置
JP4207821B2 (ja) 電気接続箱
JP2016086494A (ja) 車載用ｄｃｄｃコンバータ
JP2005294388A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
TWI265591B (en) Wiring structures for semiconductor devices
JP2002008759A (ja) 高絶縁スタッド及びそれを備えたプリント基板
CN108091617A (zh) 半导体装置及包含其的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant