KR101391040B1 - 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기 - Google Patents

인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기 Download PDF

Info

Publication number
KR101391040B1
KR101391040B1 KR1020070080098A KR20070080098A KR101391040B1 KR 101391040 B1 KR101391040 B1 KR 101391040B1 KR 1020070080098 A KR1020070080098 A KR 1020070080098A KR 20070080098 A KR20070080098 A KR 20070080098A KR 101391040 B1 KR101391040 B1 KR 101391040B1
Authority
KR
South Korea
Prior art keywords
circuit board
cavity
printed circuit
insulating layer
circuit pattern
Prior art date
Application number
KR1020070080098A
Other languages
English (en)
Other versions
KR20090015619A (ko
Inventor
서호성
이영민
곽규섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070080098A priority Critical patent/KR101391040B1/ko
Priority to US12/188,319 priority patent/US8045331B2/en
Publication of KR20090015619A publication Critical patent/KR20090015619A/ko
Application granted granted Critical
Publication of KR101391040B1 publication Critical patent/KR101391040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 인쇄회로 기판은 코어 층과, 일 부분에 형성된 공동을 구비하며 상기 코어 층 상에 형성된 절연 층과, 상기 절연 층 상에 형성된 회로 패턴을 포함하며, 상기 회로 패턴은 상기 공동 상에 위치된 외부 단자들을 포함한다.
인쇄회로 기판, 단자, 코어

Description

인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기{PRINTED CIRCUIT BOARD AND FABRICATING METHOD THEREOF AND ELECTRICAL APPARATUS USING THE SAME}
본 발명은 인쇄회로 기판에 관한 발명으로서, 특히 외부 단자를 구비한 인쇄회로 기판에 관한 발명이다.
인쇄회로 기판은 코어(core)와 같은 절연 층 상에 도전 층을 형성한 후, 도전 층에 회로 패턴(pattern)이 형성된 구조로서, 다수의 전자 부품들이 집적된 전자 기기, 컴퓨터(computer) 또는 휴대용 전자 단말기 등에 이용될 수 있다.
상술한 회로 패턴은 전자 부품들을 연결시키기 위한 내부 단자들과, 외부의 전자 기기 또는 타 측의 인쇄회로 기판 등에 전기적으로 연결 가능한 외부 단자로 구성될 수 있다.
도 1은 종래 인쇄회로 기판의 단면을 도시한 도면으로서 도 1을 참조하면, 종래의 인쇄회로 기판(100)은 코어 층(core layer;110)과, 상기 코어 층(110) 상에 형성된 절연 층(121)과, 상기 절연 층(121)에 삽입된 탄성 부(122)와, 상기 탄성 부(122) 및 절연 층(121) 상에 형성된 회로 패턴을 포함한다.
상기 회로 패턴은 도전성 재질로 이루어진 복수의 내부 및 외부 단자 들(131a,131b,132a,132b)로 구성되어, 전기적 접점을 제공한다. 특히 상기 외부 단자들(131a,132b)은 상기 탄성 부(122) 상에 형성되어 타 측의 인쇄회로 기판 또는 외부의 전자 기기와의 전기적 접점을 제공한다.
상기 탄성 부(122)는 상기 절연 층(121) 내에 매몰되나 그 상면이 외부로 노출되며, 전기 접점이 지속적으로 유지될 수 있도록 상기 외부 단자(131a,131b)에 탄성을 제공한다.
종래 인쇄회로 기판(100)은 코어 층(110) 상에 절연 층(121)을 성장시킨 후, 상기 절연 층(121) 중 일부분을 선택적으로 제거해서 제거된 부분에 탄성 부(122)를 형성한다. 상기 탄성 부(122)는 상면에 형성된 외부 단자에 탄성을 제공할 수 있다.
그러나, 인쇄회로 기판(100)의 탄성 부(122)와 외부 단자(131a,131b)는 피로 누적 또는 과도한 물리력에 의해 박리가 유발될 수 있으며, 상술한 문제를 최소화시키기 위해서 회로 패턴과 코어 층을 각각 별도로 형성한 후 적층(Lamination)에 의해 결합시키는 스파이럴 접촉(spiral contact) 공정이 이용될 수 있으나 정렬 및 공정이 복잡하다.
본 발명은 외부와 전기적 접점을 지속적으로 유지할 수 있고 박리로 인한 불량 발생을 최소화시킬 수 있는 외부 단자를 구비한 인쇄회로 기판을 제공하고자 한다.
본 발명에 따른 인쇄회로 기판은,
코어 층과;
일 부분에 형성된 공동을 구비하며 상기 코어 층 상에 형성된 절연 층과;
상기 절연 층 상에 형성된 회로 패턴을 포함하며,
상기 회로 패턴은 상기 공동 상에 위치된 외부 단자들을 포함한다.
본 발명의 외부 단자는 절연 층의 상면에 직접 접촉되지 않고, 공동 상에 위치됨으로써, 종래 인쇄회로 기판의 외부 단자가 탄성 부재 등과 피로 누적 및 과도한 물리력에 의해 박리되는 불량의 발생을 억제할 수 있다.
이하에서는 첨부도면들을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능, 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 2는 본 발명의 바람직한 실시 예에 따른 인쇄회로 기판을 도시한 도면이고, 도 3은 도 2의 A-A'의 단면 일부를 도시한 도면이다. 도 2와 도 3을 참조하면, 본 실시 예에 따른 인쇄회로 기판(200)은 코어 층(core layer; 210)과, 상기 코어 층(210) 상에 위치되며 상기 코어 층(210) 상면의 일부가 노출되는 공동(221)을 구비한 절연 층(220)과, 상기 절연 층(220) 상에 형성된 회로 패턴들을 포함한다.
상기 코어 층(210)은 양 면에 도전 패턴들(211,212)이 형성될 수 있으며, 상기 절연 층의 회로 패턴들(231,232)과 관통 홈에 충진된 도전성 충진제 등에 의해 전기적으로 연결될 수 있다.
상기 절연 층(220) 상에 형성된 회로 패턴들(231,232)은 상기 공동(221) 상에 위치된 외부 단자(232)와, 상기 외부 단자(232)보다 낮은 높이의 내부 단자들(231)로 구성될 수 있다.
상기 외부 단자(232)는 범핑(Bumping)에 의해서 상기 내부 단자(231)보다 더 돌출되게 형성되므로, 타 측의 인쇄회로 기판들 또는 외부의 전자 기기와의 전기 접점 형성이 용이하다. 또한, 상기 공동(221)상에 형성된 내부 단자들(231a)은 도 4a 또는 도 4b에 도시된 바와 같이 상기 외부 단자(232)를 중심으로 원형의 나선 또는 사각의 나선을 형성함으로써 상기 외부 단자(232)에 상기 공동(221)과 함께 탄성을 제공할 수 있다.
상술한 범핑(Bumping)은 반도체 공정에서 전기적인 흐름이 원활하도록 전 공정 후의 웨이퍼(wafer) 상에 골드, 솔더, 니켈 등 도전성 물질의 돌기를 형성하는 방법이다. 특히 범핑은 금속 선에 의해 전기적으로 연결시키는 와이어 본딩(wire bonding) 과정을 대체하며 작은 부피 내에서 고집적이 요구되는 비메모리 반도체를 중심으로 적용이 확대되고 있다.
도 5a 내지 도 5g는 도 2에 도시된 인쇄회로 기판의 제조 단계별 단면을 도시한 도면들이다. 도 5a 내지 도 5g를 참조하면, 본 발명에 따른 인쇄회로 기판(200)은 코어 층(210)에 도전 패턴(211,212)을 형성하는 과정, 상기 도전 패턴(211)이 형성된 상기 코어 층(210) 상에 절연 층(220)을 형성하는 과정, 상기 절연 층(220)의 일 부를 식각해서 공동(221)을 형성하는 과정, 상기 공동(221)에 충진 부재(240)를 충진하는 과정, 상기 충진 부재(240)가 충진된 상기 절연 층(220) 상에 회로 패턴들(231)을 형성하고, 상기 충진 부재(240)를 제거하는 과정에 의해 제조될 수 있다.
도 5a는 상기 코어 층(210)에 도전 패턴(211,212)이 형성된 단면 상태를 도시한 도면으로서, 상기 코어 층(210)의 하부 및 상부에 형성된 각 도전 패턴들(211,212)은 상기 코어 층(210)을 관통하는 관통 홀(Via hole;201,202)에 의해 전기적으로 연결될 수 있다.
도 5b는 도 5a에 도시된 상기 코어 층(210)의 상부에 상기 절연 층(220)이 성장된 상태를 도면이고, 도 5c는 도 5b에 도시된 상기 절연 층(220)의 일부가 제거되어 공동(221)이 형성된 상태의 단면을 도시한 도면이다. 상기 공동(221)은 상기 코어 층(210)의 상면 일부를 외부 대기에 노출 시키며, 부분 선택 식각 등에 의해 형성될 수 있다.
도 5d는 도 5c에 도시된 상기 공동(221)에 충진 부재(240)가 충진된 단면 상태를 도시한 도면이다. 도 5e는 도 5d에 도시된 절연 층(220) 상에 회로 패턴들(231)이 형성된 단면을 도시한 도면이다.
도 5f는 도 5e에 도시된 내부 단자(231) 중에서 상기 충진 부재(240) 상에 위치된 내부 단자들(231) 중 적어도 하나에 범핑 등에 의해 돌출된 형태의 외부 단자(232)가 형성된 단면을 도시한 도면이다. 상기 충진 부재(240)가 충진된 상면에 형성된 내부 단자들(231)은 도 4a 또는 도 4b에 도시된 바와 같이 상기 외부 단자(232)를 중심으로 나선 형태로 형성될 수 있다.
도 5g는 도 5f의 상기 충진 부재(240)가 선택적으로 제거된 인쇄회로 기판의 단면을 도시한 도면이다.
도 6은 도 2에 도시된 인쇄회로 기판(200)을 실장하는 전자기기(300)를 도시한 도면이다. 도 6에 도시된 전자 기기(300)는 하우징(310,320)과, 상기 하우징(310,320) 내에 실장된 인쇄회로 기판(200)과, 영상 수단(330)을 포함한다.
상기 인쇄회로 기판(200)은 본 발명의 제1 실시 예와 동일한 형태로서, 상기 인쇄회로 기판(200)은 공동(221)을 구비한 절연 층(220)과, 상기 절연 층(220) 상에 형성된 내부 및 외부 단자(231,232)로 구성된 회로 패턴을 포함하며, 상기 외부 단자(232)는 상기 공동(221) 상에 상기 내부 단자(231)에 비해서 돌출된 형태로 형성된다.
상기 인쇄회로 기판(200)의 외부 단자는 적어도 하나 이상이 형성될 수 있으며, 상기 영상 수단(330)과의 전기적 연결 또는 상기 전자 기기(300)의 외부와 전 기적 연결을 위한 전기 접점으로써 또는 상기 하우징(310,320)의 전기적 접점 형성에 이용될 수 있다.
도 1은 종래 기술에 따른 인쇄회로 기판의 단면을 도시한 도면,
도 2는 본 발명의 제1 실시 예에 따른 인쇄회로 기판을 도시한 도면,
도 3은 도 2의 A-A'의 단면 일부를 도시한 도면,
도 4a와 도 4b는 도 2의 외부 단자의 실시 예의 평면을 도시한 도면,
도 5a 내지 도 5g는 도 2에 도시된 인쇄회로 기판의 제조 단계별 단면을 도시한 도면들,
도 6은 본 발명의 제2 실시 예로서 도 2에 도시된 인쇄회로 기판을 실장하는 전자 기기를 도시한 도면.

Claims (7)

  1. 인쇄회로 기판에 있어서,
    코어 층과;
    상기 코어 층 상에 위치되며 상기 코어 층 상면의 일부가 노출되는 공동을 구비한 절연 층과;
    상기 절연 층 상에 형성된 회로 패턴을 포함하며,
    상기 회로 패턴은 상기 공동 상에 위치된 적어도 하나의 외부 단자를 포함하며,
    상기 회로 패턴의 일부는 상기 외부 단자와 전기 접점을 형성하며, 상기 회로 패턴의 일부 및 상기 외부 단자는 탄성을 가질 수 있도록 상기 공동 상에 위치됨을 특징으로 하는 인쇄회로 기판.
  2. 제1 항에 있어서, 상기 회로 패턴은,
    상기 외부 단자보다 낮은 높이의 내부 단자들을 더 포함함을 특징으로 하는 인쇄회로 기판.
  3. 제2 항에 있어서,
    상기 외부 단자는 범핑에 의해서 상기 내부 단자보다 더 돌출되게 형성됨을 특징으로 하는 인쇄회로 기판.
  4. 인쇄회로 기판의 제조 방법에 있어서,
    코어 층 및 상기 코어 층 상에 도전 패턴을 형성하는 과정과;
    상기 코어 층 상에 절연 층을 형성하는 과정과;
    상기 절연 층의 일 부분을 제거해서 공동을 형성하는 과정과;
    상기 공동에 충진 부재를 충진하는 과정과;
    상기 충진 부재 및 절연 층 상에 내부 및 외부 단자들로 구성된 회로 패턴을 형성하는 과정과;
    상기 충진 부재를 제거하는 과정을 포함하며,
    상기 회로 패턴의 일부는 상기 외부 단자와 전기 접점을 형성하며, 상기 회로 패턴의 일부 및 상기 외부 단자는 탄성을 가질 수 있도록 상기 공동 상에 위치됨을 특징으로 하는 인쇄회로 기판의 제조 방법.
  5. 제4 항에 있어서,
    상기 외부 단자는 범핑에 의해 상기 내부 단자보다 돌출되게 형성됨을 특징으로 하는 인쇄회로 기판의 제조 방법.
  6. 전자 기기에 있어서,
    하우징과;
    상기 하우징 내에 실장되며 인쇄회로 기판을 포함하며,
    상기 인쇄회로 기판은 공동을 구비한 절연 층과 회로 패턴을 포함하며,
    상기 회로 패턴은 상기 절연 층 상에 형성된 내부 단자 및 상기 공동 상에 돌출된 외부 단자를 포함하며,
    상기 회로 패턴의 일부는 상기 외부 단자와 전기 접점을 형성하며, 상기 회로 패턴의 일부 및 상기 외부 단자는 탄성을 가질 수 있도록 상기 공동 상에 위치됨을 특징으로 하는 전자 기기.
  7. 제6 항에 있어서, 상기 전자 기기는,
    사용자에게 영상 정보를 제공하기 위한 영상 수단을 더 포함함을 특징으로 하는 전자 기기.
KR1020070080098A 2007-08-09 2007-08-09 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기 KR101391040B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070080098A KR101391040B1 (ko) 2007-08-09 2007-08-09 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기
US12/188,319 US8045331B2 (en) 2007-08-09 2008-08-08 Printed circuit board, method of fabricating the same, and electronic apparatus employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080098A KR101391040B1 (ko) 2007-08-09 2007-08-09 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기

Publications (2)

Publication Number Publication Date
KR20090015619A KR20090015619A (ko) 2009-02-12
KR101391040B1 true KR101391040B1 (ko) 2014-04-30

Family

ID=40346284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080098A KR101391040B1 (ko) 2007-08-09 2007-08-09 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기

Country Status (2)

Country Link
US (1) US8045331B2 (ko)
KR (1) KR101391040B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
JP7200969B2 (ja) * 2020-04-10 2023-01-10 株式会社デンソー 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237542A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 配線基板
JP2004006542A (ja) 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004288711A (ja) * 2003-03-19 2004-10-14 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
SG82590A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237542A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 配線基板
JP2004006542A (ja) 2002-05-31 2004-01-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004288711A (ja) * 2003-03-19 2004-10-14 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Also Published As

Publication number Publication date
US8045331B2 (en) 2011-10-25
US20090040704A1 (en) 2009-02-12
KR20090015619A (ko) 2009-02-12

Similar Documents

Publication Publication Date Title
JP4258432B2 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
WO2007125849A1 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
KR101582956B1 (ko) 반도체 테스트 소켓 및 그 제조방법
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
US8294042B2 (en) Connector and manufacturing method thereof
JP2007035400A (ja) 半導体デバイス用ソケット
JP2006294527A (ja) コネクタ及びその製造方法
KR101391040B1 (ko) 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기
US20060141667A1 (en) Bare die socket
JP2002270320A (ja) 半導体パッケージ用ソケット
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2001332321A (ja) 電気コネクタ及びその製造方法
JP2011165413A (ja) 電気コネクタ及びその製造方法
JP2000277885A (ja) 電気コネクタおよびその製造方法
JP6356354B2 (ja) 高周波モジュール
KR101735520B1 (ko) 탑 메탈 플레이트 범프를 포함하는 테스트 소켓 및 그 제조 방법
JP5488024B2 (ja) Ａｃアダプタ
JP2010524180A (ja) 微細ピッチ電気的インターコネクトアッセンブリ
JP2006013160A (ja) 配線回路基板および半導体装置
JP2002298950A (ja) 電気コネクタ
JP2003077562A (ja) 電気コネクタ及びその製造方法
JPH07221419A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee