DE102019108932B4 - Halbleitermodul und Verfahren zu seiner Herstellung - Google Patents

Halbleitermodul und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102019108932B4
DE102019108932B4 DE102019108932.8A DE102019108932A DE102019108932B4 DE 102019108932 B4 DE102019108932 B4 DE 102019108932B4 DE 102019108932 A DE102019108932 A DE 102019108932A DE 102019108932 B4 DE102019108932 B4 DE 102019108932B4
Authority
DE
Germany
Prior art keywords
metal body
semiconductor
semiconductor module
shaped metal
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019108932.8A
Other languages
English (en)
Other versions
DE102019108932A1 (de
Inventor
André Bastos Abibe
Martin Becker
David Benning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102019108932.8A priority Critical patent/DE102019108932B4/de
Priority to PCT/EP2020/058532 priority patent/WO2020201005A1/en
Publication of DE102019108932A1 publication Critical patent/DE102019108932A1/de
Application granted granted Critical
Publication of DE102019108932B4 publication Critical patent/DE102019108932B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Halbleitermodul (2), das einen geformten Metallkörper (20) aufweist, der an einer oberen Oberfläche eines Halbleiters (26) befestigt ist, wobei eine untere Oberfläche des Halbleiters (26) auf eine obere Schicht (8') eines Substrats (4) gesintert ist, wobei der geformte Metallkörper (20) eine obere Oberfläche (30) aufweist, die mit einer Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') versehen ist, die den Oberflächenbereich der Oberseite (30) vergrößert,dadurch gekennzeichnet, dass der geformte Metallkörper (20) mittels einer Sinterschicht (22) am Halbleiter (26) befestigt ist, wobei an dem geformten Metallkörper (20) eine oder mehrere Drahtbindungen oder Bandbindungen (18) befestigt sind.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleitermodulnach dem Oberbegriff des Anspruchs 1. Die Erfindung betrifft auch ein Verfahren zum Herstellen eines Halbleitermoduls.
  • Stand der Technik
  • Ein derartiges Halbleitermodul ist aus US 5 514 906 A bekannt. Hier ist eine Halbleiterschicht vorgesehen, die mit einer Haftoberfläche aus einem Metall versehen ist. Auf die Haftoberfläche sind wärmeleitende Elemente aufgebracht.
  • Moderne Leistungselektronik setzt die Festkörperelektronik zur Steuerung und Umwandlung von elektrischer Leistung mit Halbleiterschalteinrichtungen, wie Dioden, Thyristoren und Transistoren, ein. Im Gegensatz zu elektronischen Systemen, die zur Übertragung und Verarbeitung von Signalen und Daten ausgebildet sind, werden in der Leistungselektronik erhebliche Mengen an elektrischer Energie verarbeitet.
  • Immer mehr Anwendungen setzen auf Leistungselektronik-Technologien, um die Energieeffizienz, Zuverlässigkeit und Steuerung zu verbessern. Halbleiterkomponenten sind für Leistungshalbleiter unerlässlich, und da diese Komponenten empfindlich auf hohe Temperaturen reagieren, ist eine effektive Kühlung erforderlich, um Geräteausfälle durch thermisches Durchbrennen zu vermeiden.
  • Darüber hinaus hat die wachsende Nachfrage nach verbesserter Funktionalität, kleinerem Formfaktor, höherer Zuverlässigkeit und niedrigeren Kosten bei elektronischen Einrichtungen die Entwicklung von groß angelegten Integrationen und Miniaturisierungen eingeleitet. Diese Miniaturisierungen und großflächigen Integrationen wiederum sind für eine stetige Erhöhung der Verlustleistung durch die elektronischen Chips und andere Komponenten verantwortlich. Dementsprechend haben effektive Kühltechnologien die Aufmerksamkeit von Herstellern und Forschern auf sich gezogen.
  • Im Allgemeinen bildet Luftkühlung eine einfache, kostengünstige, effektive und zuverlässige Kühllösung. Allerdings ist mit der Zunahme der Wärmestromabfuhr die bisherige Luftkühlungstechnik möglicherweise nicht ausreichend.
  • DE 10 2016 117 841 A1 zeigt eine Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung. Eine elektrisch isolierende und wärmeleitende Schicht, die an ihrer Unterseite mit einer ersten elektrisch leitfähigen Schicht bedeckt ist, ist über Abstandshalterkörper an Halbleiterchips befestigt. Die elektrisch leitfähige Schicht kann Mikrostrukturen aufweisen.
  • US 2002/0047187 Alzeigt eine Halbleitereinrichtung, bei der ein Halbleiterchip mit einem geformten Metallkörper aus Kupfer verbunden ist. Der geformte Metallkörper hat Vertiefungen in seiner Oberfläche. Der geformte Metallkörper ist über eine Silberplattierung und eine leitfähige Paste mit dem Halbleiterchip verbunden.
  • US 2004/0135237 A1 zeigt ein weiteres Halbleitermodul mit einem Halbleiterelement, auf dessen Oberfläche ein stromleitendes Material aufgebracht ist und zwar durch Bonden. Das stromleitende Material ist mit einer Oberflächenstruktur versehen.
  • JP 2013-008748 A zeigt ein weiteres Halbleitermodul mit einem Halbleiter, der als IGBT ausgebildet ist. Eine Metallplatte ist mit dem Halbleiter verlötet.
  • US 2008/0246130 A1 zeigt ein weiteres Halbleitermodul mit einem Halbleiter, an dessen oberer Elektrode eine Befestigungsschicht angeordnet ist, die aus Lot oder einem gut leitfähigen Epoxidmaterial gebildet sein kann. Die Befestigungsschicht wiederum ist mit einem elektrisch leitfähigen Clip verbunden.
  • Es ist eine Aufgabe, ein Halbleitermodul bereitzustellen, das eine verbesserte, effektive und zuverlässige Luftkühlungslösung ermöglicht.
  • Zusammenfassung der Erfindung
  • Die Aufgabe der vorliegenden Erfindung kann durch ein in Anspruch 1 definiertes Halbleitermodul und durch ein in Anspruch 11 definiertes Verfahren gelöst werden. Bevorzugte Ausführungsformen sind in den abhängigen Unteransprüchen definiert, in der nachfolgenden Beschreibung erläutert und in den beigefügten Zeichnungen dargestellt.
  • Das Halbleitermodul nach der Erfindung ist ein Halbleitermodul, das einen geformten Metallkörper aufweist, der an einer oberen Fläche eines Halbleiters mit einer unteren Fläche befestigt ist, die auf einer anderen Oberfläche eines Substrats gesintert ist, wobei der geformte Metallkörper eine obere Oberfläche aufweist, die mit einer Oberflächenstrukturierung versehen ist, die den Oberflächenbereich der oberen Oberfläche vergrößert.
  • Hiermit ist es möglich, ein Halbleitermodul bereitzustellen, das eine verbesserte, effektive und zuverlässige Kühllösung ermöglicht. Dementsprechend ist es möglich, die volumetrische Leistungsdichte zu erhöhen.
  • Die Oberflächenstrukturierung kann von jeder geeigneten Art sein, solange sie den Oberflächenbereich der Oberseite vergrößert. Der vergrößerte Oberflächenbereich der Oberseite erhöht die Kühlleistung der Oberseite. Dementsprechend ist es von Vorteil, eine Oberflächenstruktur zu haben, die den Oberflächenbereich der Oberseite um ein großes Maß vergrößert.
  • Es werden eine oder mehrere Drahtbindungen oder Bandbindungen an dem geformten Metallkörper befestigt. Auf diese Weise ist es möglich, den Oberflächenbereich des geformten Metallkörpers zu vergrößern und damit die Kühlleistung mit einfachen Mitteln zu erhöhen.
  • In einer Ausführungsform vergrößert die Oberflächenstrukturierung den Oberflächenbereich des Abschnitts der Oberseite, an dem die Oberflächenstrukturierung vorgesehen ist, um mindestens 10 %.
  • In einer Ausführungsform vergrößert die Oberflächenstrukturierung den Oberflächenbereich des Abschnitts der Oberseite, an dem die Oberflächenstrukturierung vorgesehen ist, um mindestens 25 %.
  • In einer Ausführungsform vergrößert die Oberflächenstrukturierung den Oberflächenbereich des Abschnitts der Oberseite, an dem die Oberflächenstrukturierung vorgesehen ist, um mindestens 40 %.
  • In einer Ausführungsform vergrößert die Oberflächenstrukturierung den Oberflächenbereich des Abschnitts der Oberseite, an dem die Oberflächenstrukturierung vorgesehen ist, um mindestens 50 %.
  • In einer Ausführungsform vergrößert die Oberflächenstrukturierung den Oberflächenbereich des Abschnitts der Oberseite, an dem die Oberflächenstrukturierung vorgesehen ist, um mehr als 50 %.
  • In einer Ausführungsform kann das Halbleitermodul ein Leistungsmodul für Automobil-, Solar-, Wind- oder Industrieanwendungen sein.
  • Der geformte Metallkörper kann ein plattenförmiger Metallkörper sein. In einer Ausführungsform ist der geformte Metallkörper aus Kupfer gebildet.
  • In einer Ausführungsform ist der geformte Metallkörper eine Kupferfolie.
  • In einer bevorzugten Ausführungsform ist das Halbleitermodul ein Leistungsmodul.
  • In einer Ausführungsform ist der geformte Metallkörper an einer oberen Oberfläche des Halbleiters befestigt, wobei der Halbleiter eine untere Oberfläche hat, die auf eine obere Schicht des Substrats gesintert ist.
  • In einer Ausführungsform weist das Halbleitermodul eine Verkapselung auf, die mit der Oberflächenstrukturierung in thermischen Kontakt gebracht ist, wobei die Verkapselung mindestens einen Teil der Oberflächenstrukturierung abdeckt und elektrisch isolierend und wärmeleitend ist.
  • Durch die Anwendung einer wärmeleitenden Verkapselung ist es möglich, den Wärmeübertragungskoeffizienten der die Oberflächenstrukturierung bedeckenden Medien (Verkapselung) zu erhöhen und damit die Kühlleistung der Oberflächenstrukturierung zu erhöhen. Dementsprechend ist es vorteilhaft, eine Verkapselung mit einer Wärmeleitfähigkeit anzuwenden, die höher ist als ein vordefinierter Wert, wie beispielsweise mehr als 0,1 W/mK.
  • In einer Ausführungsform weist die elektrisch isolierende und wärmeleitende Verkapselung eine Wärmeleitfähigkeit im Bereich von 0,1 bis 15 W/mK auf.
  • In einer Ausführungsform weist die elektrisch isolierende und wärmeleitende Verkapselung eine Wärmeleitfähigkeit im Bereich von 0,15-10 W/mK auf.
  • In einer Ausführungsform ist die elektrisch isolierende und wärmeleitfähige Verkapselung aus Epoxid, vorzugsweise Epoxid mit einer Wärmeleitfähigkeit im Bereich von 1 bis 10 W/mK, gebildet.
  • In einer Ausführungsform ist die elektrisch isolierende und wärmeleitende Verkapselung aus Silikon, vorzugsweise Silikon mit einer Wärmeleitfähigkeit im Bereich von 0,17 W/mK bis 3 W/mK, gebildet.
  • In einer Ausführungsform ist die elektrisch isolierende und wärmeleitende Verkapselung aus Zement, vorzugsweise Zement mit einer Wärmeleitfähigkeit im Bereich von 2-10 W/mK, gebildet.
  • In einer Ausführungsform ist die elektrisch isolierende und wärmeleitende Verkapselung ein zementkeramisches Verkapselungsmaterial, das eine Kalziumaluminiumzementmatrix aufweist. In einer Ausführungsform kann das zementkeramische Verkapselungsmaterial Aluminiumoxidfüllstoffe umfassen.
  • In einer Ausführungsform bedeckt die Verkapselung die gesamte Oberflächenstrukturierung. Hierdurch ist es möglich, die Kühlleistung der Oberflächenstrukturierung auf ein sehr hohes Niveau zu erhöhen.
  • In einer Ausführungsform liegt die Wärmeleitfähigkeit der Verkapselung im Bereich von 0,17-10 W/mK.
  • In einer Ausführungsform weist die Verkapselung eine Spannungsfestigkeit von mindestens 10 kV/mm auf.
  • Es kann von Vorteil sein, dass die Höhe der Verkapselung mehr als doppelt so groß ist wie die Höhe der Oberflächenstrukturierung.
  • In einer Ausführungsform ist die Höhe der Verkapselung mehr als viermal größer als die Höhe der Oberflächenstrukturierung. Hierdurch ist es möglich, einen Halbleiter bereitzustellen, wobei die Kühlleistung der Oberflächenstrukturierung erhöht wird.
  • In einer Ausführungsform sind eine oder mehrere Drahtbindungen oder Bandbindungen elektrisch mit einer Struktur verbunden, die von der oberen Schicht des Substrats elektrisch isoliert ist. Somit werden die Drahtbindungen oder Bandbindungen als Verbinder verwendet, die eine elektrische Verbindung bereitstellen. Der Einsatz von Drahtbindungen oder Bandbindungen mit großem Querschnitt ermöglicht es, den elektrischen Widerstand und damit die Wärmeentwicklung zu vermindern.
  • In einer Ausführungsform umfasst die Oberflächenstrukturierung Drähte oder Bänder, die an der Oberseite des geformten Metallkörpers befestigt sind. Diese Art der Oberflächenstrukturierung kann mit derselben Bindemaschine erfolgen, die auch für andere Bindungen im Modul verwendet wird, so dass keine zusätzlichen Schritte oder Werkzeuge in dem Herstellungsprozess erforderlich sind, was zu einem effizienten und kostengünstigen Mittel zur Bereitstellung einer effektiven Kühlung führt. Darüber hinaus ist es möglich, einen sehr großen Oberflächenbereich der Oberflächenstrukturierung bereitzustellen.
  • In einer Ausführungsform umfasst die Oberflächenstrukturierung eine Vielzahl von Strukturen, die durch ein Laserstrukturierungsverfahren hergestellt werden, das auf die Oberseite des geformten Metallkörpers angewendet wird. Hierdurch ist es möglich, die Oberflächenstruktur ohne zusätzliche Strukturen zu vergrößern.
  • Es kann von Vorteil sein, dass es sich bei den durch den Laserstrukturierungsprozess erzeugten Strukturen um vorstehende Strukturen und/oder nutförmige Strukturen handelt.
  • In einer Ausführungsform ist der Laserstrukturierungsprozess mit einem anderen Oberflächenstrukturierungsprozess kombiniert. So ist es möglich, den Oberflächenbereich der Oberseite des geformten Metallkörpers noch weiter zu vergrößern.
  • In einer Ausführungsform weist die Oberflächenstrukturierung Strukturen auf, die durch einen Prägeprozess hergestellt sind, der auf die Oberseite des geformten Metallkörpers angewendet wird. Hierdurch ist es möglich, vorstehende Strukturen und Nutstrukturen abwechselnd anzuordnen.
  • Es kann von Vorteil sein, dass die Oberflächenstrukturierung vorstehende Stifte aufweist, die an der Oberseite des geformten Metallkörpers befestigt sind. Die Stifte können einen zylindrischen Abschnitt aufweisen. Die vorstehenden Stifte können einen konischen Abschnitt aufweisen, beispielsweise einen spitzen distalen Abschnitt.
  • In einer Ausführungsform weist die Oberflächenstrukturierung vorstehende Stifte auf, die an der Oberseite des geformten Metallkörpers befestigt sind, wobei sich die vorstehenden Stifte im Wesentlichen senkrecht zu der Oberseite des geformten Metallkörpers erstrecken.
  • Es kann vorteilhaft sein, dass der geformte Metallkörper einen seitlichen Abschnitt ohne Oberflächenstrukturierung aufweist. Hierdurch ist es möglich, eine gute elektrische Verbindung (mit einer großen Kontaktfläche) zwischen einem Stecker (z.B. einer Drahtbindung) und dem geformtem Metallkörper im seitlichen Abschnitt herzustellen.
  • In einer Ausführungsform weist der geformte Metallkörper einen mittleren Abschnitt ohne Oberflächenstrukturierung auf. Hierdurch ist es möglich, eine gute elektrische Verbindung zwischen einem Verbinder, wie beispielsweise eine Drahtbindung, und dem geformten Metallkörper im mittleren Abschnitt herzustellen.
  • Es kann von Vorteil sein, dass das Substrat auf einer Grundplatte befestigt ist, vorzugsweise durch einen Sinterprozess. Dadurch kann eine feste Verbindung zwischen dem Substrat und der Grundplatte bereitgestellt werden.
  • In einer Ausführungsform ist der geformte Metallkörper auf die Oberseite des Halbleiters gesintert. Dementsprechend ist es möglich, eine starke und zuverlässige Verbindung zwischen dem geformten Metallkörper und dem Halbleiter bereitzustellen.
  • In einer Ausführungsform ist das Substrat ein direkt gebundenes Kupfersubstrat (DBC). Hierdurch ist es möglich, eine sehr gute Wärmeleitfähigkeit zu erreichen. Die Verwendung anderer Substrate ist ebenfalls möglich, wie beispielsweise keramische (oder keramisch-metallische) Substrate im Allgemeinen und/oder aktiv metallgelötete (AMB) Substrate.
  • Das Verfahren nach der Erfindung ist ein Verfahren zum Herstellen eines Halbleitermoduls, wobei das Verfahren die Schritte aufweist:
    1. a) Platzieren eines geformten Metallkörpers auf einer Oberseite eines Halbleiters;
    2. b) Platzieren des Halbleiters auf einem Substrat;
    3. c) Befestigen des geformten Metallkörpers auf der Oberseite des Halbleiters und Befestigen des Halbleiters auf der Oberseite des Substrats,
    wobei das Verfahren den Schritt umfasst, der Oberseite des geformten Metallkörpers eine Oberflächenstruktur zu verleihen, die den Oberflächenbereich der Oberseite vergrößert.
  • Hierdurch ist es möglich, ein Haltleitermodul mit einer hohen volumetrischen Leistungsdichte herzustellen wegen der verbesserten Kühleigenschaften, die durch den vergrößerten Oberflächenbereich verursacht werden.
  • In einer Ausführungsform weist das Verfahren den Schritt des Verbindens des geformten Metallkörpers und einer zusätzlichen Komponente unter Verwendung von Drahtbindungen oder Bandbindungen auf.
  • In einer Ausführungsform wird der geformte Metallkörper vor dem Befestigen des geformten Metallkörper an der Oberseite des Halbleiters mit den gestanzten Strukturen versehen.
  • In einer Ausführungsform wird der geformte Metallkörper vor oder nach dem Befestigen des geformten Metallkörpers an der Oberseite des Halbleiters mit gelaserten Strukturen versehen. Hierdurch ist es möglich, den Oberflächenbereich der Oberseite zu vergrößern, ohne dem geformten Metallkörper Strukturen hinzuzufügen.
  • Es kann von Vorteil sein, dass der geformte Metallkörper auf der Oberseite des Halbleiters durch ein Sinterverfahren befestigt wird.
  • In einer Ausführungsform wird der Halbleiter auf der Oberseite des Substrats durch einen Sinterprozess befestigt.
  • Es kann von Vorteil sein, dass das Substrat ein DBC-Substrat ist.
  • Figurenliste
  • Die Erfindung wird durch die nachfolgende detaillierte Beschreibung besser verstanden. Die beigefügten Zeichnungen dienen nur der Veranschaulichung und sind daher nicht einschränkend für die vorliegende Erfindung. In beigefügten Zeichnungen:
    • 1A zeigt einen Querschnitt durch ein Halbleitermodul nach dem Stand der Technik.
    • 1B zeigt eine Nahansicht des in 1A dargestellten Halbleitermoduls nach dem Stand der Technik.
    • 2A zeigt eine Querschnittsansicht eines Halbleitermoduls nach der Erfindung,
    • 2B zeigt eine Querschnittsansicht eines Teils eines Halbleitermoduls nach der Erfindung,
    • 2C zeigt eine Querschnittsansicht eines Teils eines anderen Halbleitermoduls nach der Erfindung,
    • 2D zeigt eine Querschnittsansicht eines Teils eines weiteren Halbleitermoduls nach der Erfindung,
    • 2E zeigt eine Draufsicht auf das in 2C gezeigte Halbleitermodul,
    • 2F zeigte eine Draufsicht auf das in 2D dargestellte Halbleitermodul,
    • 3A zeigt eine Draufsicht auf einen geformten Metallkörper, der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung versehen ist,
    • 3B zeigt eine Draufsicht auf einen weiteren geformten Metallkörper, der eine Oberfläche aufweist, die mit einer Oberflächenstrukturierung versehen ist,
    • 3C zeigt eine Nahansicht der Oberflächenstrukturierung, die in 3B dargestellt ist.
    • 3D zeigt eine Querschnittsansicht eines geformten Metallkörpers, der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung nach der Erfindung versehen ist,
    • 3E zeigt eine Querschnittsansicht eines weiteren geformten Metallkörpers, der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung nach der Erfindung versehen ist,
    • 4A zeigt eine Querschnittsansicht eines geformten Metallkörpers, der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung nach der Erfindung versehen ist,
    • 4B zeigt eine Nahansicht einer Querschnittsansicht eines geformten Metallkörpers mit einer Oberseite, die mit einer Oberflächenstrukturierung nach der Erfindung versehen ist, und
    • 4C zeigt den in 4B dargestellten geformten Metallkörper in einer Ausbildung, in der eine Verkapselung die Oberflächenstrukturierung abdeckt.
  • Detaillierte Beschreibung der Erfindung
  • Unter Bezugnahme auf die Zeichnung im Einzelnen zum Zweck der Erläuterung von bevorzugten Ausführungsformen der vorliegenden Erfindung ist in 2A ein Halbleitermodul 2 der vorliegenden Erfindung dargestellt.
  • 2A ist eine schematische Seitenansicht eines Halbleitermoduls 2 nach der Erfindung. Das Halbleitermodul 2 weist einen geformten Metallkörper 20 auf, der an einer oberen Oberfläche eines Halbleiters 26 mit einer unteren Oberfläche befestigt ist, die auf eine obere Schicht 8' eines Substrats 4 gesintert ist. Der geformte Metallkörper 20 weist eine Oberseite auf, die mit einer Oberflächenstrukturierung 32 versehen ist. Hierdurch vergrößert die Oberflächenstrukturierung 32 den Oberflächenbereich der Oberseite.
  • Das Halbleitermodul 2 weist eine Grundplatte 6 auf. Auf der Oberseite der Grundplatte 6 ist eine Sinterschicht 12 vorgesehen, um (während eines Sinterprozesses) eine Kupferschicht 8 daran anzubringen. Es sind auch andere Befestigungsmöglichkeiten der Kupferschicht 8 auf der Grundplatte möglich, wie z.B. die Verwendung von Lot. Die Kupferschicht 8 bildet den unteren Teil eines direkt gebundenen Kupfer (DBC)-Substrats 4. Das DCB-Substrat 4 weist ein Keramiksubstrat 10 auf, das zwischen der unteren Kupferschicht 8 und einer oberen Kupferschicht 8' angeordnet ist. Ein separat leitender Abschnitt 16 der oberen Kupferschicht ist hier ebenfalls gezeigt, der mit dem oberen Abschnitt des Keramiksubstrats 10 verbunden ist. Dies kann einen separaten Abschnitt des elektrischen Schaltungsmusters auf der Oberseite des DBC bilden.
  • Auf dem Halbleiter 26 (aus Silicium oder Siliciumcarbid) ist ein geformter Metallkörper 20 befestigt. Der Halbleiter 26 ist mittels einer Sinterschicht 28 an der oberen Kupferschicht 8' befestigt. Die Oberflächenstrukturierung 32 ist an einem geformten Metallkörper 20 befestigt, der mittels einer Sinterschicht 22 am Halbleiter 26 befestigt ist.
  • Eine Drahtbindung 18 ist elektrisch mit dem geformten Metallkörper 20 und dem leitenden Abschnitt 16 verbunden. Das Halbleitermodul 2 weist eine Verkapselung 34 auf, die mit der Oberflächenstrukturierung 32 in thermischen Kontakt gebracht ist. Die Verkapselung 34 deckt die gesamte Oberflächenstrukturierung 32 ab und ist elektrisch isolierend und wärmeleitend. Man kann erkennen, dass die Höhe H2 der Verkapselung 34 größer ist als die Höhe H1 der Oberflächenstrukturierung 32.
  • In einer Ausführungsform ist der geformte Metallkörper 20 eine Kupferfolie. In einer Ausführungsform kann die Drahtbindung durch eine Bandbindung (z.B. aus Kupfer) ersetzt werden.
  • 2B veranschaulicht eine Querschnittsansicht eines Abschnitts eines Halbleitermoduls gemäß der Erfindung, die einen geformten Metallkörper 20, der mit einer Oberflächenstrukturierung 32' versehen ist, aufweist. Die Oberflächenstrukturierung 32' ist an einem geformten Metallkörper 20 und einem Chip 30 befestigt. Die Oberflächenstrukturierung 32 ist aus Drahtbindungen gebildet. Die Oberflächenstrukturierung 32 weist mittleren Abschnitt auf, der an dem geformten Metallkörper 20 befestigt ist, und seitliche Abschnitte, die von diesem vorstehen. Dementsprechend wird die Oberfläche und damit die Kühlleistung des geformten Metallkörpers 20 vergrößert. Die Oberflächenstrukturierung 32' kann am geformten Metallkörper 20 mit der gleichen Technik wie bei der Befestigung einer Drahtbindung 18 befestigt werden. Es ist zu erkennen, dass die Oberflächenstrukturierung 32' eine Vielzahl von Elementen aus Drahtbindungen aufweist. Diese Elemente sind voneinander beabstandet.
  • 2C veranschaulicht eine Querschnittsansicht eines Abschnitts eines weiteren Halbleitermoduls gemäß der Erfindung, während 2E eine Draufsicht auf das in 2C dargestellte Halbleitermodul in einer Konfiguration veranschaulicht, bei der keine Drahtbindung an dem geformten Metallkörper 20 befestigt ist. Der geformte Metallkörper 20 ist mit einer Oberflächenstrukturierung 32" versehen, die durch eine Vielzahl von Stiften gebildet ist, die aus dem unteren Abschnitt des geformten Metallkörpers 20 herausragen. Der geformte Metallkörper 20 umfasst einen mittleren Abschnitt 36 ohne Oberflächenstrukturierung. Der mittlere Abschnitt 36 ist rechteckig, kann aber auch unterschiedlich geformt sein. In 2C ist am mittleren Abschnitt 36 eine Drahtbindung 18 befestigt.
  • 2D veranschaulicht eine Querschnittsansicht eines Abschnitts eines Halbleitermoduls nach der Erfindung, während 2F eine Draufsicht auf das in 2D dargestellte Halbleitermodul in einer Konfiguration veranschaulicht, bei der keine Drahtbindung 18 an dem geformten Metallkörper 20 befestigt ist.
  • Der geformte Metallkörper 20 ist mit einer Oberflächenstrukturierung 32" versehen, die eine Vielzahl von Stiften aufweist, die aus dem unteren Abschnitt des geformten Metallkörpers 20 herausragen. Der geformte Metallkörper 20 weist einen seitlichen Abschnitt 38 ohne Oberflächenstrukturierung auf. Der seitliche Abschnitt 38 erstreckt sich entlang des Umfangs des geformten Metallkörpers 20. In 2D ist eine Drahtbindung 18 am seitlichen Abschnitt 38 befestigt.
  • 1A veranschaulicht eine Querschnittsansicht eines Halbleitermoduls 102 nach dem Stand der Technik. Das Halbleitermodul 102 weist eine Wärmesenke 14 auf, die an der Unterseite einer Grundplatte 6 befestigt ist. Das Halbleitermodul nach dem Stand der Technik weist einen Metallkörper 20 auf, der an einer Oberseite eines Halbleiters 26 mit einer unteren Oberfläche befestigt ist, die auf einer oberen Schicht 8' eines Substrats 4 gesintert ist. Die Oberseite des Metallkörpers 20 ist nicht mit irgendeiner Oberflächenstrukturierung versehen.
  • Auf der Oberseite der Grundplatte 6 ist eine Sinterschicht 12 vorgesehen, um eine Kupferschicht daran zu befestigen. Andere Mittel zum Befestigen der Kupferschicht 8 an der Grundplatte 6 sind ebenfalls bekannt, wie z.B. die Verwendung von Lot. Die Kupferschicht 8 bildet den unteren Teil eines DBC-Substrats 4, das ein Keramiksubstrat 10 aufweist, das zwischen der unteren Kupferschicht 8 und einer oberen Kupferschicht 8' angeordnet ist. Ein leitender Abschnitt 16 ist am oberen Abschnitt des keramischen Substrats 10 in einem Abstand von der oberen Kupferschicht 8' befestigt.
  • Der Halbleiter 26 ist an der oberen Kupferschicht 8' mit Hilfe einer Sinterschicht 28 befestigt. Die Oberflächenstrukturierung 32 ist an einem geformten Metallkörper 20 befestigt, der mittels einer Sinterschicht 22 am Halbleiter 26 befestigt ist.
  • 1B veranschaulicht eine Nahansicht des in 1A dargestellten Halbleitermoduls nach dem Stand der Technik.
  • 3A veranschaulicht eine Draufsicht eines geformten Metallkörpers 20 mit einer Oberseite, die mit einer Oberflächenstrukturierung 32''' versehen ist. Die Oberflächenstrukturierung 32''' ist durch ein Prägeverfahren gebildet, das auf die Oberseite des geformten Metallkörpers 20 angewendet wird. Obwohl es nicht dargestellt ist, ist es möglich, sowohl vorstehende Elemente als auch Nutelemente vorzusehen. In einer bevorzugten Ausführungsform sind in der Oberseite des geformten Metallkörpers 20 vorstehende Strukturen und Nutstrukturen abwechselnd angeordnet.
  • Der geformte Metallkörper 20 weist einen seitlichen Abschnitt 38 ohne Oberflächenstrukturierung auf. Hierdurch ist es möglich, eine gute elektrische Verbindung (mit einer großen Kontaktfläche) zwischen einem Verbinder (z.B. einer Drahtbindung) und dem geformten Metallkörper 20 im seitlichen Abschnitt 38 herzustellen. Der seitliche Abschnitt ist auf der rechten Seite des geformten Metallkörpers 20 vorgesehen.
  • 3B veranschaulicht eine Draufsicht auf einen geformten Metallkörper 20 mit einer Oberseite, die mit einer Oberflächenstrukturierung 32'''' versehen ist. Die Oberflächenstrukturierung weist vorstehende Stifte auf, die an der Oberseite des geformten Metallkörpers 20 befestigt sind. Die vorstehenden Stifte haben im Wesentlichen einen zylindrischen Körperabschnitt und einen konischen distalen Abschnitt.
  • Der geformte Metallkörper 20 weist einen seitlichen Abschnitt 38 ohne Oberflächenstrukturierung auf. Der seitliche Abschnitt 38 erstreckt sich entlang des Umfangs des geformten Metallkörpers 20.
  • 3C veranschaulicht eine Nahansicht der in 3B dargestellten Oberflächenstrukturierung 32''''. Man kann erkennen, dass die Stifte gleichmäßig verteilt und als konvexe Körper ausgebildet sind, die von dem geformten Metallkörper vorstehen.
  • 3D veranschaulicht eine Querschnittsansicht eines geformten Metallkörpers 20', der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung 32'''' versehen ist, die durch eine Vielzahl von Stiften gebildet ist, die von dem unteren Abschnitt des geformten Metallkörpers 20 vorstehen. Der geformte Metallkörper 20 weist einen mittleren Abschnitt auf, in dem keine Oberflächenstrukturierung vorgesehen ist. Eine Drahtbindung ist an dem mittleren Abschnitt befestigt. Hierdurch wird erreicht, dass eine große Kontaktfläche zwischen der Drahtbindung 18 und dem mittleren Abschnitt des geformten Metallkörpers 20 vorgesehen ist.
  • 3E veranschaulicht eine Querschnittsansicht eines geformten Metallkörpers 20 mit einer Oberseite, die mit einer Oberflächenstrukturierung 32'''' nach der Erfindung versehen ist. Der geformte Metallkörper 20 ist mit einer Oberflächenstrukturierung 32'''' versehen, die durch eine Vielzahl von Stiften gebildet ist, die von dem unteren Abschnitt des geformten Metallkörpers 20 vorstehen. Der geformte Metallkörper 20 weist einen seitlichen Abschnitt auf, in dem keine Oberflächenstrukturierung vorgesehen ist. Eine Drahtbindung 18 ist an dem seitlichen Abschnitt befestigt. Hierdurch wird eine große Kontaktfläche zwischen der Drahtbindung 18 und dem seitlichen Abschnitt des geformten Metallkörpers 20 vorgesehen.
  • 4A veranschaulicht eine Querschnittsansicht eines geformten Metallkörpers 20, der eine Oberseite aufweist, die mit einer Oberflächenstrukturierung 32'''' gemäß der Erfindung versehen ist. Der geformte Metallkörper 20 ist mit einer Oberflächenstrukturierung 32'''' versehen, die durch eine Vielzahl von Stiften gebildet ist, die von dem unteren Abschnitt des geformten Metallkörpers 20 vorstehen. Die Oberflächenstrukturierung 32'''' ist an der gesamten Oberseite des geformten Metallkörpers 20 vorgesehen.
  • Dementsprechend ist eine Drahtbindung 18, die an einem Abschnitt des geformten Metallkörpers 20 befestigt ist, an der Oberflächenstrukturierung 32'''' befestigt.
  • 4B veranschaulicht eine Nahansicht eines geformten Metallkörpers 20, der mit einer Oberflächenstrukturierung 32' nach der Erfindung versehen ist. Die Oberflächenstrukturierung 32' ist durch eine Vielzahl von Drahtbindungen gebildet, die jeweils an beiden Enden an der Oberseite des geformten Metallkörpers 20 befestigt sind. Jede Drahtbindung ist im Wesentlichen U-förmig und ragt von der Oberseite des geformten Metallkörpers 20 hervor. Die Drahtbindungen erstrecken sich im Wesentlichen senkrecht zu der Oberseite des geformten Metallkörpers 20.
  • 4C veranschaulicht den in 4B dargestellten geformten Metallkörper 20 in einer Konfiguration, bei der eine Verkapselung 34 die Oberflächenstrukturierung 32' abdeckt. Der Wärmestrom 42 wird durch wellenförmige Pfeile angezeigt. Es ist zu erkennen, dass der Wärmestrom 42 von der gesamten äußeren Oberfläche der Verkapselung 34 ausgeht.
  • Die Verkapselung 34 umschließt die Oberflächenstrukturierung 32 und den Abschnitt der Oberseite des geformten Metallkörpers 20, an dem die Drahtbindungen befestigt sind, vollständig.

Claims (12)

  1. Halbleitermodul (2), das einen geformten Metallkörper (20) aufweist, der an einer oberen Oberfläche eines Halbleiters (26) befestigt ist, wobei eine untere Oberfläche des Halbleiters (26) auf eine obere Schicht (8') eines Substrats (4) gesintert ist, wobei der geformte Metallkörper (20) eine obere Oberfläche (30) aufweist, die mit einer Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') versehen ist, die den Oberflächenbereich der Oberseite (30) vergrößert, dadurch gekennzeichnet, dass der geformte Metallkörper (20) mittels einer Sinterschicht (22) am Halbleiter (26) befestigt ist, wobei an dem geformten Metallkörper (20) eine oder mehrere Drahtbindungen oder Bandbindungen (18) befestigt sind.
  2. Halbleitermodul (2) nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitermodul (2) eine Verkapselung (34) aufweist, die mit der Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') in thermischen Kontakt gebracht ist, wobei die Verkapselung (34) zumindest einen Teil der Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') abdeckt und elektrisch isolierend und wärmeleitend ist.
  3. Halbleitermodul (2) nach Anspruch 2, dadurch gekennzeichnet, dass die Verkapselung (34) eine Wärmeleitfähigkeit im Bereich von 0,17-10W/mK aufweist.
  4. Halbleitermodul (2) nach einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, dass die Verkapselung eine Spannungsfestigkeit von mindestens 10 kV/mm aufweist.
  5. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') Drähte (32') oder Bänder aufweist, die an der Oberseite (30) des geformten Metallkörpers (20) befestigt sind.
  6. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenstrukturierung (32, 32', 32", 32"', 32"", 32''''') eine Vielzahl von Strukturen (32") aufweist, die durch ein Laserstrukturierungsverfahren gebildet sind, das auf die Oberseite (30) des geformten Metallkörpers (20) aufgebracht ist.
  7. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') Strukturen (32''') aufweist, die durch ein Prägeverfahren gebildet sind, das auf die Oberseite (30) des geformten Metallkörpers (20) aufgebracht ist.
  8. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') vorstehende Stifte (32''''') aufweist, die an der Oberseite (30) des geformten Metallkörpers (20) befestigt sind.
  9. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der geformte Metallkörper (20) einen seitlichen Abschnitt (38) ohne Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32'''') aufweist.
  10. Halbleitermodul (2) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der geformte Metallkörper (20) einen mittleren Abschnitt (36) ohne Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32''''') aufweist.
  11. Verfahren zur Herstellung eines Halbleitermoduls (2), wobei das Verfahren den Schritt aufweist von: a) Platzieren eines geformten Metallkörpers (20) auf einer Oberseite eines Halbleiters (26), b) Platzieren des Halbleiters (26) auf einem Substrat (4), c) Befestigen des geformten Metallkörpers (20) auf der Oberseite des Halbleiters (26) und Befestigen des Halbleiters (26) auf der Oberseite (8') des Substrats (4), d) Versehen der Oberseite (30) des geformten Metallkörpers (20) mit einer Oberflächenstrukturierung (32, 32', 32'', 32''', 32'''', 32'''''), die den Oberflächenbereich der Oberseite (30) vergrößert, dadurch gekennzeichnet, dass das Verfahren den Schritt aufweist, Befestigen des geformten Metallkörpers (20) mittels einer Sinterschicht (22) am Halbleiter (26), wobei das Verfahren den Schritt des Verbindens des geformten Metallkörpers (20) und einer zusätzlichen Komponente (16) unter Verwendung von Drahtbindungen oder Bandbindungen (18) aufweist.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der geformte Metallkörper (20) mit geprägten Strukturen (32''') versehen wird, bevor der geformte Metallkörper (20) an der Oberseite des Halbleiters (26) befestigt wird.
DE102019108932.8A 2019-04-05 2019-04-05 Halbleitermodul und Verfahren zu seiner Herstellung Active DE102019108932B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019108932.8A DE102019108932B4 (de) 2019-04-05 2019-04-05 Halbleitermodul und Verfahren zu seiner Herstellung
PCT/EP2020/058532 WO2020201005A1 (en) 2019-04-05 2020-03-26 Semiconductor module and method for manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019108932.8A DE102019108932B4 (de) 2019-04-05 2019-04-05 Halbleitermodul und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102019108932A1 DE102019108932A1 (de) 2020-10-08
DE102019108932B4 true DE102019108932B4 (de) 2022-04-21

Family

ID=70050118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019108932.8A Active DE102019108932B4 (de) 2019-04-05 2019-04-05 Halbleitermodul und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE102019108932B4 (de)
WO (1) WO2020201005A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514906A (en) 1993-11-10 1996-05-07 Fujitsu Limited Apparatus for cooling semiconductor chips in multichip modules
US20020047187A1 (en) 2000-08-31 2002-04-25 Nec Corporation Semiconductor device
US20040135237A1 (en) 2001-04-18 2004-07-15 Norihide Funato Semiconductor device and method of manufacturing the same
US20080246130A1 (en) 2004-12-20 2008-10-09 Semiconductor Components Industries, L.L.C. Semiconductor Package Structure Having Enhanced Thermal Dissipation Characteristics
JP2013008748A (ja) 2011-06-22 2013-01-10 Denso Corp 半導体装置
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004036905A1 (de) * 2004-07-29 2006-03-23 Infineon Technologies Ag Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102013112267A1 (de) * 2013-11-07 2015-05-07 Heraeus Deutschland GmbH & Co. KG Halbleitermodul mit einer einen Halbleiterbaustein bedeckenden Umhüllungsmasse
CN111937127B (zh) * 2018-04-11 2024-04-02 日立能源有限公司 功率半导体芯片上的材料减少的金属板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514906A (en) 1993-11-10 1996-05-07 Fujitsu Limited Apparatus for cooling semiconductor chips in multichip modules
US20020047187A1 (en) 2000-08-31 2002-04-25 Nec Corporation Semiconductor device
US20040135237A1 (en) 2001-04-18 2004-07-15 Norihide Funato Semiconductor device and method of manufacturing the same
US20080246130A1 (en) 2004-12-20 2008-10-09 Semiconductor Components Industries, L.L.C. Semiconductor Package Structure Having Enhanced Thermal Dissipation Characteristics
JP2013008748A (ja) 2011-06-22 2013-01-10 Denso Corp 半導体装置
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung

Also Published As

Publication number Publication date
WO2020201005A1 (en) 2020-10-08
DE102019108932A1 (de) 2020-10-08

Similar Documents

Publication Publication Date Title
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102012224355B4 (de) Leistungsmodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10022726C2 (de) Thermoelektrisches Modul mit verbessertem Wärmeübertragungsvermögen und Verfahren zum Herstellen desselben
DE102008009510B3 (de) Verfahren zum Niedertemperatur-Drucksintern
DE10102621B4 (de) Leistungsmodul
DE102016206865B4 (de) Halbleitervorrichtung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE102019108932B4 (de) Halbleitermodul und Verfahren zu seiner Herstellung
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
DE102019111963A1 (de) Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
DE10042839B4 (de) Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final