JP7046368B2 - 電極接続構造、リードフレーム及び電極接続構造の形成方法 - Google Patents

電極接続構造、リードフレーム及び電極接続構造の形成方法 Download PDF

Info

Publication number
JP7046368B2
JP7046368B2 JP2018504503A JP2018504503A JP7046368B2 JP 7046368 B2 JP7046368 B2 JP 7046368B2 JP 2018504503 A JP2018504503 A JP 2018504503A JP 2018504503 A JP2018504503 A JP 2018504503A JP 7046368 B2 JP7046368 B2 JP 7046368B2
Authority
JP
Japan
Prior art keywords
electrode
connection surface
connection
lead
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018504503A
Other languages
English (en)
Other versions
JPWO2017154893A1 (ja
Inventor
宏平 巽
和敏 上田
信明 佐藤
孝司 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Publication of JPWO2017154893A1 publication Critical patent/JPWO2017154893A1/ja
Application granted granted Critical
Publication of JP7046368B2 publication Critical patent/JP7046368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造等に関する。
電極をめっき接続する技術として、特許文献１ないし３に示す技術が開示されている。特許文献１に示す技術は、リード先端に、メッキ若しくは折曲げにより５～２００μｍ高さの同一材質あるいは電気導体の突起を設けた半導体電極とのメッキ接続用リード、および、前記リード先端の突起と半導体素子上の電極とを同位置に配置すると共に電気的に導通が得られるように接触、固定せしめて、メッキ浴中に浸漬するか、メッキ液噴霧中に置き、リードと半導体素子上の電極をメッキ金属により接続するものである
特許文献２に示す技術は、半導体素子１と金属板２との間において、突起３を中心に放射状にメッキ４が成長する構成としたものである。
特許文献３に示す技術は、電気的に接続される電気回路の複数の電極間の少なくとも一部を直接又は間接的に接触させ、当該接触部分の周辺にメッキ液が流通した状態で電極間をメッキして接続するものである。
特許第２８６８９４３号公報 特開２００７－３３５４７３号公報 国際公開第２０１５／０５３３５６号
しかしながら、特許文献１に示す技術は、リードの先端部分に突起を設けてめっきにより電極と接続するものであり、複数の長尺状のリードが並列して配設されたリードの長手方向側面と電極とをめっき接続するような場合に適用できるものではない。
また、特許文献２に示す技術は、半導体素子と金属板との間において、突起を中心にめっきを行う技術であるが、半導体素子と金属板とが対向しているめっき領域において、半導体素子と金属板とが平行になっている領域が広く、このような領域においてはめっき処理の速度にばらつきが生じ、ボイドが発生してしまう可能性がある。また、半導体素子と金属板とが平行ではない領域のみ（突起部分のみ）をめっき処理したとしても、めっきが不十分であると共に、熱伝導率などが悪く実用的な接続を行うことができない。
さらに、特許文献３に示す技術は、銅ワイヤの側面部分と銅板とをめっき処理する技術が開示されているが、銅ワイヤ側面の円弧部分と銅板との接触部分の周辺のみがめっき処理されるものであり、ボイド等の発生は防止できるものの、熱伝導率などが低下してしまうという課題を有する。
本発明は、複数の長尺状のリードが並列して配設された当該リードの長手方向側面と電極とをめっき処理により高品質に接続する電極接続構造等を提供する。
本発明に係る電極接続構造は、電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加しているものである。
このように本発明に係る電極接続構造においては、電子デバイス電極及び／又は基板電極と、複数の長尺状のリードが並列して配設されているリードフレームとを当該リードの長手方向側面でめっき接続する場合に、電子デバイス電極及び／又は基板電極の第１接続面と、当該第１接続面に接続されるリードの長手方向側面における第２接続面と、の接続部分において、第１接続面と接触する第２接続面のエッジ部分から当該第２接続面の外側部に向かって第１接続面と第２接続面との距離が連続的に増加しているため、電子デバイス電極及び／又は基板電極とリードの長手方向側面との間にめっき液を十分に流通させることができ、ボイド等を発生させることなく高品質なめっき接続を実現することができるという効果を奏する。
また、第１接続面と接触する第２接続面のエッジ部分から当該第２接続面の外側部までの対向領域を広い範囲でめっき処理することができるため、熱伝導性に優れた接続を行うことができるという効果を奏する。
本発明に係る電極接続構造は、前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって、前記リードが減肉加工されているものである。
このように本発明に係る電極接続構造においては、第２接続面のエッジ部分から当該第２接続面の外側部に向かって、リードの長手方向側面が減肉加工されているため、電子デバイス電極及び／又は基板電極とリードの長手方向側面との間にめっき液を十分に流通させることができ、ボイド等を発生させることなく高品質なめっき接続を実現することができるという効果を奏する。
本発明に係る電極接続構造は、前記第２接続面における長手方向中心部に前記エッジ部分が形成されているものである。
このように本発明に係る電極接続構造においては、第２接続面における長手方向中心部にエッジ部分が形成されているため、エッジ部分から第２接続面の外側部に向かって広い領域に対してめっき液を十分に且つ均等に流通させることができ、高品質なめっき接続を実現することができるという効果を奏する。
本発明に係る電極接続構造は、前記第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されているものである。
このように本発明に係る電極接続構造においては、第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されているため、エッジ部分を中心として周囲にめっき液が十分に流通した状態でめっき処理を行うことができ、高品質なめっき接続を実現することができるという効果を奏する。また、凹溝状の空隙を形成することで長手方向に掛かる応力を分散することができ、リードの破損等を防止することができるという効果を奏する。
本発明に係る電極接続構造は、前記第２接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されているものである。
このように本発明に係る電極接続構造においては、第２接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されているため、短手方向に掛かる応力を分散することができ、リードの破損等をより確実に防止することができるという効果を奏する。
本発明に係る電極接続構造は、前記第２接続面の裏面側の第３接続面と、当該第３接続面と接続する前記電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、前記第４接続面と接触する前記第３接続面のエッジ部分から当該第３接続面の外側部に向かって前記第４接続面と前記第３の接続面との距離が連続的に増加しているものである。
このように本発明に係る電極接続構造においては、第２接続面の裏面側の第３接続面と、当該第３接続面と接続する電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、第４の接続面と接触する第３接続面のエッジ部分から当該第３接続面の外側部に向かって第４接続面と第３接続面との距離が連続的に増加しているため、電子デバイス電極及び／又は基板電極とリードフレームとを高品質なめっき接続で多層に形成することができるという効果を奏する。
本発明に係る電極接続構造は、前記めっき接続が、融点が７００℃以上の金属又は合金によるめっきであり、好ましくはＮｉ又はＮｉ合金とするものである。
このように本発明に係る電極接続構造においては、めっき接続が、融点が７００℃以上の金属又は合金によるめっきであり、好ましくはＮｉ又はＮｉ合金とするため、１００℃以下のめっき液中でめっき処理がなされ、接続時における応力や熱によるダメージを低減することができるという効果を奏する。また、高融点の金属又は合金でめっき処理が行われることで、高温の状態でも正確な動作を保証することができるという効果を奏する。
本発明に係る電極接続構造は、前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度とするものである。
このように本発明に係る電極接続構造においては、前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度とするため、少ないめっき時間で電極の幅を太く形成することが可能となり、製造効率を向上させることができるという効果を奏する。
本発明に係る電極接続構造の形成方法は、前記エッジ部がプレス加工又はエッチング加工により形成されるものである。
このように本発明に係る電極接続構造の形成方法においては、エッジ部がプレス加工又はエッチング加工により形成されるため、簡素化された製造工程で効率よく高品質な電極接続構造を形成することができるという効果を奏する。
本発明に係る電極接続構造の形成方法は、電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面にはエッジ部分を有しており、前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードとを超音波接合するものである。
このように本発明に係る電極接続構造の形成方法においては、電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面にはエッジ部分を有しており、前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードとを超音波接合するため、エッジ部分を利用して高い接合性でリードと電極とを接合することが可能になるという効果を奏する。
本発明に係る電極接続構造の形成方法は、前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われるものである。
このように本発明に係る電極接続構造の形成方法においては、前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われるため、めっき接合の位置決めを容易に行うことができ、且つ、エッジ先端部の非接触領域におけるめっき後のボイド残りを低減することができるという効果を奏する。また、めっき接合の位置決めの際に補助用の治具を用いる必要がなくなるため、治具の装着及び取り外しの工程を省略して、簡単で低コストの製法を実現することができるという効果を奏する。
本発明に係る電極接続構造の形成方法は、前記リードのエッジ部分と前記電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度とするものである。
このように本発明に係る電極接続構造の形成方法においては、リードのエッジ部分と電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度とするため、少ないめっき時間で電極の幅を太く形成することが可能となり、製造効率を向上させることができるという効果を奏する。
本発明に係る電極接続構造の形成方法は、前記エッジ部分の先端の座屈幅が１μｍ～５０μｍとするものである。
このように本発明に係る電極接続構造の形成方法においては、前記エッジ部分の先端の座屈幅が１μｍ～５０μｍとするため、接合時にエッジの先端部分が座屈して、微小面での接合を実現しつつ、エッジ部分の先端で接合先の電極に損傷を加えてしまうことを防止することができるという効果を奏する。
本発明に係る電極接続構造の形成方法は、前記超音波振動の周波数が１５ｋＨｚ～１５０ｋＨｚとするものである。
このように本発明に係る電極接続構造の形成方法においては、前記超音波振動の周波数が１５ｋＨｚ～１５０ｋＨｚとするため、接合表面の不要な酸化膜等を確実に破壊しつつ、接合部分に効率よくエネルギーを伝搬することが可能になり、エネルギー効率を上げることができるという効果を奏する。
第１の実施形態に係る電極接続構造で用いるリードフレーム及び半導体チップの接続構造を示す図である。 第１の実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第１の拡大図である。 第１の実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第２の拡大図である。 第２の実施形態に係る電極接続構造におけるリードの形状を示す斜視図である。 第２の実施形態に係る電極接続構造におけるリードフレーム及び半導体チップの接続構造を示す図である。 図４に示すリード１１の形状を改良した場合の構成を示す図である。 図６に示すリードの変形例を示す図である。 第３の実施形態に係る電極接続構造を示す正面図である。 図８に示す電極接続構造の応用例を示す図である。 第４の実施形態に係る電極接続構造の形成方法を示す図である。 実施例において使用したリードフレームの断面形状及び外観を示す図である。 リードフレームと半導体チップの電極とをＮｉめっきで接続した結果を示す図である。
以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。なお、以下の各実施形態においては、電子デバイスの一例として半導体チップを用いた場合の電極接続構造及び電極接続構造の形成方法について説明するが、電子デバイスとしては、半導体チップ以外にも、例えばセンサ、ＭＥＭＳ、ＬＥＤ、電池類等の電極接続構造にも適用することが可能である。
（本発明の第１の実施形態）
本実施形態に係る電極接続構造について、図１ないし図３を用いて説明する。図１は、本実施形態に係る電極接続構造で用いるリードフレーム及び半導体チップの接続構造を示す図である。図１（Ａ）は、半導体チップとリードフレームとを接続した場合の下面図、図１（Ｂ）は、半導体チップとリードフレームとを接続した場合の側断面図である。図１に示すように、本実施形態に係る電極接続構造は、複数の長尺状のリード１１が梯子状に並列して配設されたリードフレーム１０における各リード１１の長手方向側面と半導体チップ１２の電極とをめっき接続する。リードフレーム１０と直接接触して接続される半導体チップ１２の電極面を第１接続面１３とし、この第１接続面１３に接触するリード１１の長手方向側面を第２接続面１４とする。第１接続面１３と第２接続面１４との間をめっき処理して接合することで、半導体チップ１２とリードフレーム１０とを電気的に接続する。
図２は、本実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第１の拡大図である。第１接続面１３と第２接続面１４とが面と面で密着した状態でめっき処理を行った場合、第１接続面１３と第２接続面１４との間にめっき液が十分に流通せずにボイド等の欠損が形成されてしまう場合があり品質の低下につながってしまう。そのため、本実施形態においては、第１接続面１３と第２接続面１４との間にめっき液を十分に流通させるために、第２接続面１４上にエッジ部１５を有し、このエッジ部１５が第１接続面１３と接触した状態で当該エッジ部１５から第２接続面１４の外側部１６（第２接続面の端部）に向かってそれぞれの面（第１接続面１３と第２接続面１４）の距離が連続的に増加するように空隙１７を形成する。この空隙１７が形成されることで、第１接続面１３と第２接続面１４との間にめっき液を十分に流通させることができると共に、空隙１７におけるエッジ部１５の周囲から徐々にめっきで埋められ、空隙１７の広い範囲をめっきで充填することが可能となる。
なお、図２（Ａ）の場合はリード１１の断面が長方形であり、図２（Ｂ）の場合はリード１１の断面が平行四辺形となっているが、これ以外にもリード１１の断面形状が正方向、菱形、台形、その他多角形等であってもよい。製造上は作業の手間を低減するために、図２（Ａ）に示すような長方形又は正方形であることが好ましい。また、図２に示すようにエッジ部１５が第２接続面１４の端部の一部に形成されている場合は、当該エッジ部１５が形成されている箇所を除いた外側部１６に向かってそれぞれの面の距離が連続的に増加するように空隙１７が形成されるものである。
図３は、本実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第２の拡大図である。図３（Ａ）は、第２接続面１４の一端側の外側部１６ａにエッジ部１５を有し、他端側の外側部１６ｂに向かってリード１１を減肉加工することで、第１接続面１３と第２接続面１４との距離がエッジ部１５から外側部１６ｂに向かって連続的に増加するように空隙１７が形成されている。この減肉加工は、例えばプレス加工のほか、エッチング加工や切削加工により行うことができる。
また、図３（Ｂ）は、第２接続面１４上の長手方向中心にエッジ部１５を有し、両端の外側部１６ａ，１６ｂに向かってリード１１を減肉加工することで、第１接続面１３と第２接続面１４との距離がエッジ部１５から外側部１６ａ，１６ｂに向かって連続的に増加するように空隙１７が形成されている。この減肉加工は、例えばプレス加工のほか、エッチング加工や切削加工により行うことができる。
図３（Ａ）、（Ｂ）に示すように、エッジ部１５からリード１１の外側部１６に向かってリード１１の第２接続面１４を減肉加工することで、空隙１７を形成することができ、この空隙１７にめっき液が十分に流通することで第１接続面１３と第２接続面１４とをボイド等の欠損を発生することなくめっき接続することができると共に、第１接続面１３と第２接続面１４とが対向している領域を広くめっきで充填することが可能となる。
なお、上記においてはリードフレーム１０と半導体チップ１１の電極との接続構造について説明したが、リードフレーム１０と基板電極との接続においても同様の電極接続構造の技術を適用することが可能である。また、エッジ部１５からリード１１の外側部１６に向かって連続的に増加させる第１接続面１３と第２接続面１４との距離は、めっき処理の進行速度に応じて任意に設定することができ、空隙１７がエッジ部１５から次第にめっきで充填されるような距離（＝エッジ角度）に設定されるものである。
このように、図２および図３に示すような本実施形態に係る電極接続構造においては、リード１１の長手方向側面にエッジ部１５を有し、このエッジ部１５からリード１１の外側部１６に向かって、第１接続面１３と第２接続面１４との距離が連続的に増加するように空隙１７を形成することで、第１接続面１３と第２接続面１４との間にめっき液を十分に流通することができ、ボイド等の欠損を生じることなく高品質なめっき接続を行うことができると共に、第１接続面１３と第２接続面１４とが対向している領域を広くめっきで充填することが可能となる。
また、第１接続面１３と第２接続面１４とが対向している領域が広くめっきで充填されることで、熱伝導率を高めることができる。
（本発明の第２の実施形態）
本実施形態に係る電極接続構造について、図４ないし図７を用いて説明する。本実施形態に係る電極接続構造は、リード１１の長手方向側面の第２接続面１４の短手方向に複数のエッジ部１５が所定の間隔を空けて形成されているものである。なお、本実施形態において前記第１の実施形態と重複する説明は省略する。
図４は、本実施形態に係る電極接続構造におけるリードの形状を示す斜視図、図５は、本実施形態に係る電極接続構造におけるリードフレーム及び半導体チップの接続構造を示す図である。図４に示すように、リード１１の第２接続面１４には短手方向に幅狭のエッジ部１５が複数形成されており、各エッジ部１５の間には第２接続面の短手方向に貫通する凹溝状の空隙１７が形成されている。
そして、図５に示すように、リード１１のエッジ部１５が半導体チップ１２（又は基板電極でもよい）に接触した状態でめっき処理がなされる。図５（Ａ）はリードフレームと半導体チップの接続構造を示す側面図、図５（Ｂ）はリードフレームと半導体チップの接続構造を示す正面図、図５（Ｃ）はリードフレームと半導体チップの接続構造を示す下面図である。リード１１には図４に示すようにエッジ部１５間に凹溝状の空隙１７が形成されているため、エッジ部１５の周囲はめっき液が十分に流通しており、上記第１の実施形態の場合と同様にエッジ部１５を中心として高品質なめっき処理を行うことが可能となる。また、エッジ部１５間に複数の空隙１７が形成されることで長手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
図４に示すリード１１の形状をさらに改良したものを図６に示す。図６（Ａ）は、図４に示すリード１１の形状において長手方向に不連続な凹溝状の空隙１７ａをさらに形成したものであり、図６（Ｂ）は、リード１１の短手方向に形成されたエッジ部１５を山形状に形成したものである。図６（Ａ）に示すように、エッジ部１５の一部に切り込みを入れて長手方向に不連続な凹溝状の空隙１７ａが形成されることで、短手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
なお、上記第１の実施形態における図３（Ｂ）に示したリード１１の場合は、エッジ部１５の部分に長手方向に連続する凹溝状の空隙を形成することで、図６の場合と同様に短手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
図６（Ｂ）は、図６（Ａ）のエッジ部１５をリード１１の長手方向から見て山形状となるように加工している。このように加工することで、上記のようにリード１１に掛かる応力を分散してリード１１の破損等を防止することができると共に、めっき液をより効果的に流通させて極めて高品質なめっき処理を行うことが可能となる。なお、図６（Ｂ）において、長手方向に不連続な空隙１７ａを形成しないようにしてもよい。
図７は、図６に示したリードの変形例である。図７の場合は、図６の場合よりもさらに幅狭のエッジ部１５が短手方向に複数形成されている。また、短手方向に貫通する凹溝状の空隙１７もＲ形状ではなく鋭角な凹溝状となっている（図７（Ａ））。このようなリード１１の形状においても、図６（Ａ）の場合と同様にエッジ部１５の一部に切り込みを入れて長手方向に連続な凹溝状の空隙１７ａを形成することで、短手方向に掛かる応力を分散してリード１１の破損等を防止することができる（図７（Ｂ））。さらに、図６（Ｂ）の場合と同様にエッジ部１５をリード１１の長手方向から見て山形状となるように加工することで、めっき液をより効果的に流通させて極めて高品質なめっき処理を行うことが可能となる。
（本発明の第３の実施形態）
本実施形態に係る電極接続構造について、図８及び図９を用いて説明する。本実施形態に係る電極接続構造は、リード１１の長手方向側面の第２接続面の裏面側の第３接続面と、当該第３接続面と接続する半導体チップ１２の電極面（又は基板電極面でもよい）である第４接続面と、の接続部分において、第４接続面と接触する第３接続面のエッジ部分から当該第３接続面の外側部に向かって第４接続面と第３接続面との距離が連続的に増加しているものである。なお、本実施形態において前記各実施形態と重複する説明は省略する。
図８は、本実施形態に係る電極接続構造を示す正面図である。図８に示すように、リード１１の上面側である第２接続面１４にエッジ部１５ａを有し、下面側である第３接続面１８にエッジ部１５ｂを有している。第１接続面１３と第２接続面１４との間のめっき処理については、上記各実施形態において説明通り高品質なめっき接続が可能となっている。同様に、第３接続面１８と、当該第３接続面１８に接続される半導体チップ１２の電極面（又は基板電極面）である第４接続面１９との接続においても、高品質なめっき接続が可能となっている。
すなわち、第４接続面１９に第３接続面１８のエッジ部１５ｂが接触した状態で、当該エッジ部１５ｂから当該第３接続面１８の外側部１６に向かって第４接続面１９と第３接続面１８との距離が連続的に増加して空隙１７が形成されているため、この空隙１７にめっき液を十分に流通させてボイド等の欠損をなくした高品質なめっき接続が可能となっている。
このように、リード１１の長手方向側面における表裏両面において半導体チップ１２と上記のようなめっき接続を行うことで、半導体チップ１２を多層に積層することが可能となり、高品質なめっき接続を実現すると共に、半導体チップ１２の積層工程を簡素化して作業効率を格段に向上させることが可能となる。
なお、図９に示すように、本実施形態に係る電極接続構造においては、上記各実施形態において説明したリード１１を用いることが可能である。例えば、図９（Ａ）は、図３における電極接続構造を応用したものであり、図９（Ｂ）は、図６における電極接続構造を応用したものである。
すなわち、リード１１の長手方向側面の表裏両面を加工することで、上記各実施形態における電極接続構造を用いて半導体チップ及び／基板を多層に積層することが可能となる。
また、上記各実施形態において、めっき接続が、融点が７００℃以上の金属又は合金によるめっきであることが望ましく、特に、Ｎｉ（ニッケル）又はＮｉ合金であることが望ましい。そうすることで、例えば３００℃程度以上の高温下での使用であっても、接続部分がダメージを受けることなく、高品質を保つことができる。また、Ｎｉ又はＮｉ合金を用いることで、１００℃以下のめっき処理が可能となり、めっき処理における応力や熱による半導体チップ、基板、リードフレーム等へのダメージをなくして、高品質を保つことが可能となる。
（本発明の第４の実施形態）
本実施形態に係る電極接続構造の形成方法について、図１０を用いて説明する。本実施形態に係る電極接続構造の形成方法は、第１接続面１３と第２接続面１４上のエッジ部１５とを超音波振動により接合するものである。超音波接合は、例えばワイヤボンディングの接合等に利用されているものであり、超音波振動により接合面表面の不要な膜（例えば、酸化膜等）を除去しながら分子間の距離を縮めることで、分子レベルで接合するものである。超音波接合は、面同士での接合では極めて困難性を有するが、ワイヤボンディングや本発明のようなエッジ部１５においては、平面電極に対して良好に接合することが可能である。
図１０は、超音波接合を利用して上記の電極接続構造を形成する様子を示す図である。図１０（Ａ）は、超音波接合により第１接続面１３と第２接続面１４とを接合すると共に、第３接続面１８と第４接続面１９とを接合している図であり、図１０（Ｂ）は、図１０（Ａ）の状態でめっき処理を行った場合の図である。すなわち、図１０（Ａ）で半導体チップ１２とリード１１とを超音波接合により仮止めし、その状態で図１０（Ｂ）に示すめっき処理を行う。超音波接合により仮止めすることで、その後のめっき処理を安定して高精度に行うことが可能となる。
図１０（Ａ）において、超音波の振動はリード１１の長手方向や幅方向に加えることができるが、長手方向、すなわち図１０（Ａ）においてはエッジが線上に伸びる方向に振動を加えることで、被接合面の表面の酸化物など接合を阻害するものを破壊する効率が良くなると共に、エッジ部１５全体が被接合面全体に接触するように変形することが容易になり、第１接続面１３や第４接続面１９の電極の損傷を軽減することが可能となる。超音波の周波数について、印加する超音波振動の周波数が低いと、酸化膜を破壊する以前にエッジ部１５ａ，１５ｂが変形してしまい、接合性が劣ってしまう場合があり、印加する超音波振動の周波数が高いと、伝搬中のエネルギーの減衰が大きく、接合に寄与するエネルギー効率が低下してしまう場合がある。そこで、本実施形態においては、１５ｋＨｚ～１５０ｋＨｚの周波数で超音波振動を印加する。そうすることで、エッジ部１５ａ，１５ｂが変形する前に酸化膜を破壊しつつ、エネルギーを効率よく伝搬することが可能となる。
また、超音波接合を行う場合の温度は、常温でも可能であるが、酸化が起こりにくい１８０℃程度以下に加熱することが望ましい。さらに、酸化を抑制するために、窒素ガスなどにより接合部分の雰囲気を不活性に保つことが有効である。
さらにまた、上述したように、超音波接合は、面同士での接合は困難性を有することから、エッジ部１５ａ，１５ｂの座屈幅ｄが１μｍ～５０μｍ程度となるように、超音波振動の印加時間、加圧の大きさ及びエネルギーが調整されていることが望ましい。また、エッジ部１５ａ，１５ｂの先端部分は、超音波振動による変形接合を容易にするために、その先端部（例えば、エッジ部１５ａ，１５ｂの最先端部から５０μｍ程度の位置まで）の角度θ１をθ１＜９０度の鋭角にしてもよい。
上記の超音波接合によりリード１１と半導体チップ１２とが仮止めされ、この状態でめっき処理を行うことで、図１０（Ｂ）に示すような電極接続構造が形成される。
このように、超音波接合によりリード１１と半導体チップ１２の電極（又は基板電極）との一部又は全部を仮止めすることにより、めっき接合の位置決めを容易に行うことができ、且つ、エッジ先端部の非接触領域におけるめっき後のボイド残りを低減することができる。また、めっき接合の位置決めの際に補助用の治具を用いる必要がなくなるため、治具の装着及び取り外しの工程を省略して、簡単で低コストの製法を実現することができる。
なお、上記各実施形態において、第１接続面１３と第２接続面１４とがなす角度、及び第３接続面１８と第４接続面１９とがなす角度θ２（例えば、図１０を参照）は、３度～１５度であることが望ましい。すなわち、例えばパワーデバイスとして利用する場合には、多くの電流を通電するため、熱伝導性を向上させる必要がある。そのために電極の幅をある程度大きくする必要があるが、仮に各接続面のなす角度が１５度より大きくなると、電極の幅を大きく形成するためにめっき処理を長時間に亘って行う必要があり、製造効率が悪くなてしまう場合もある。各接続面のなす角度を３度～１５度程度にすることで、少ないめっき金属で電極の幅を大きくすることが可能となり、めっき時間を大幅に短縮して製造効率を上げることが可能になる。
また、本実施形態における超音波接合を用いた電極接続構造及び電極接続構造の形成方法は、前記各実施形態に係る技術において適用することが可能である。
本発明に係る電極接続構造について、以下の実験を行った。図１１は、本実施例において使用したリードフレームの断面形状及び外観を示す図である。図１１に示すように、本実施例においては、リード１１の長手方向側面の接続面（＝第２接続面１４）を面取りして山形に形成し、裏面側（＝第３接続面１８）は平坦にしている。
図１１のリードフレームと半導体チップ１２の電極とをＮｉめっきで接続した結果を図１２に示す。図１２（Ａ）はリードフレームと半導体チップとを接合した際の外観写真、図１２（Ｂ）はリードフレームと半導体チップとを接合した際の接合断面写真、図１２（Ｃ）は図１２（Ｂ）の接合断面図の一部を拡大した写真である。図１２に示す写真から明らかなように、リード１１と半導体チップ１２の電極とがボイド等の欠損を生じることなくＮｉめっきで接続されていることを確認することができる。また、リード１１のエッジ部１５からリード１１の外側部１６までＮｉめっきで十分に充填されており、極めて高品質で且つ熱伝導率の高いめっき接続が実現できることを確認することができる。
以上のように、本発明に係る電極接続構造により、極めて高品質なめっき接続が可能であることが明らかとなった。このような高品質なめっきを可能とすることで、インターポーザと半導体チップとをダイレクトに接合することができ、高耐熱、高熱伝導化、低インダクタンス化を実現することができる。また、熱処理を不要とするため、プロセス中の残留応力、酸化の影響を抑えることができ、めっき実装による機械的強度が向上することで高信頼性を実現することができる。さらに、ダイボンディングやワイヤボンディング等の工程をめっき工程で一括して行うことができるため高生産性を実現することができる。
１０ リードフレーム
１１ リード
１２ 半導体チップ
１３ 第１接続面
１４ 第２接続面
１５（１５ａ，１５ｂ） エッジ部
１６（１６ａ，１６ｂ） 外側部
１７（１７ａ） 空隙
１８ 第３接続面
１９ 第４接続面

Claims (21)

  1. 電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向に沿って形成される直線状のエッジ部分を含む第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分がめっきで接合され、当該エッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加していることを特徴とする電極接続構造。
  2. 請求項１に記載の電極接続構造において、
    前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって、前記リードが減肉加工されていることを特徴とする電極接続構造。
  3. 請求項１又は２に記載の電極接続構造において、
    前記第２接続面における長手方向中心部に前記エッジ部分が形成されていることを特徴とする電極接続構造。
  4. 電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加しており、
    前記第２接続面における短手方向に複数の前記エッジ部分が所定の間隔を空けて形成されており、当該エッジ部分の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とする電極接続構造。
  5. 請求項１ないし４のいずれかに記載の電極接続構造において、
    前記第２接続面に、長手方向に沿って凹溝状に切り込まれた連続又は不連続の空隙が形成されていることを特徴とする電極接続構造。
  6. 電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向に沿って形成される直線状のエッジ部分を含む第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分がめっきで接合され、当該エッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加しており、
    前記第２接続面の裏面側であって前記リードの長手方向に沿って形成される直線状のエッジ部分を含む第３接続面と、当該第３接続面と接続する前記電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、前記第４接続面と接触する前記第３接続面のエッジ部分から当該第３接続面の外側部に向かって前記第４接続面と前記第３接続面との距離が連続的に増加していることを特徴とする電極接続構造。
  7. 請求項６に記載の電極接続構造において、
    前記第２接続面のエッジ部分は、前記第２接続面における長手方向中心部に形成され、前記第３接続面のエッジ部分は、前記第３接続面における長手方向中心部に形成されていることを特徴とする電極接続構造。
  8. 電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加しており、
    前記第２接続面の裏面側の第３接続面と、当該第３接続面と接続する前記電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、前記第４接続面と接触する前記第３接続面の前記エッジ部分から当該第３接続面の外側部に向かって前記第４接続面と前記第３接続面との距離が連続的に増加しており、
    前記第２接続面及び前記第３接続面における短手方向に複数の前記エッジ部分が所定の間隔を空けて形成されており、当該エッジ部分の間に前記第２接続面及び前記第３接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とする電極接続構造。
  9. 請求項１ないし８のいずれかに記載の電極接続構造において、
    前記めっき接続が、融点が７００℃以上の金属又は合金によるめっきであることを特徴とする電極接続構造。
  10. 請求項９に記載の電極接続構造において、
    前記金属又は前記合金が、Ｎｉ又はＮｉ合金であることを特徴とする電極接続構造。
  11. 請求項１ないし１０のいずれかに記載の電極接続構造において、
    前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度であることを特徴とする電極接続構造。
  12. 請求項３又は７に記載の電極接続構造の形成方法であって、
    前記エッジ部分がプレス加工又はエッチング加工により形成されることを特徴とする電極接続構造の形成方法。
  13. 電子デバイス電極及び／又は基板電極とめっき接続するリードフレームにおいて、
    複数の長尺状のリードが並列して配設されており、
    前記電子デバイス電極及び／又は前記基板電極に接合される前記リードの長手方向側面に、前記電子デバイス電極及び／又は前記基板電極に接触し、前記リードの長手方向に沿って直線状に形成されるエッジ部分を有する接続面を備えることを特徴とするリードフレーム。
  14. 請求項１３に記載のリードフレームにおいて、
    前記エッジ部分から当該エッジ部分を有する接続面の外側部に向かって、前記リードが減肉加工されていることを特徴とするリードフレーム。
  15. 請求項１４に記載のリードフレームにおいて、
    前記接続面における長手方向中心部に前記エッジ部分が形成されていることを特徴とするリードフレーム。
  16. 電子デバイス電極及び／又は基板電極とめっき接続するリードフレームにおいて、
    複数の長尺状のリードが並列して配設されており、
    前記電子デバイス電極及び／又は前記基板電極に接合される前記リードの長手方向側面に前記電子デバイス電極及び／又は前記基板電極と接触するエッジ部分を有し、
    前記電子デバイス電極及び／又は前記基板電極に接続する接続面における短手方向に複数の前記エッジ部分が所定の間隔を空けて形成されており、当該エッジ部分の間に前記接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とするリードフレーム。
  17. 請求項１３ないし１６のいずれかに記載のリードフレームにおいて、
    前記接続面に、長手方向に沿って凹溝状に切り込まれた連続又は不連続の空隙が形成されていることを特徴とするリードフレーム。
  18. 請求項１３ないし１７のいずれかに記載のリードフレームにおいて、
    前記エッジ部分が形成されている接続面の裏面側の前記リードの長手方向側面に他のエッジ部分が形成されていることを特徴とするリードフレーム。
  19. 請求項１３ないし１８のいずれかに記載のリードフレームにおいて、
    前記リードのエッジ部分が、接合される前記電子デバイス電極及び／ 又は前記基板電極の面に対して３度～１５度の角度で形成されていることを特徴とするリードフレーム。
  20. 電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、
    前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面には当該リードの長手方向に沿って形成される直線状のエッジ部分を有しており、
    前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを超音波接合し、
    前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われることを特徴とする電極接続構造の形成方法。
  21. 請求項２０に記載の電極接続構造の形成方法において、
    前記リードのエッジ部分と前記電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度であることを特徴とする電極接続構造の形成方法。
JP2018504503A 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法 Active JP7046368B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016047040 2016-03-10
JP2016047040 2016-03-10
PCT/JP2017/008970 WO2017154893A1 (ja) 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法

Publications (2)

Publication Number Publication Date
JPWO2017154893A1 JPWO2017154893A1 (ja) 2019-01-10
JP7046368B2 true JP7046368B2 (ja) 2022-04-04

Family

ID=59789370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018504503A Active JP7046368B2 (ja) 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法

Country Status (5)

Country Link
US (1) US10903146B2 (ja)
JP (1) JP7046368B2 (ja)
KR (1) KR20180118718A (ja)
DE (1) DE112017001206B4 (ja)
WO (1) WO2017154893A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118577A (ja) 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868943B2 (ja) 1991-11-29 1999-03-10 新日本製鐵株式会社 半導体素子電極とリードとの接続構造および実装方法
JPH06224262A (ja) 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
JP3602453B2 (ja) 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4997837B2 (ja) 2006-06-12 2012-08-08 日産自動車株式会社 半導体素子の接合方法および半導体装置
WO2015053356A1 (ja) 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
DE112016002608T5 (de) 2015-06-11 2018-03-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118577A (ja) 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2017154893A1 (ja) 2017-09-14
DE112017001206T5 (de) 2018-12-27
US10903146B2 (en) 2021-01-26
US20190103341A1 (en) 2019-04-04
DE112017001206B4 (de) 2023-12-07
KR20180118718A (ko) 2018-10-31
JPWO2017154893A1 (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5672707B2 (ja) 半導体装置の製造方法
JP2006278913A (ja) 回路装置とその製造方法
JP4085768B2 (ja) 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP2010010537A (ja) 回路基板及びその製造方法、電子部品モジュール
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP6278516B2 (ja) パワーモジュール用基板
JP6091443B2 (ja) 半導体モジュール
JP7046368B2 (ja) 電極接続構造、リードフレーム及び電極接続構造の形成方法
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
JP7319295B2 (ja) 半導体装置
JP2007194270A (ja) ボンディングリボンおよびこれを用いたボンディング方法
JP2019046885A (ja) 半導体装置及びその製造方法
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP6723448B2 (ja) 半導体装置およびその製造方法
JP6918311B2 (ja) 金属接合体、金属接合体の製造方法、半導体装置および半導体装置の製造方法
JP2006135270A (ja) 半導体装置およびその製造方法
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP4100685B2 (ja) 半導体装置
WO2011132670A1 (ja) パワー半導体装置におけるワイヤボンディング方法
EP4003632B1 (en) Power semiconductor module and method of forming the same
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP2011003631A (ja) 電力半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220315

R150 Certificate of patent or registration of utility model

Ref document number: 7046368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150