TW508702B - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW508702B
TW508702B TW088113382A TW88113382A TW508702B TW 508702 B TW508702 B TW 508702B TW 088113382 A TW088113382 A TW 088113382A TW 88113382 A TW88113382 A TW 88113382A TW 508702 B TW508702 B TW 508702B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor wafer
aforementioned
leads
support
Prior art date
Application number
TW088113382A
Other languages
English (en)
Inventor
Yoshinori Miyaki
Kazunari Suzuki
Daisuke Omoda
Original Assignee
Hitachi Ulsi Sys Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ulsi Sys Co Ltd, Hitachi Ltd filed Critical Hitachi Ulsi Sys Co Ltd
Application granted granted Critical
Publication of TW508702B publication Critical patent/TW508702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

508702 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 發明之背景 本發明係關於-種半導體裝置，特別是關於一種適用灰 使用由銅系金屬材料構成的引線框架所製造的半導體裝置 有效的技術。 以樹I曰岔封體密封在電路形成面（一主面）形成電路系統 及少數電極的半導體晶片的半導體裝置__般由使用引線框 木的组合製程所製造。具體而言，準備引線框架，該引線 框架具有小晶片接塾（亦稱爲翼片）：透過支持引線支持於 框to，及，多數引線：支持於框體且爲連接條（亦稱爲堤 條）所互相連結，其後在引線框架之小晶片接塾之晶片裝 載面塗佈膏狀黏接劑，例如使銀(Ag)粉末混入熱硬化性環 氧樹如的銀T材料’其後透過黏接劑在小晶片接塾之晶片 裝載面上以和其電路形成面對向的背面（另外主面）爲下裝 載半導體晶片，其後使黏接劑硬化而在小晶片接墊黏接固 足半導體晶片，其後以導電性細線電氣連接形成於半導體 晶片之電路形成面的電極和引線框架之引線之内部引線 邵，其後以樹脂密㈣㈣半導體晶片、料之内部引線 邵、小晶片接塾、支持引線及細線等，其後從引線框架之 框體切斷引線之外部引線部’同時切斷連結引線間的連接 條，其後將引線之外部引線部形成預定形狀，其後 框架之框體切斷支持引線，由以上組合製程所製造。 且説在QFP (Quad £latpack £ackage，四排平裝封裝體） ^等表面安裝型半導體裝置，如何抑制因製品完成後的環 W驗的溫度周期試驗時的熱或安裝於安裝基板的焊 ^ ^ --- (請先閱讀背面之1十一、!¥、〕 · 線· -4- 508702 A7 五、發明說明（2 ) 流時的熱而產生的樹脂密封體龜裂（package crack)成爲重要 課題。就產生封裝體龜裂的歷程（mechanism)而言，主要已 知兩個歷程。 第一歷程是因溫度周期時或焊劑回流時的熱產生的内部 應力而在小晶片接墊和樹脂密封體的界面產生剝離，被樹 脂密封體吸收的水分氣化膨脹而產生封裝體龜裂。 第二歷程是被黏接劑吸收的水分因溫度周期時或焊劑回 流時的熱而氣化膨脹，在小晶片接整和半導體晶片的界面 產生剝離而產生封裝體龜裂。 於是，作爲解決這種課題的技術，例如在特開昭Μ — 204753號公報揭示-種使小晶片接塾面積比半導體晶片面 積縮小的技術（小翼片構造）。根據此技術，由於缩小小曰 片接塾和樹脂密封體的接觸面積，所以可抑制因被樹二 封體吸收的水分氣化膨脹而產生的封裝體龜裂。此外，由 於縮小介於小晶片接塾和丨導體晶片之間的黏接劑塗佈面 積，所以可抑制因被黏接劑吸收的水分氣化膨脹而產生的 封裝體龜裂。 此外，例如在特開+ 8_2〇41〇7 f虎公報揭示__種使部份支 持半導體晶片背面的兩條支持引線交叉而形成乂字形狀小 晶片接墊的技術(交叉翼片構造）。在此技術亦可抑制因被 樹脂密封體吸收的水分氣化膨脹而產生的封裝體龜裂及因 被黏接劑吸收的水分氣化膨脹而產生的封裝體龜裂。 發明之概述 在半導體裝置製造方面，雖然使用由鐵（Fe)_錄⑽系 ----j----------裝--- (請先閱讀背面之注意事員卜ί二 . .線· 經濟部智慧財產局員工消費合作社印製 A7
合金材料構成的引 合金材料構成的W 近幾年卻有使用由銅(Cu)系 況比使用鐵架的趨勢，銅系引線框架的情 鎳系引線框架的情況，可製造散熱性及高速 性佳的半導體奘 m 衮置。然而，由於銅系引線框架比鐵— 引線框架熱膨脹佴备 ^ ; σ + ' 一保數大，所以即使使小晶片接墊成爲小翼 S人叉翼片構造，因溫度周期時或焊劑回流時的熱 纟内4應力而在小晶片接塾和半導體晶片的界面容易 屋生剥離，對於封裝體龜裂的可靠性變低。 、疋在使用鋼系引線框架時，爲了縮小和半導體晶片 的黏接面積，在使引線寬度盡量狹窄的支持引線黏接固定 t導體晶片的方法有效m支持引線的引線寬度狹 乍時，產生新的問題。 1伟万；支持引線（晶片裝載部的黏接劑厚度随著支持引 線的引線寬度變t而變薄。另—方面，雖然起因於支持引 、’泉和半導體晶片的熱膨脹係數差的應力可用黏接劑吸收， 但黏劑的應力吸收隨著黏接劑厚度變薄而變小。即，在加 煞支持引線及半導體晶片的搭接（bonding)製程或模塑 製程，用黏接劑吸收起因於支持引線和半導體晶片的熱膨 脹係數差的應力困難。因此，容易產生支持引線和半導體 晶片的剝離，小晶片搭接製程後發生半導體晶片從支持^ 線脱落這種缺陷等，所以半導體裝置在组合製程的良率降 低。 本發明之目的在於提供一種可提高半導體裝置在組合製 程的良率的技術。 508702 Α7
W及新穎特徵根據本説 附圖當可明白。 在本案所揭示的私日0 A 要，則如下述：* ’若簡單説明代表性發明的棚 經濟部智慧財產局員工消費合作社印制衣 ⑴係-種半導體裳置，其特徵在 片：在一主面形成多數啦 ’、百丰導組曰日 體晶片；多㈣線：電；二:树脂密封體：密封前述半導 遍及前述樹脂密封體内：m導體晶片之電極， 持和前述半導體晶片—主面：二二持引線:部分地支 曰片谈仍膠懲力^、 向的，、他王面’前述半導體 4透過MIM㈣定於前述支持引線者。 (2)係一種半導體裝罢 片：以方形狀形成;面在其特徵在於：具有半導體晶 封體：以方形狀形成平面，4::多數電心樹脂密 線：電氣連接於前述半導體導體晶m引 封體内外延伸；及，支持引/^極，遍及前述樹脂密 晶片一王面對向的其他主面，如橫過前述半導 對向的兩個角部般地延伸 “θ相 固定於前述支持引線者。、+^“日片透過膠帶黏接 ⑺係-種半導體裝置，其特徵在於：具有半導體晶 片.以方形狀形成平面，在—*品 封體：以方形狀形成平面，贫封：成多數電極；樹脂密 地^ 在封可述半導體晶片；多數引 料於前述半導體晶片之電極，遍及前述樹脂密 曰：一夕延伸’及’支持引線：部分地支持和前述半導體 曰日-王面對向的其他王面，如橫過前述半導體晶片互^ (請先閱讀背面之注意事項 本頁) 裝 訂. -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 /uz A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 對向的兩個邊般地延伸，前述半導體晶片透過膠帶黏接固 定於前述支持引線者。 (4) 係一種半導體裝置，其特徵在於：具有半導體晶 片：以方形狀形成平面，在一主面形成多數電極；樹脂密 封體：以方形狀邶成平面，密封前述半導體晶片；多數引 線··電氣連接於前述半導體晶片之電極，遍及前述樹脂密 封内外延伸，及，支持引線··部分地支持和前述半導體 to片主面對向的其他主面，前述樹脂密封體在第一角部 有樹脂注入邵，前述支持引線從前述樹脂密封體之第一角 4向其相反側i第二角部延伸，前述半導體晶片透過膠帶 黏接固定於前述支持引線者。 (5) 係一種半導體裝置，其特徵在於：具有半導體晶 片.以方形狀形成平面，在一主面形成多數電極；樹脂密 封體：以方形狀形成平面，密封前述半導體晶片；多數引 線··電氣連接於前述半導體晶片之電極，遍及前述樹脂密 封月丘内外延伸，及，支持引線：部分地支持和前述半導體 晶片一王面對向的其他主面，前述樹脂密封體在第—邊中 央部有樹脂注入部，前述支持引線在連結前述樹脂密封， 之第-邊中央部和其相反侧之第二邊中央部的假想線上= 伸，前述半導體晶片it過膠帶黏接固定於前述支持巧線 者。 、’ 根據上述機構，膠帶不受支持引線的引線寬以丄響，可 加厚厚度。因此’可按照起w支持引線和半導體晶片^ 皇膨脹係數差的應力設定膠帶厚度，所以小晶片搭接製程 _____ -8- 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇 x 297公爱「 ( ----j----------裝--- (請先閱讀背面之注意事項本頁) 訂： -線· A7 B7 發明說明（ 經濟部智慧財.產局員工消費合作社印製 後可抑制半導體晶片 結果， 义支持引線脱落這種缺陷等發生。此 "问〜導體裝置在組合製程的良率。 附圖之簡單説明 二成去Α本發明實施形態1的半導體裝置之樹脂密 封組上邵的狀態的平面圖。 圖2爲沿著圖i之Α_Α線的截面圖。 圖3爲沿著圖mB線的截面圖。 圖4爲沿著圖1之。C線的截面圖。 圖5爲前述半導體裝置的要部透視圖。 圖6爲圖3的要部擴大截面圖。 圖7爲用万、㈤逑半導體裝置製造的^線框架平面圖。 圖8爲顯示樹脂薄膜加工狀態的典型平面圖。 圖9爲沿著圖8之D_D線的典型截面圖。 圖10爲顯示樹脂薄膜加工狀態的典型平面圖。 圖11爲説明前述半導體$置製造方法的平面圖。 圖12爲説明前述半導體裝置製造方法的截面圖。 圖13貞言兑明前述半導體$置製造方法的截面圖。 圖14爲顯π樹脂薄膜第一變形例的要部平面圖。 圖15爲顯tf樹脂薄膜第二變形例的要部平面圖。 圖16爲顯示樹脂薄膜第三變形例的要部平面圖。 圖17爲用於前述半導體裝置製造的其他引線框架平面 圖。 圖18爲用於前述半導體裝置製造的其他引線框架平面 圖0
I ；----------裝--- (請先閱讀背面之注意事項
J-IT 丨線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公复 508702 B7五、發明說明（7 ) 圖19爲用於前述半導體裝置製造的其他引線框架平面 圖。 圖20爲用於前述半導體裝置製造的其他引線框架平面 圖。 圖21爲除去爲本發明實施形態2的半導體裝置之樹脂 密封體上部的狀態的平面圖。 圖22爲沿著圖21之E-E線的截面圖。 圖23爲用於前述半導體裝置製造的引線框架平面圖。 [元件編號之説明] 1 ···半導體裝置、2…引線、3…支持引線、4…輔助 引線、5…交叉部、6…連接條、7 ···框體、8…膠帶、 9…樹脂注入部、10…半導體晶片、11…電極、12…細 線、13 ··.樹脂密封體、20…成型模具、LF1-LF6…引線 框架。 (請先閱讀背面之注意事項 本頁) 裝 經濟部智慧財產局員工消費合作社印製 以下’參照圖面詳細説明本發明之實施形態。又，在爲 了説明發明實施形態的全圖中，有同—功能的附上同一符 號’其反覆的説明省略。 (實施形態1 ) 在本實施形態，就將本發明適用於爲四方向引線排列構 造的QFP (Quad £latPack package)型半導體裝置之例加以説 明。 首先，就半導體裝置的概略結構用圖1至圖6加以説 明。圖1爲除去爲本發明實施形態1的半導體裝置之樹脂 -10- 本紙^尺度_中關家標準（CNS)A4規格（21G X 297公爱） 線 508702 經濟部智慧財產局員工消費合作社印製 A7 ----— _B7^___ 五、發明說明（8 ) 密封體上部的狀態的平面圖，圖2爲沿著圖1之Α·Α線的 截面圖，圖3爲沿著圖i之Β-Β線的截面圖，圖4爲沿著 圖1 I C-C線的截面圖，圖5爲前述半導體裝置的要部透 視圖’圖6爲圖3的面部擴大截面圖。 如圖1、圖2、圖3及圖4所示，本實施形態之半導體 裝置1係下述結構；在支持引線3和輔助引線4交叉的交 叉部5裝載半導體晶片1〇，以樹脂密封體13密封此半導 體晶片10。 半導體晶片10的平面形狀以方形狀形成，在本實施形 態例如以由9 [mm] X 9 [mm]的外形尺寸構成的正方形形 成，。半導體晶片10係下述結構：例如以由單晶矽構成的 半導體基板及形成於此半導體基板上的配線層爲主體。這 種情況的半導體晶片10有3 χ 1〇-6[irc]程度的熱膨脹係 在半導體晶片10之電路形成面（一主面）1〇χ作爲電路 系統，例如形成邏輯電路系統或使邏輯電路系統和記憶電 路系統混在一起的混合電路系統等電路系統。這些電路系 統馬形成於半導體基板的半導體元件及電氣連接此此半導 to凡件間的配線等所構成。此外，在半導體晶片忉之電 各形成面10Χ，沿著其電路形成面1〇χ各邊形成多數電杨 (搭接接墊）11 。多數電極Π各肩透過配線電氣連接二^ Τ體元件，該半導體元件形成於半導體晶片10配線層中 最上層的配線層，主要是構成電路系統。多數電極u各 自例如以銘（A1)或銘合金等金屬膜形成。 中國國家標準（CI\TS)A4 規格（21〇 X 观--一 — -----一----------裝---- (請先閱讀背面之注一‘一||一，1__ n n i ϋ -線· 508702 經濟部智慧財產局員Η消費合作社印製 A7 B7_ _五、發明說明（9 ) 樹脂密封體13的平面形狀以方形狀形成，在本實施形 態例如以由14 [mm] X 14 [mm]的外形尺寸構成的正方形形 成。樹脂密封體13作爲謀求低應力化的目的，例如以添 加苯酚系硬化劑、矽及填料等的聯苯系或鄰甲酚酚醛清漆 系樹脂形成。這種情況的樹脂密封體13有13 X l〇_6[l/°C] 程度的熱膨脹係數。 樹脂密封體13的形成使用適合大量生產的傳邊模塑 (transfer moulding)法。傳邊模塑法係一種使用具備槽（p〇t) 部、流道（runner)部、樹脂注入澆口部及模穴部等的成型 模具，從槽部通過流道部及樹脂注入澆口部，將樹脂加壓 注入模穴内而形成樹脂密封體的方法。 在半導體晶片10外周圍外側，沿著樹脂密封體13各邊 排列多數引線2。多數引線2各自係下述結構：遍及樹脂 密封體13内外延伸，具有内部引線部2A :位於樹脂密封 體13内部；及，外部引線部2B :位於樹脂密封體13外 部。 多數引線2各自之内部引線部2a透過導電性細線12電 氣連接於半導體晶片10之電極丨丨，多數引線2各自之外 邵引線部2B例如形成鷗形翼（guU〜叫）形狀作爲表面安裝 引、、泉形狀。就細線12而言，例如使用金（Au)線。就細線 2的連接方法而言，例如使用將超音波振動併用於熱壓 接的搭接（bonding)法。 支持引、、泉3 、輔助引線4、細線等和半導體晶片1〇 共同以樹脂密封體13密封。 ^標準----—-- (請先閱讀背面之注意事項再^^頁) i裝 訂： ;線- 508702 五、發明說明（10 ) ^持引線3如圖！及圖3所示，從樹脂密封體η之第 2部以向其相反側之第二角部⑽延伸，同時如棒過 晶片1〇互相對向的第一角部、第二角部議 =地延伸。即，本實施形態之支持引線
岔封體13之第一角部13A釦m —含、 W 伸。 F A和弟—角邵13B的對角線上延 2持引線3如圖3所示，係具有引線部^和引線部3B 的:構。引線部3八在其板厚方向（上下方向）配置於和圖 2所示的引線2之内部引線部2Α相同的位置。引線部沾 在其板厚万向(上下方向)配置於比圖2所示的引線2之内 部引線部2Α下方的位置。 彳助引線4如圖1及圖4所示，從樹脂密封體13之第 ^ F 13C向其相反側四角部13D延伸，同時如橫過 +導體晶片1〇互相對向的第三角部i〇c、第四角部· ^自般地延伸。即，本實施形態之輔助引線4在連結樹脂 *封把13心第二角邵13C和第四角部13〇的對角線上延 伸。 經濟部智慧財產局員工消費合作社印製 i Μ--- (請先閱讀背面之注意事項再本頁) .線· 輔助引線4如圖4所示，係具有引線部4八和引線部犯 的結構。引線部4A在其板厚方向(上下方向)配置於和圖
。所不的支持引線3之引線部3A相同的位置。引線部4B 在其板厚方向(上下方向)配置於和圖3所示的支持引線3 之引線部3A相同的位置。 在樹脂密封體13之第-角部UA如圖5所示，留下声 口斷開痕跡13X。洗口斷開痕赫13χ因分離連結於樹脂： i紙張尺國家標準（CNS)A4規格（21Q x -13- 508702 A7 B7 五、發明說明（11 ) 封體13的澆口流道樹脂而產生。因此，本實施形態之半 導體裝置1係下述結構：在樹脂密封體13之第一角部 13A有樹脂注入部。 半導體晶片10如圖3所示，透過膠帶8黏接固定於支 持引線3之引線部3B。膠帶8以沿著支持引線3長度方 向的形狀形成。在本實施形悲’膠帶8在將一部位拉出於 半導體晶片10外側的狀態貼在支持引線3之引線部3B 上。此外，膠帶8如在支持引線3長度方向連續般地貼在 支持引線3之引線部3B上。即，本實施形態之半導體晶 片10透過沿著支持引線3長度方向延伸的長形膠帶8黏 接固定於支持引線3之引線部3B。
膠帶8不限於此，如圖6所示，係下述結構〆例如在樹 脂基材8A兩主面（正反面）有黏接層8B。樹脂基材8A例 如以有2·5 X 10-5[irC]程度的熱膨脹係數的聚醯亞胺 (polyimide)系樹脂形成。黏接層例如以有5 X 程度的熱膨脹係數的聚醚氨基亞胺系或環氧系熱可塑性樹 脂或熱硬化性樹脂形成。 經濟部智慧財產局員工消費合作社印製 膠帶8厚度因在支持引線3黏接固定半導體晶片時的熱 壓接而少許變薄。在熱壓接半導體晶片1〇之前，膠帶8 厚度爲約0.061 [mm]程度，樹脂基材8A厚度爲約〇 〇25 [腿]程度，黏接層犯厚度爲約〜〇〇18[叫程度。在熱壓 接半導體晶片10後的膠帶8厚度爲約〇 〇5 [mm]程度。 膠帶8不雙支持引線3的引線寬度影響，可加厚厚度。 因此，可按照起因於支持引線3和半導體晶片ι〇的熱臉 A7 B7 12 五、發明說明（ 脹係數差的應力設定膠帶8厚度。 •---”----------裝--- (請先閱讀背面之注意事項再本頁) 支持引線3例如以0.3〜0.5 [mm]程度的引線寬度形成。 即’支持引線3以部分地支持和半導體晶片10之電路形 成面1〇X對向的背面（其他主面）10Y的形狀形成。 又’在本實施形態之説明，係以支持引線3 、輔助引線 4各自爲一條引線加以説明，但以交叉部$爲界，也可以 將支持引線3、輔助引線4各自看作二條引線。 其次’就用於前述半導體裝置1製造的引線框架概略結 構使用圖7加以説明。圖7爲引線框架平面圖。 如圖7所示’引線框架LF1係下述結構：在以平面方形 狀的框體7蚊的區域内具有| 了進行電氣導通仲介的多/ 數引、泉2爲了支持半導體晶片1〇的支持引線3 、爲了 彌補支持引線3機械強度的輔助引線4等。引線框架 係下述結構：在框體7之第—角部7A_脂注人部。 •線. 經濟部智慧財產局員工消費合作社印制π 多數引線2分割成四個引線群，框體7之各框部配置四 個引線群各自。各引線群之引線2沿著框體7之各框部排 列。各引線群之引線2係下述結構：具有内部引線部 2A :配置於樹脂密封體内部；及，外部引線部2B :配置 於樹脂密封體外部。各引線群之引線2爲連接條6所互相 連結而一體化，該連接條6係防止形成樹脂密封體時的樹 脂溢出。各引線群之引線2之外部引線部2b與框體7 一 體化。 支持引線3從框體7之第-角部7A向其相反側之第二 角部7B延伸。支持引線3 —端側連結於框體7之第—角 -15 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X ) 508702 A7 B7 &^部智慧財產局員工消費合作社印#,';々 五、發明說明（、13 ^ 支持引線3他端側連結於連接條6。即，支持引 線3在引線框架LF1 ，在連結框體7之第一角部7A和第 二角部7B的對角線上延伸。 輔助引線4從框體7之第三角部7C向其相反側之第四 角邵7D延伸。輔助引線4 一端側及他端側連結於連接條 6 °即’輔助引線4在引線框架LF1 ，在連結框體7之第 二角邵7C和第四角部7〇的對角線上延伸。 支持引線3和輔助引線4在以框體7規定的區域的中央 #人叉’互相連結。在支持引線3、輔助引線4各自施以 爲了比連接細線（Wire)的引線2連接面使半導體晶片1〇背 面更加偏於其背面側的彎曲加工。 膠帶8貼在支持引線3之晶片裝載部上。膠帶8以沿著 支持引線3長度方向的形狀形成。在本實施形態，膠帶8 如在支持引線3長度方向連續般地貼在支持引線3之引線 部3B上。此外，㈣8以和支持引線3的引線寬度大致 同樣的寬度形成。 引線框架LF1例如以有17 χ 1〇-δ[ιΑ：]程度的熱膨脹係數 的銅系合金材料形成。引線框架LF1係對金屬板施以蝕刻 1或冲壓加工，形成引線2、支持引線3、輔助引線4 等’其後對支持引線3、輔助以綠j々a ^ 補助線4各自施以沖壓加工， 其後將膠帶8貼在支括q 、 夂待？丨線3 I晶片裝載部上而形成。 又’由鐵-錄（例如鍊本右盘心+ 果。有羊42或5〇 [%])系合金材料構 成的引線框架有4·3 X 1〇-6「1/〇门 ]“度的熱衫脹係數。 膠帶8如圖8 (顯示膠帶加姑 V刀狀怨的典型平面圖）及圖9 丨 — J!! -裝 i . ί < (請先閱讀背面之注意事項本頁) 訂- -參 -16- 508702 A7 五、發明說明（ (沿考圖8之D_D線的典型截面圖)所示，係使用加工夾具 6切斷加工預疋寬度的窄帶材⑽b 忪㈣η而形成。通 常，切斷加工係物帶材15長邊(長度方向)切口成爲 直角，地配置t帶材15而進行，但如圖iq (顯示膠帶加 工狀悲的典型平面圖）所示，藉由對於_帶材15長邊切口 成爲銳角般地配置窄帶材15而進行，可從同—窄帶材Η =成長度不同的膠帶S。這種情況，膠帶8的平面形狀成 爲平行四邊形。 其次，/尤前述半導體裝置1之製造方法使用圖u至圖 13加以况明。圖u爲顯示製程到細線搭接製程結束的狀 態的平面 '，目12及圖13爲説明模塑製程的截面圖。 又^圖12爲在和圖丨之A-A、線對應的位置的截面圖，圖 13爲在和圖1 < C-C線對應的位置的截面圖。 首先，準備圖7所示的引線框架LF1 ，同時準備圖12 及圖13所示的成型模具2〇 。成型模具2〇係下述結構： 具有杈穴邵21 :以上模2〇A和下模2〇B形成；樹脂注入 此口邵22 :連結於模穴部21 ;流道部23 :連結於樹脂 /入此口 4，及，槽邵：未圖示，但連結於流道部Μ。 其/人，在支持引線3之晶片裝載部透過膠帶8黏接固定 半導體晶片10 。以熱壓接進行半導體晶片1〇的黏接固 疋。在此製程雖然加熱支持引線3 、半導體晶片1〇各 自，但因按照起因於支持引線3和半導體晶片1〇的熱膨 脹係數差的應力設足膠帶8厚度，所以不發生半導體晶片 10從支持引線3脱落這種缺陷。 ;---一----------裝—— (請先閱讀背面之注意事項卜ί二 訂· 線· 經濟部智慧財產局員工消費合作社印製
(210x297 公釐） 508702 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（15 其次，以導電性細線u雷 ,τ 乳連接半導體晶片10之電極 11和引線2之内部引線部2A。 厭拉从π V1 以知超晋波振動併用於熱 壓接的格接（bonding)法進行細線 ατ 戈12的連接。在此製程雖然 加煞支持引線3 、半導體晶片 .^ 巧10各自，但因按照起因於 支持引線3和半導體晶片1〇 々為膨脹係數差的應力設定 膠V 8厚度’所以不發生丰壤鱗曰 —^ 導叫片10從支持引線3脱 洛這種缺陷。圖11顯示到此的製程。 其次，如圖12及圖13蛴一 ,, 所π，如框體7之第一角部7A (樹脂注入部）位於成型模具 谢 <樹〗日 >王入兜口部22般地 配置於成型模具20之上模20A 4 丁 π 上筷20Α和下模2〇Β之間，在模穴 邵22内配置半導體晶片1〇 ^ 引線2 <内邵引線部、支持 引線3、輔助引線4、細線12等。 其次，從槽部通過流道部23及樹脂注入洗口部22將樹 脂加壓注入模穴部21 Θ，樹脂密封半導體晶片10、引線 2之内部引線部、支持引線3、輔助引線4、細線12等。 在此製程，由於半導體晶片1〇黏接固定於從樹脂注入澆 口部22向反澆口側延伸的支持引線3 ，所以可抑制因加 壓注入模穴邵21内的樹脂流動而產生的半導體晶片上 下方向的變動。此外，支持引線3連結於輔助引線4，支 持引線3的機械強度爲輔助引線4所彌補，所以可抑制因 加壓注入模穴邵21内的樹脂流動l而產生的半導體晶片j 〇 上下方向的變動。 其次，從成型模具20取出引線框架LF1 ，其後分離連 結於樹脂密封體13之第一角部13Α的澆口流道樹脂，其 -18 - ---一---1 I I I I I I · I I (請先閱讀背面之注意事項再本頁) · •線· 木纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 508702 A7 B7 五、發明說明（16 ) 後切斷連結引線2間的連接條6，其後從框體7切斷引線 2之外邵引線部2B，其後將引線2之外部引線部2B例如 形成鷗形翼（gull wing)形狀作爲表面安裝型形狀，其後從 框體7切斷支持引線3及輔助引線4，圖1至圖6所示的 半導體裝置1大致完成。 此後，半導體裝置1施以溫度周期試驗，作爲製品出 貨。作爲製品出貨的半導體裝置〗裝在安裝基板上。溫度 周期試驗側如以在-55[。〇]溫度下1〇分鐘、在15〇rc]溫度 下10分鐘爲一周期，在此條件下進行1000周期。即使施 以這種溫度周期試驗，本實施形態之半導體裝置丨在樹脂 密封體13也不產生龜裂。 如此，根據本實施形態，可得到以下效果： ⑴半導體晶片10透過膠帶8黏接固定於支持引線3。 由此，膠帶8不受支持引線3的引線寬度影響，可加厚厚 度。因此’可按照起因於支桂括， 狩？ I、，泉J和半導體晶片10的 熱膨脹係數差的應力設定膠帶8 ^ ’ /f /子度，所以小晶片搭接製 程後可抑制半導體晶片10從彡 々炎持引線3脱落這種缺陷等 發生。此結果，可提高半導靜磬 q干爷把裝置1在組合製程的良率。 此外，由於可按照起因於去 、叉待引線3和半導體晶片10 的熱膨脹係數差的應力設定膠 ^ ^ 帶厚度，所以可提高使用 由銅系a至材料構成的引線框架 人& 木丄F1的半導體裝置1在組 合製程的艮率。 (2)半導體晶片10黏接固金、人〜 万；從樹脂注入澆口部向反澆 口側延伸的支持引線3 0由 ’可抑制因加壓注入模穴部 ___- 19 度適用中國國家標準 , 1 裝--- (請先閱讀背面之注意事項再本頁) · •線. 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 ^m/ΌΖ 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（17 21内的樹脂流動而產生的半 ^ 7牛導植印片W上下方向的變 動，所以可抑制半導體晶片10、 而 、，，田、，泉12寺從樹脂密封體 路出的缺陷。此結果，可提 程的良率。 導-裳置i在組合製 二？於可抑制半導體晶片10、細線12等從樹脂密 封月豆路出的缺陷，所以可使樹脂密封體13厚度變薄， 可謀求半導體裝置〗薄型化。 (:)支：引線3連接於輔助引線4。由此，支持引線3的 機械強度爲輔助引線4所彌補 、二 η用所以可抑制因加壓注入模 八部21内的樹脂流動而產生的半導曰& 變動。 〕牛導缸叩片10上下方向的 (4)半導體晶片10從相 相對向的弟一角部10A遍及第二 角部廳黏接固定於支持引線3。由此，比黏接固定半導 體晶片1〇中央部的情況，可抑制因加壓注入模穴部21内 的树脂流動而產生的支持引線3上下方向的變動。 ⑺支持引線3如橫過半導體晶片1Q互相對向的兩個角 部般地延伸，輔助引線4如橫過半導體晶片 1〇互相對向的其他兩個角部（⑽、_)般地延伸。由 此，在半導體晶片1〇和引岣乂、山、 51、·泉2則鲕邵之間支持引線3及 輔助引線4不存在，所以即使細線12中間部下垂，也可 抑制支持引線3及輔助引轉4 $ 拥助W，、、泉4和加線12的接觸。細線12 中間邵下垂是細線12長度越長越顯著。 此外’即使縮小丰壤㈣曰 九猫』十導肢叩片10的外形尺寸，在半導體 晶片10和引線2前端部> pEj 士 P <間支持引線3及輔助引線4也 — —--------------------------------—-- - 20 衣紙張尺/£適时目國家標準(CNS)A4 (請先閱讀背面之注意事項再本頁) 裝 •線 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（is ) 不存在，即使細線12中間部下4 ，支持引線3及輔助引 、.泉4和細線12也不接觸，所以 曰#1Π , 裝載外形尺寸不同的4 導《豆日日片10 。此結果，可謀求可裝都从# 裝載外形尺寸不同的專 導胆:晶片10的引線框架標準化。 又，在本實施形態係就使膠帶 ^ ^ ^ s的寬度和支持引線3的 引4寬度相同之例加以説明，但如圖14所示，也可以比 支持引線3的引線寬度W1,縮小膠帶8的寬度W2。 此外，在本實施形態係就膠帶 V S如在支持引線3長度方 向連續般地貼在支持引線3 f夕心丨上 抒卜果上〈例加以説明，但膠帶8如 圖15所示，也可以如在支持引 行5丨、，泉3長度万向散佈般地貼 上。這種情況，膠帶8的貼上作業容易。 此外，在本實施形態係就使膠帶8的寬度和支持引線3 的引線寬度相同之例加以説明，但如圖16所示，也可以 比支持引線3的引線寬度W1增大膠帶8的寬度—。 此外，也可以使用圖17所示的引線框架—製造半導 體裝置。引線框架LF2係廢除輔助引線4的結構。即使使 用此引線框架LF2的情況，也可以得到和前述實施形態同 樣的效果。此外，絲輔助引線4可擴大引線2的排列間 距，所以可抑制因形成樹脂密封體時的樹脂流動而產生的 細線間短路。 此外，也可以使用圖18所示的引線框架lF3製造半導 體裝置。引線框架LF3係下述結構：在支持引線3和輔助 引線4的乂叉邵形成比支持引線3、輔助引線4各自的引 線寬度寬的接墊25 。即使使用此引線框架LF3的情況， -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
(請先閱讀背面之注意事項本頁) 508702 A7 B7 五、發明說明（l9 經濟部智慧財產局員工消費合作社印製 也了以侍到和纟!I述實施形態同樣的效果。此外，支持引線 3對於彎曲的強度變高，所以可更加抑制因形成樹脂密封 體時的樹脂流動而產生的支持引線3上下方向的變動。 此外，，也可以使用圖19所示的引線框架LF4製造半 導體裝置。引線框架LF4係下述結構：在支持引線3和輔 助引線4的交叉部形成接墊25 ，再在接墊25周圍形成比 支持引線3 、辅助引線4各自的引線寬度少許寬的小接塾 即使使用此引線框架LF4的情況，也可以得到和前 述實施形態同樣的效果。 此外，也可以使用圖20所示的引線框架LF5製造半導 體裝置。引線框架LF5係下述結構：在支持引線3和輔助 引線4的交叉部形成接墊25 ，再如離開接墊25般地在支 持引線3 、輔助引線4各自的中途部形成小接墊26 。即 使使用此引線框架LF5的情況，也可以得到和前述實施形 態同樣的效果。 此外，雖然未圖示，但也可以使用比拉出到半導體晶片 10外側的支持引線3邰分的引線寬度加粗和半導體晶片 10重®的支持引線3部分的引線寬度之引線框架製造半 導體裝置。 此外’在本實施形態係就在支持引線3透過膠帶8黏接 固足半導體晶片1 〇之例加以說0，但根據本發明者等的 研討，若有30 [μιη]以上的厚度，則也可以用黏接劑進行 支持引線3和半導體晶片1 〇的黏接固定。 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 請 先 閱 讀· 背 之 注 意 事 項 4 i 裝 訂 線 A7 B7 五、發明說明（2〇 ) 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 (實施形態2 ) 在本實施形態，就將本發明適用於爲二方向引線排列構 埏的SOP (Small Qut七ne £ackage)型半導體裝置之例加以説 明。 首先，就半導體裝置的概略結構用圖21及圖22加以説 明。圖21爲除去爲本發明實施形態2的半導體裝置之樹 脂密封體上部的狀態的平面圖，圖22爲沿著圖21之 線的截面圖。 如圖21及圖22所示，本實施形態之半導體裝置％係 下述、〜構，在支持引線3之晶片裝載部裝載半導體晶片 10，以樹脂密封體I3密封此半導體晶片1〇。 半導體晶片10的平面形狀以方形狀形成，在本實施形 態例如以長方形形成。在半導體晶片1〇之電路形成面 ，沿著與其電路形成面互相對向的長邊形成多數 %極11 。树脂抵封體13的平面形狀以方形狀形成，在本 貫施形態例如以長方形形成。 在半導體晶片10外周圍外侧，沿著樹脂密封體13互相 對向的兩個長邊排列多數引線2。多數引線2各自係下述 結構：遍及樹脂密封體13内外延伸，具有内部引線部 2A :位於樹脂密封體13内部；及，外部引線部2B :位 於樹脂密封體13外部。 ^ 多數引線2各自之内部引線部2A透過導電性細線12電 氣連接於半導體晶片10之電極η，多數引線2各自之外 部引線部2Β例如形成鷗形翼（guUwmg)形狀作爲表面安裝 ---”----------裝·—— 請先閱讀背面之注意事項再本頁) 訂· -線·
五、發明說明（u ) ，狀支持引線3、細線12等和半導體晶片丨〇共同 以樹脂密封體13密封。 支持引線3在連接樹脂密封體13之第一邊13X中央部 和，、相反側之第二邊13γ巾央部的假想線上延#，同時如 杈過半導體晶片10背面互相對向的第一邊⑽、第二邊 10T各自般地延伸。 在樹脂密封體13之第一邊13X雖然未圖示，但留下澆 開痕跡/九口所開痕跡因分離連結於樹脂密封體13 的％ 口流道樹脂而產生。因此，本實施形態之半導體裝置 3〇係下述結構··在樹脂密封體13之第一邊ΐ3χ中央部有 樹脂注入部。 半導體晶片10透過膠帶8黏接固定於支持引線3之引 線部3Β。膠帶8以沿著支持引線3長度方向的形狀形 成。在本實施形態，膠帶8在將一部分拉出於半導體晶片 10外側的狀態貼在支持引線3之引線部3Β上。此外，膠 帶8如在支持引線3長度方向連續般地貼在支持引線3之 引線部3Β上。即，本實施形態之半導體晶片ι〇透過沿著 支持引線3長度方向延伸的長形膠帶8黏接固定於支持引 線3。 、 膠帶8不文支持引線3的引線寬度影響，可加厚厚度。 因此，可按照起因於支持引線3〜和半導體晶片1〇的^膨 脹係數差的應力設定膠帶8厚度。 支持引線3例如以程度的？丨線寬度形成。即， 支持引線3以部分地支持和半導體晶片1〇之電路形成面 -24- 508702 A7 B/ 五、發明說明（22 ) 10X對向的背面（其他主面）10Y的形狀形成。 其次，就用於前述半導體裝置30製造的引線框架概略 結構使用圖23加以説明。圖23爲引線框架平面圖。 如圖23所示，引線框架LF6係下述結構：在以平面方 形狀的框體7規定的區域内具有爲了進行電氣導通仲介的 多數引線2 、爲了支持半導體晶片10的支持引線3等。 引線框架LF1係下述結構：在框體7之第一框部7χ有樹 脂注入部。 多數引線2分割成兩個引線群，兩個引線群各自配置於 框體7互相對向的兩個框部。各引線群之引線2沿著框體 7之各框部排列。各引線群之引線2係下述結構：具有内 邵引線邵2Α :配置於樹脂密封體内部；及，外部引線部 2Β :配置於樹脂密封體外部。各引線群之引線2爲連接 條6所互相連結而一體化，該連接條6係防止形成樹脂密 封體時的樹脂溢出。各引線群之引線2之外部引線部π 與框體7 —體化。 支持引線3從框體7之第一框部7 、| 甲夬#向其相反側 經濟部智慧財產局員工消費合作社印制π 之弟二框部7Υ中央部延伸。支持引線3 一端側連社於框 體7之第-框部7Χ，支持引 '線3他端側連結於連接修 6。即’支持引線3在引線框架咖，在連結框 一框邵7X和第二框部7γ的對角線上延伸。 膠帶8貼在支持引線3之晶片裝載部上。膠帶m 支持引線3長度方向的形狀形成。在本實施㈣8 如在支持引線3長度方向連續般地貼在支持引線3之^ 508702 A7 B7 五、發明說明（23 ) 部3B上。此外，膠帶8以和支持引線3的引線寬度大致 同樣的寬度形成。 其次，就前述半導體裝置30之製造方法加以説明。 首先’準備圖23所示的引線框架LF6 ，同時準備成型 模具。成型模具偉下述結構：具有模穴部：以上模和下模 形成；樹脂注入澆口部··連結於模穴部；流遒部··連結於 樹脂注入澆口部；及，槽部··連結於流道部。 其次，在支持引線3之晶片裝載部透過膠帶8黏接固定 半導體晶片10 。以熱壓接進行半導體晶片1〇的黏接固 定。在此製程，雖然加熱支持引線3 、半導體晶片ι〇各 自，但因按照起因於支持引線3和半導體晶片1〇的熱膨 脹係數差的應力設定膠帶8厚度，所以不發生半導體晶片 10從支持引線3脱落這種缺陷。 其次，以導電性細線I2電氣連接半導體晶片1〇之電極 η和引線2之内部引線部2A。以將超音波振動併用：: 壓接的搭接法進行細線12的連接。在此製程，雖然力、 支持引線3、半導體晶片H)各自，但因按^因;^ = 經濟部智慧財產局員工消費合作社印製 引線3和半導體晶片1〇的熱膨脹係數差的應力設定膠册、 厚度，所以不發生半導體晶片1〇從φ ^ 缺陷。 …引線3脱落這種 其次，如框體7之樹脂注入部拉於成型模且之樹卜、 澆口部般地配置於成型模具之上模和 广玉入 内配置半導體晶片10 、引線2之内 吴八邱 3、細線12等。 待引轉 508702 經濟部智慧財產局員工消費合作社印製 _B7 五、發明說明（24 ) 其次，從槽部通過流道部及樹脂注入澆口部而將樹脂加 壓注入模穴部内，樹脂密封半導體晶片10 、引線2之内 部引線部、支持引線3 、細線12等。在此製程，由於半 導體晶片1 〇黏接固定於從樹脂注入洗口部向反洗口側延 乂 伸的支持引線3 ,，所以可抑制因加壓注入模穴部内的樹脂 流動而產生的半導體晶片10上下方向的變動。 其次，從成型模具取出引線框架LF6，其後分離連結於 樹脂密封體13之第一邊13X的澆口流道樹脂，其後切斷 連結引線2間的連接條6，其後從框體7切斷引線2之外 部引線部2B，其後將引線2之外部引線部2B例如形成鷗 形翼（gull wing)形狀作爲表面安裝型形狀，其後從框體7 切斷支持引線3 ，圖21及圖22所示的半導體裝置30大 致完成。 如此，即使在本實施形態，也可以得到和前述實施形態 1同樣的效果。 以上，根據前述實施形態具體説明了由本發明者所完成 的發明，但本發明並不限於前述實施形態，當然可在不脱 離其要旨的範圍作各種變更。 例如本發明可適用於爲一方向引線排列構造的SIP (盔ingle In-line Eackage)型、ZIP (Zigzag In-line £ackage)型等半 導體裝置。 - 此外，本發明可適用於爲二方向引線排列構造的S〇J (盔mall Q_ut-line 工-leaded Package)型、TSOP (工hin Small Q_ut-line package)型等半導體裝置。 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---P----------裝.— (請先閱讀背面之注意事項本頁) 訂： •線 508702 A7 _B7_ 五、發明說明（25 ) 此外，本發明可適用於爲四方向引線排列構造的QFJ (Quad Flatpack J-leaded Package)型等半導體裝置。 經濟部智慧財產局員工消費合作社印製 -28- HI iBJ i_l— n al·— §mm§ n in n I ^1^^^· _§§ an J汁4 (請先閱讀背面之注意事項本頁) .線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 508702
    修止/更正/補羌 罘88113382號專利申請安 中文申凊專利範圍修正本(9〇年7⑴ 申請專利範圍 1. 一種半導體裝置， -主…夕心 具有半導體晶片··在 王面开y成多數電極；傲 a 曰片·夕盤 、曰达、封體：密封前述半導體 朽^ ^ + 乱連接於前述半導體晶片之電 極，遍及則述樹脂密封體 且門外延伸；及，支持引線： I分地支持和料半導心片—主㈣向的其他主 如述半導體晶片透過膠德 運幻胗T黏接固定於前述支持引線 者0 2. -種半導體裝置’其特徵在於：具有半導體晶片：以 万形狀形成平面，在一主面形成多數電極：樹脂密封 體··以方形狀形成平面，穸 ^ 在封則述+導體晶片；多數 引線：電氣連接於前述半導體晶片之電極’遍及前述 樹脂密封體内外延伸…支持引線：部分地支持和 前述半導體晶片-主面對向的其他主面，如橫過前述 半導體晶片互相對向的兩個角部般地延伸， 前述半導體晶片透過膠帶黏接固定於前述支持引線 者。 3. 經濟、部中央樣隼局員工消費合作社印製 一種半導體裝置，其特徵在於：具有半導體晶片：以 方形狀形成平面，在一主面形成多數電極；樹脂密封 體·以方形狀形成平面，密封前述半導體晶片；多數 引線：電氣連接於前述半導體晶片之電極，遍及前述 樹脂密封體内外延伸；及，支持引線：部分地支持和 前述半導體晶片一主面對向的其他主面，如橫過前述 半導體晶片互相對向的兩個邊般地延伸， 木紙浪尺度適用中國國家橾準（CNS ) A4規格（2i〇X297公瘦） 508702六、申請專利範圍 ABCD 者 前述半導fl晶片透過膠帶黏接固定於前述支持引線 4. 5. 經濟部中央標準局員工消費合作社印策 了種半導^裝置，其特徵在^:I有半導體晶片：以 方形狀形成平自’在-主面形成多數電極；樹脂密封 體·以万形狀形成平面，密封前述半導體晶片：多數 引線：電氣連接於前述半導體晶片之電極，遍及前述 樹脂密封體内外m支持引線：部分地支持和 煎述+導體晶片一主面對向的其他主面，前述樹脂密 封體在第一角部有樹脂注入部， 前述支持引線從前述樹脂密封體之第一角部向其相 反側之第二角部延伸， 前述半導體晶片透過膠帶黏接固定於前述支持引線 者。 了種半導體裝置，其特徵在於：具有半導體晶片··以 万形狀形成平面，纟一主面形成多數電極;樹脂密封 體：以方形狀形成平面，密封前述半導體晶片；多數 引線：電氣連接於前述半導體晶片之電極，遍及前述 樹脂密封體内外延伸；&，支持引線：部分地支持和 前述半導體晶片-主面對向的其他主面，前述樹脂密 封體在第一邊中央部有樹脂注入部， 山 則述支持引線在連結前述樹脂密封體之第一邊中央 邛和其相反側之第一邊中央部的假想線上延伸， 則述半導體晶片透過膠帶黏接固定於前述支持引線 者。 (請先閲讀背面之注意事項再填寫本頁) 訂 ΦΙ. -2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董—
    申請專利範
    申Μ專利範圍第1至5項中任一項之半導體裝置， 7其中可述膠帶係在樹脂基材兩主面有黏接層的結構。 申叫專利範圍第1至5項中任一項之半導體裝置， 、中則述膠帶以沿著前述支持引線長度方向的形狀形 成。 申叫專利範圍第1至5項中任一項之半導體裝置， /、中則逑膠帶在將一部分拉出到前述半導體晶片外側 的狀怨貼在前述支持引線上。 9·如申請專利範圍第！至5項中任一項之半導體裝置， 其中前述膠帶如在前述支持引線長度方向連績般地貼 在前述支持引線上。 10·如申清專利範圍第i至5項中任一項之半導體裝置， 其中前述膠帶如在前述支持引線長度方向散佈般地貼 在前述支持引線上。 11.如中請專利範圍第i至5項中任—項之半導體裝置， 其中如述支持引線由銅或銅系材料構成。 12_ —種半導體裝置之製造方法，其特徵在於：係具有半 導體晶片··在一主面形成多數電極；樹脂密封體：密 封前述半導體晶片；多數引線：電氣連接於前述半導 體晶片之電極，遍及前述樹脂密封體内外延仲；及， 支持引線··部分地支持和前述半導體晶片一主面對向
    本紙張尺度適用中國國家標準（CNS ) A4規格（
    210X297公釐） 508702 ABCD 六 圍範利專請中 經濟部中央標隼局員工消費合作社印製 製程： 卞備引線框架’該引線框架具有以方形狀形成平面 7框體、支持於前述框體的多數引線、支持於前述框 體的支持引線及貼在前述支持引線上的膠帶，前述框 體在第一角部有樹脂注入部，前述引線有内部引線部 及外部引線部，前述支持引線從前述框體之第一角部 向其相反側之第二角部延伸，同時準備成型模具，該 成型杈具具有以上模和下模形成的模穴部及連結於前 述模穴部的樹脂注入澆口部的製程； 在前述支持引線透過前述膠帶黏接固定半導體晶片 的製程； 以導電性細線電氣連接前述半導體晶片之電極和前 述引線之内部引線部的製程；及 如前述框體之樹脂注入部位於前述樹脂注入繞口部 般地在如述成型模具之上模和下模之間配置前述引線 框架，其後通過樹脂注入澆口部將樹脂注入前述模穴 部内而密封前述半導體晶片、引線之内部引線部、支 持引線及細線的製程者。 14. 一種半導體裝置之製造方法，其特徵在於：具備下述 製程： 準備引線框架’該引線框架具有以方形狀形成平面 的框體、支持於前述框體的多數引線、支持於前述框 體的支持引線及貼在前述支持引線上的膠帶，前述框 體在第一框邵中央部有樹脂注入部，前述引線有内部 -4- (請先閱讀背面之注意事項再填寫本頁) -I I ? 訂 争· 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ^U8/U2 經濟部中央榡隼局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 引泉部及外部引線邵，前述支持引線在連結前述框體 之第框部中央邵和其相反側之第二框部中央部的假 想線上延伸，同時準備成型模具，該成型模具具有以 上模和下模形成的模穴部及連結於前述模穴部的樹脂 注入澆口部的製程； 在丽述支持引線透過前述膠帶黏接固定半導體晶片 的製程； 以導電性細線電氣連接前述半導體晶片之電極和前 述引線之内部引線部的製程；及 如蚰述框體之樹脂注入部位於前述樹脂注入澆口部 叙地在前述成型模具之上模和下模之間配[前述引線 框架，其後通過樹脂注入澆口部將樹脂注入前述模穴 部内而密封前述半導體晶片、引線之内部引線部、支 持引線及細線的製程者。 15.如申請專利範圍第12至14項中任一項之半導體裝置 <製造方法，其中前述膠帶係在樹脂基材兩面有黏接 層的結構。 w如申請專利範圍第12至14項中任一項之半導體裝置之 製造方法，其中前述膠帶以沿著前述支持引線長度方 向的形狀形成。 17·如申請專利範圍第丨2至14項中任一項之半導體裝置之 製造方法，其中前述膠帶如在前述支持引線長度方向 連續般地貼在前述支持引線上。 18·如申請專利範圍第12至14項中任一項之半導體裝置之 本紙張 家標準（CNS) Α4· ( (請先閲讀背面之注意事項再填寫本頁)
    508702 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標隼局員工消費合作社印製 製造方法，其中前述膠帶如在前述支持？I線長度方向 散佈般地貼在前述支持引線上。 19·如申請專利範圍第12至14項中任一項之半導體裝置之 製造方法，其中前述引線框架由銅或銅系材料構成。 20· 一種半導體裝置，其特徵在於，具有： 半導體晶片，其具有主面及與前述主面對向之背 面’並於前述主面上形成有半導體積體電路及多數個 接墊； 第1支持引線’其支持前述半導體晶片，於第i方 向延伸； 第2支持引線，其支持前述半導體晶片，於與前述 第1万向相異之第2方向延伸，且與前述第i支持引 線交又而形成； 多數個引線，其配置成包圍前 、f M ? 士… 。園月』述弟1支持引線與前 述罘2支持引線之交又部， 二 刀另J具有内部引線部及 與W述内邵引線部一體形成之外部引線部； 多數個導電性細線，其係電， 括、〜、 孔連接於前述多數個引 線t内邵引線部及前述多數個接墊之各者· :脂：封體’其密：前述半導體晶片、前述多數個 點接引線部、前述第1及第2支持引線、前述 黏接層、及前述多數個導電性細線； ^述半導體晶片係配置於第1 叉部上， 及弟2支持引線之交 前述第1㈣2支持料其料料_晶片於平 -6 _ 本紙張尺度適用中關家標準（CNS ) M規格（21G><297公董) (請先閲讀背面之注意事項再填寫本頁) 訂 ΦΙ. )⑽ 702 )⑽ 702 經濟部中夬橾隼局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 面上重璺又部分的面積，係小於前述半導體晶片的面 積， 則述半導體晶片，係藉由於前述半導體晶片之背面 及則述第1及第2支持引線間所形成之黏接層所固 定， 刖述黏接層，係包含作為基材之絕緣膠帶，及於> 述絕緣膠帶兩面所形成之黏接劑。 21·如申請專利範圍第2〇項之半導體裝置，其中前述第i 方向及前述第2方向大致成直角交叉。 22.=申請專利範圍第21項之半導體裝置，其中前述樹脂 密封體係四角形，前述多數個引線之外部引線係由前 述樹脂密封體之4邊向外突出，前述第丨及第2支持 引線係由前述交又部向前述樹脂密封體之4個角部延 伸。 23·如申請專利範圍第2〇項之半導體裝置，其中前述半導 體晶片之背面之一部分係與前述第丨及第2支持引線 之父叉部黏接，前述半導體晶片之背面之其他部分係 與前述樹脂密封體直接接觸。 24. 如申請專利範圍第23項之半導體裝置，其中前述半導 體晶片係四角形，前述交叉部附近之前述第1及第2 支持引線之寬度，係較前述半導體晶片之外側部分之 前述第1及第2支持引線之寬度為寬。 25. —種半導體裝置，其特徵在於，具有： 半導體晶片，其具有主面及與前述主面對向之 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐 (請先閲讀背面之注意事項再填寫本頁) 訂 f 申請專利範圍 並万、一述主面上形成有半導體積體電路及多數個 接墊； :片裝載部，其裝載前述半導體晶片； 夕數個支持引線，其係與前述晶片裝載部一體形 成； 夕數個引線’其配置成包圍前述晶片裝載部，且分 別具有内部引線部及與前述内部引線部一體形成之外 部引線部； 夕數個導電性細線，其以電氣連接前述多數個引線 之内部引線部及對應之前述多數個接墊； 樹脂密封體’其密封前述半導體晶片、前述多數個 引線足内部引線部、前述多數個支持引線、及前述多 數個導電性細線； 前述晶片裝載部係具有於第i方向延伸之第丨部 分，及於與前述第丨方向相異之第2方向延伸且與前 述第1部分交又而形成之第2部分， 丽述晶片裝載部其第丨部分及第2部分各自之寬 度，係較前述多數個支持引線之各自寬度為寬， 前述晶片裝載部其第1部分及第2部分各自之兩端 部分’係連接於前述多數個支持引線， 前述晶片裝載部其第丨部分及第2部分之交又部 分，係配置於前述半導體晶片之中央部分， 前述半導體晶片，於前述中央部份及前述周圍部分 處’係由黏接層固定於前述晶片裝載部， -8 本紙張尺度適用中國國家梂準（CNS ) A4規格（210 X 297公釐） 508702 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 前述黏接層，係包含作為基材之絕緣膠帶，及於前 述絕緣膠帶兩面所形成之黏接劑。 26. 如申請專利範圍第25項之半導體裝置，其中前述第1 方向及前述第2方向大致成直角交又。 27. 如申請專利範圍第26項之半導體裝置，其中前述樹脂 密封體係四角形，前述多數個引線之外部引線係由前 述樹脂密封體之4邊向外突出’前述多數個支持引線 係由前述晶片裝載部之第丨部分及第2部分各自之兩 端部分向前述樹脂密封體之4個角部延伸。 28·如申請專利範圍第25項之半導體裝置，其中前述半導 體晶片之背面之一部分係與前述晶片裝載部之第丨部 分及第2部分黏接，前述半導體晶片之背面之其他部 分係與前述樹脂密封體直接接觸。 29·如申叫專利範圍第28項之半導體裝置，其中前述半導 體晶片係四角形，前述晶片裝載部之第丨部分及第2 部分各自之兩端部分，係配置於前述半導體晶片背面 之4個角部之附近。 30· —種半導體裝置，其特徵在於，具有： 半導體晶片，其具有主面及與前述主面對向之背 面’並於前述主面上形成有半導體積體電路及多數個 接墊； 第1支持引線，其支持前述半導體晶片，於第1方 向延伸； 第2支持引線，其支持前述半導體晶片，於與前述 (請先閱讀背面之注意事項再填寫本頁}
    -9- 第丨方向不同之第2方向 線交又而形成； 且與…1支持引 多數個引線，其gpr蓄士，、，甘 ^ 置成以其一端包圍前述第1支持 線與前述第2支持引線之交又部； ， 夕數個導電性細線，並得雷洛 二 /、係屯乳連接於前述多數個引 7 —袖及則述多數個接墊之各個； :脂密封體’其密封前述半導體晶[前述多數個 部分、前述第1及第2支持引線、及前述多 歎個導電性細線； 前述多數個引線之另端部分係從前述樹脂密封體露 出， 前述半導體晶片係配置於第i及第2支持之交 又部上， 則述半導體晶片之背面，係由黏接層固定於前述交 又部附近之前述第1及第2支持引線上， 可述黏接層，係包含作為基材之絕緣膠帶，及於述 &緣膠帶兩面所形成之黏接劑。 31·如申請專利範圍第30項之半導體裝置，其中所形成之 前述交又部附近之前述第丨及第2支持引線各個之寬 度，係較位於前述半導體晶片外側之前述第丨及第2 支持引線各個之寬度為寬。 32·如申請專利範圍第31項之半導體裝置，其中前述第i 方向及前述第2方向大致成直角交叉。 33·如申請專利範圍第32項之半導體裝置，其中前述樹脂 本紙張尺度適用中國國家榡準（CNS )以規格（2丨〇χ297公慶） 508702 A8 B8 C8 D8 六、申請專利範圍 密封體係四角形，前述第1及第2支持引線係由前述 交叉部向前述樹脂密封體之4個角部延伸。 34.如申請專利範圍第30項之半導體裝置，其中前述半導 體晶片之背面之一部分係與前述第1及第2支持引線 之交叉部黏接，前述半導體晶片之背面之其他部分係 與前述樹脂密封體直接接觸。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW088113382A 1998-08-31 1999-08-05 Semiconductor device and method of fabricating the same TW508702B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10245406A JP2000077435A (ja) 1998-08-31 1998-08-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW508702B true TW508702B (en) 2002-11-01

Family

ID=17133188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088113382A TW508702B (en) 1998-08-31 1999-08-05 Semiconductor device and method of fabricating the same

Country Status (7)

Country Link
US (3) US6340837B1 (zh)
JP (1) JP2000077435A (zh)
KR (1) KR100674548B1 (zh)
CN (1) CN1204622C (zh)
MY (1) MY123034A (zh)
SG (1) SG77704A1 (zh)
TW (1) TW508702B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100381892B1 (ko) * 1999-11-24 2003-04-26 삼성전자주식회사 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
WO2004112298A2 (en) * 2003-05-27 2004-12-23 The Trustees Of Columbia University In The City Of New York Multichannel time encoding and decoding of a signal
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
US7102159B2 (en) * 2004-06-12 2006-09-05 Macronix International Co., Ltd. Ultra thin image sensor package structure and method for fabrication
US20060220191A1 (en) * 2005-04-01 2006-10-05 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
JP5428123B2 (ja) * 2006-08-16 2014-02-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7868433B2 (en) * 2008-08-29 2011-01-11 National Semiconductor Corporation Low stress cavity package
CN108701661A (zh) * 2016-03-07 2018-10-23 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110166111B (zh) * 2019-05-24 2021-08-31 上海众执芯信息科技有限公司 一种5g卫星移动通信信号转发器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534251B2 (ja) 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2994510B2 (ja) 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JPH07263470A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体チップの装着方法
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US6002181A (en) 1994-11-08 1999-12-14 Oki Electric Industry Co., Ltd. Structure of resin molded type semiconductor device with embedded thermal dissipator
JPH08204107A (ja) 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JPH09111204A (ja) 1995-10-16 1997-04-28 Shinko Electric Ind Co Ltd 導電性接着テープおよびこれを用いた半導体装置用パッケージ
JPH1012760A (ja) 1996-06-24 1998-01-16 Hitachi Cable Ltd 半導体装置
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
DE19941037C1 (de) * 1999-08-28 2001-01-04 Wilfried Strothmann Gmbh & Co Positionierungsförderer zum horizontalen Ausrichten von Platten

Also Published As

Publication number Publication date
MY123034A (en) 2006-05-31
CN1246729A (zh) 2000-03-08
JP2000077435A (ja) 2000-03-14
KR20000017634A (ko) 2000-03-25
CN1204622C (zh) 2005-06-01
US20020056904A1 (en) 2002-05-16
US6340837B1 (en) 2002-01-22
US6441400B1 (en) 2002-08-27
US6476479B2 (en) 2002-11-05
SG77704A1 (en) 2001-01-16
KR100674548B1 (ko) 2007-01-26
US20020056905A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
TW508702B (en) Semiconductor device and method of fabricating the same
TW434756B (en) Semiconductor device and its manufacturing method
US6878570B2 (en) Thin stacked package and manufacturing method thereof
JPH0546045U (ja) 半導体パツケージ
JP2001274316A (ja) 半導体装置及びその製造方法
JPH01183837A (ja) 半導体装置
TWI296138B (en) A semiconductor device and a method of manufacturing the same
TW569406B (en) Semiconductor device and the manufacturing method thereof
JP2001189402A (ja) 半導体装置およびその製造方法
JP3075617B2 (ja) 半導体集積回路装置
US20220199500A1 (en) Method of manufacturing semiconductor devices, component for use therein and corresponding semiconductor device
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP4040549B2 (ja) 半導体装置
JPH0254957A (ja) 半導体装置およびその製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JPH05136183A (ja) 集積回路装置
JPH01227462A (ja) リードフレーム
JPH0595078A (ja) 樹脂封止型半導体装置
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH01205454A (ja) リードフレーム
JPH08111494A (ja) 面実装型半導体装置
JPH03116745A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees