JP2007129263A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007129263A JP2007129263A JP2007005745A JP2007005745A JP2007129263A JP 2007129263 A JP2007129263 A JP 2007129263A JP 2007005745 A JP2007005745 A JP 2007005745A JP 2007005745 A JP2007005745 A JP 2007005745A JP 2007129263 A JP2007129263 A JP 2007129263A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- die pad
- semiconductor device
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/45695—Material with a principal constituent of the material being a gas not provided for in groups H01L2224/456 - H01L2224/45691
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】 樹脂封止型半導体装置の歩留まりを高める。
【解決手段】 ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置し、センタ・ゲートから前記キャビティ内に樹脂を同時に注入して樹脂封止体を形成することにより、半導体チップの裏面側の充填領域に充填された樹脂によって半導体チップがその上方へ押し上げられることはない。この結果、半導体チップ、ボンディングワイヤ等が樹脂封止体から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
【選択図】 図5
【解決手段】 ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置し、センタ・ゲートから前記キャビティ内に樹脂を同時に注入して樹脂封止体を形成することにより、半導体チップの裏面側の充填領域に充填された樹脂によって半導体チップがその上方へ押し上げられることはない。この結果、半導体チップ、ボンディングワイヤ等が樹脂封止体から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
【選択図】 図5
Description
本発明は、樹脂封止型半導体装置に関し、特に、樹脂封止体がトランスファモールド法で形成される樹脂封止型半導体装置及びその製造方法に適用して有効な技術に関するものである。
樹脂封止型半導体装置は、その組立プロセスにおいて、リードフレームの枠体に支持リードを介して支持されたダイパッド(タブとも言う)のチップ搭載面に半導体チップを搭載し、その後、前記半導体チップの主面に配置された外部端子と前記リードフレームの枠体に支持されたリードのインナー部とをボンディングワイヤで電気的に接続し、その後、前記半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を樹脂封止体で封止し、その後、前記リードフレームの枠体から前記支持リード及びリードのアウター部を切断し、その後、前記リードのアウター部を所定の形状に成形することにより形成される。
前記樹脂封止型半導体装置の樹脂封止体は、大量生産に好適なトランスファモールド法に基づいて形成される。具体的には、モールド金型の上型と下型との間に、前段の工程(ダイボンディング工程及びワイヤボンディング工程)が施されたリードフレームを配置すると共に、前記モールド金型のキャビティ内に、半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を配置し、その後、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入することにより形成される。
前記樹脂封止体の形成工程においては、キャビティ内への樹脂の未充填、即ちボイドの発生を抑制するため、第16図(模式断面図)に示すように、半導体チップ2の主面からそれと対向するキャビティ11の内壁面までの隙間L1とダイパッド3Aの裏面からそれと対向するキャビティ11の内壁面までの隙間L2とが同一になるように、キャビティ11内に半導体チップ2及びダイパッド3Aを配置し、半導体チップ2の主面側の充填領域11Aに流れ込む樹脂の流動性と半導体チップ2の裏面側の充填領域11Bに流れ込む樹脂の流動性を同一にする試みがなされている。また、キャビティ2内への樹脂の注入量を制御するゲートとして、リードフレーム3の上側及び下側に位置するセンタ・ゲート(上下ゲートとも言う)12を採用し、半導体チップ1の主面側の充填領域11A及びその裏面側の充填領域11Bに樹脂を同時に充填する試みもなされている。
ところで、前記樹脂封止型半導体装置においては、ダイパッドが半導体チップと共に樹脂封止体で封止されるので、樹脂封止体に含まれている水分がダイパッドの裏面に溜り易い。ダイパッドの裏面に溜った水分は、製品完成後の環境試験である温度サイクル試験時の熱や実装時の熱によって気化膨張し、樹脂封止体に亀裂(パッケージクラック)をもたらす要因となる。
そこで、このような技術的課題を解決する技術として、ダイパッドの面積を半導体チップの面積に比べて小さくした技術が特開昭63−204753号公報に開示されている。この技術によれば、樹脂封止体の樹脂に含まれている水分がダイパッドの裏面に溜る現象を抑制することができるので、溜った水分の気化膨張による樹脂封止体の亀裂(パッケージクラック)を防止できる。
しかしながら、第17図(模式断面図)に示すように、ダイパッド3Aの面積を半導体チップ2の面積に比べて小さくした場合、ダイパッド3Aの面積の縮小に相当する分、半導体チップ2の裏面側の充填領域11Bが広くなり、半導体チップ2の裏面側の充填領域11Bを流れる樹脂の流動性が半導体チップ2の主面側の充填領域11Aを流れる樹脂の流動性に比べて高くなる。つまり、半導体チップ2の裏面側の充填領域11Bへの樹脂の充填が半導体チップ2の主面側の充填領域11Aへの樹脂の充填よりも先に完了する。このため、第18図(模式断面図)に示すように、半導体チップ2の裏面側の充填領域11Bに充填された樹脂1Aによって半導体チップ2がその上方へ押し上げられ、半導体チップ2、ボンディングワイヤ等が樹脂封止体から露出する不具合が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。
一方、QFP構造を採用する樹脂封止型半導体装置においては、半導体チップの角部の外側領域に支持リードが配置され、半導体チップの一辺の外側領域に複数本のリード及び複数本のボンディングワイヤが配置されている。即ち、半導体チップの角部の外側領域は半導体チップの一辺の外側領域に比べて粗密状態になっており、この半導体チップの角部の外側領域では半導体チップの一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤにワイヤ流れが生じ易くなり、隣接するボンディングワイヤ間において短絡が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。このボンディングワイヤ間の短絡は、半導体チップの角部の外側領域に最も隣接する初段リードに接続されたボンディングワイヤと、初段リードに隣接する次段リードに接続されたボンディングワイヤとの間において顕著になる。
本発明の目的は、樹脂封止型半導体装置の歩留まりを高めることが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の他の目的は、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、リードフレームの枠体に支持リードを介して支持されたダイパッドの主面に半導体チップを搭載する工程と、モールド金型の上型と下型との間に前記リードフレームを配置すると共に、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置する工程と、前記半導体チップの一側面側に位置するゲートから前記キャビティに樹脂を注入する工程を備える。さらに前記モールド金型のゲートは、前記リードフレームの上側及び下側に位置するセンタ・ゲートを用い、前記センタ・ゲートから前記キャビティの上下に樹脂を同時に注入して樹脂封止体を形成する工程とを備える。
(1)ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、リードフレームの枠体に支持リードを介して支持されたダイパッドの主面に半導体チップを搭載する工程と、モールド金型の上型と下型との間に前記リードフレームを配置すると共に、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置する工程と、前記半導体チップの一側面側に位置するゲートから前記キャビティに樹脂を注入する工程を備える。さらに前記モールド金型のゲートは、前記リードフレームの上側及び下側に位置するセンタ・ゲートを用い、前記センタ・ゲートから前記キャビティの上下に樹脂を同時に注入して樹脂封止体を形成する工程とを備える。
(2)半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数本のリードのうち、少なくとも、前記半導体チップの角部の外側領域に最も隣接する初段リードの一端側と前記初段リードに隣接する次段リードの一端側との間隔を、他のリードの一端側での間隔に比べて広くする。
上述した手段(1)によれば、キャビティ内に配置された半導体チップの主面側の充填領域とその裏面側の充填領域とがほぼ同一になり、半導体チップの主面側の充填領域を流れる樹脂の流動性とその裏面側の充填領域を流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲートの採用により、半導体チップの主面側の充填領域及びその裏面側の充填領域にほぼ同時に樹脂を供給することができる。従って、半導体チップの主面側の充填領域への樹脂の充填及びその裏面側の充填領域への樹脂の充填をほぼ同時に完了することができるので、半導体チップの裏面側の充填領域に充填された樹脂によって半導体チップがその上方へ押し上げられる不具合を低減できる。この結果、半導体チップ、ボンディングワイヤ等が樹脂封止体から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
上述した手段(2)によれば、半導体チップの角部の外側領域に最も隣接する初段リードの一端側に接続されたボンディングワイヤと、初段リードに隣接する次段リードの一端側に接続されたボンディングワイヤとの隙間を広げることができるので、樹脂封止体の形成工程において、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、樹脂封止型半導体装置の歩留まりを高めることができる。
本発明によれば、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることができる。
本発明によれば、樹脂封止型半導体装置の歩留まりを高めることができる。
本発明によれば、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることができる。
以下、本発明の構成について、実施形態とともに説明する。
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(実施形態1)
本実施形態の樹脂封止型半導体装置は、第1図及び第2図に示すように、ダイパッド3Aのチップ搭載面(主面)に半導体チップ2を搭載している。
前記半導体チップ2の平面形状は、例えば、9[mm]×9[mm]の外形寸法からなる正方形状で形成されている。半導体チップ2は、例えば、単結晶珪素からなる半導体基板及びその主面上に形成された配線層を主体とする構造で構成されている。
本実施形態の樹脂封止型半導体装置は、第1図及び第2図に示すように、ダイパッド3Aのチップ搭載面(主面)に半導体チップ2を搭載している。
前記半導体チップ2の平面形状は、例えば、9[mm]×9[mm]の外形寸法からなる正方形状で形成されている。半導体チップ2は、例えば、単結晶珪素からなる半導体基板及びその主面上に形成された配線層を主体とする構造で構成されている。
前記半導体チップ2には、例えば、論理回路システム、又は論理回路システムと記憶回路システムとを混在させた混合回路システムが搭載されている。また、半導体チップ2の主面には、その主面の各辺に沿って配列された複数個の外部端子(ボンディングパッド)2Aが配置されている。この複数個の外部端子2Aの夫々は、半導体チップ2の配線層のうち、最上層の配線層に形成され、例えばアルミニウム(Al)膜又はアルミニウム合金膜で形成されている。
前記半導体チップ2の各辺の外側には、その各辺に沿って配列された複数本のリード3Cが配置されている。この複数本のリード3Cの夫々のインナー部3C1は、ボンディングワイヤ5を介して、半導体チップ2の主面に配置された複数個の外部端子2Aの夫々に電気的に接続されている。
前記ボンディングワイヤ5としては例えば金(Au)ワイヤを使用する。また、ボンディングワイヤ5としては、例えば、アルミニウム(Al)ワイヤ、銅(Cu)ワイヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい。ボンディングワイヤ5は、例えば熱圧着に超音波振動を併用したボンディング法により接続される。
前記ダイパッド3Aには4本の支持リード3Bが連結されている。この4本の支持リード3Bの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド3Aを支持するためのものである。4本の支持リード3Bの夫々は、ダイパッド3Aを交点とするX字形状になるように、ダイパッド3Aの4点を支持している。支持リード3Bの幅寸法は例えば0.4[mm]に設定されている。
前記半導体チップ2、ダイパッド3A、支持リード3B、リード3Cのインナー部3C1及びボンディングワイヤ5等は、トランスファモールド法で形成された樹脂封止体1で封止されている。樹脂封止体1は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。トランスファモールド法は、ポット、ランナー、ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
前記樹脂封止体1の平面形状は、例えば、14[mm]×14[mm]の外形寸法からなる正方形状で形成されている。この樹脂封止体1の各辺の外側には、複数本のリード3Cの夫々のアウター部3C2が配置されている。複数本のリード3Cの夫々のアウター部3C2は、樹脂封止体1の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はQFP(Quad Flat Package)構造で構成されている。
前記ダイパッド3Aの平面形状は、例えば、2〜4[mm]φの外形寸法からなる円形状で形成されている。即ち、本実施形態のダイパッド3Aは、半導体チップ2の面積に比べて小さい面積で形成されている。このように、ダイパッド3Aを半導体チップ2の面積に比べて小さい面積で形成することにより、樹脂封止体1の樹脂に含まれている水分がダイパッド3Aの裏面に溜る現象を抑制することができるので、水分の気化膨張による樹脂封止体1の亀裂を防止することができる。
また、樹脂封止体1の形成工程において、ボンディングワイヤ5の中間部が垂れ下がっても、半導体チップ2の外周囲の外側にはダイパッド3Aが存在しないので、ダイパッド3Aとボンディングワイヤ5との接触を防止することができる。ボンディングワイヤ5の中間部の垂れ下がりは、ボンディングワイヤ5の長さが長くなればなるほど顕著になる。
また、半導体チップ2の面積をダイパッド3Aの面積まで縮小しても、半導体チップ2の外周囲の外側にはダイパッド3Aが存在せず、ボンディングワイヤ5の中間部が垂れ下がっても、ダイパッド3Aとボンディングワイヤ5とが接触しないので、外形寸法の異なる半導体チップ2を搭載することができる。
前記半導体チップ1の主面と対向するその裏面の中央領域は接着材4を介在してダイパッド3Aのチップ搭載面に接着固定されている。接着材4は例えばエポキシ系の銀(Ag)ペースト材で形成されている。接着材4は、半導体チップ2のボンディング工程において、ダイパッド3Aのチップ搭載面に多点塗布法で塗布される。
前記支持リード3Bは、第3図に示すように、リード部3B1とリード部3B2とで構成されている。リード部3B1は、その板厚方向(上下方向)において、第2図に示すリード3Cのインナー部3C1と同一の位置に配置され、リード部3B2は、その板厚方向(上下方向)において、ダイパッド3Aと同一の位置に配置されている。即ち、本実施形態の樹脂封止型半導体装置は、ダイパッド3Aのチップ搭載面をリード3Cのインナー部3C1の上面(ボンディング面)よりもその板厚方向に下げた構造で構成されている。
前記樹脂封止体1において、第2図及び第3図に示すように、半導体チップ2の主面上での樹脂の厚さ寸法L1は、ダイパッド3Aの裏面上での樹脂の厚さ寸法L2に比べて、ダイパッド3Aの厚さに相当する分だけ厚くなっている。即ち、半導体チップ2は、樹脂封止体1の厚さ方向において、樹脂封止体1のほぼ中央位置に配置されている。
このように構成された樹脂封止型半導体装置は、第4図に示すリードフレーム3を用いた製造プロセスで製造される。
前記リードフレーム3は、枠体3Eで規定された領域内に、ダイパッド3A、4本の支持リード3B、複数本のリード3C等を配置している。ダイパッド3Aは4本の支持リード3Bを介して枠体3Eに連結されている。複数本のリード3Cの夫々は枠体3Eに連結され、かつタイバー(ダムバー)3Dで互いに連結されている。
前記リードフレーム3は、枠体3Eで規定された領域内に、ダイパッド3A、4本の支持リード3B、複数本のリード3C等を配置している。ダイパッド3Aは4本の支持リード3Bを介して枠体3Eに連結されている。複数本のリード3Cの夫々は枠体3Eに連結され、かつタイバー(ダムバー)3Dで互いに連結されている。
前記リード3Cは、樹脂封止体1で封止されるインナー部3C1と、所定の形状に成形されるアウター部3C2とで構成されている。支持リード3Bは、リード部3B1とリード部3B2とで構成されている。リード部3B1は、その板厚方向(上下方向)において、リード3Cのインナー部3C1と同一の位置に配置され、リード部3B2は、その板厚方向(上下方向)において、ダイパッド3Aと同一の位置に配置されている。
前記リードフレーム3は、例えば、鉄(Fe)−ニッケル(Ni)系の合金又は銅(Cu)若しくは銅系の合金で形成されている。このリードフレーム3は、平板材にエッチング加工又はプレス加工を施し、所定のパターンを形成した後、支持リード3Bにプレス加工を施すことにより形成される。
前記リードフレーム3の枠体3Eに支持リード3Bが連結された領域の近傍には樹脂注入用の貫通穴3Fが形成されている。この貫通穴3Fは、樹脂封止体1の形成工程において、モールド金型のポットからランナーを通して供給された樹脂をリードフレーム3の上側及び下側に分流させるためのものである。
前記支持リード3Bの長さはダイパッド3Aの外形寸法が小さくなればなるほど長くなるので、これに伴いダイパッド3Aは上下方向に変動し易くなる。また、支持リード3Bの幅は多ピン化に伴って細くなるので、これに伴いダイパッド3Aは上下方向に変動し易くなる。また、支持リード3Bの厚さは樹脂封止体1の薄型化に伴って薄くなるので、これに伴ってダイパッド3Aは上下方向に変動し易くなる。
次に、前記樹脂封止型半導体装置の製造方法について説明する。
まず、第4図に示すリードフレーム3を用意する。
次に、前記リードフレーム3の枠体3Eに支持リード3Bを介して支持されたダイパッド3Aのチップ搭載面(主面)に接着材4を多点塗布法で塗布する。
次に、前記ダイパッド3Aのチップ搭載面に接着材4を介在して半導体チップ2を搭載する。半導体チップ2は接着材4を介在してダイパッド3Aのチップ搭載面に接着固定される。
次に、前記半導体チップ2の外部端子2Aと、前記リードフレーム3の枠体に支持されたリード3Cのインナー部3C1とをボンディングワイヤ5で電気的に接続する。
まず、第4図に示すリードフレーム3を用意する。
次に、前記リードフレーム3の枠体3Eに支持リード3Bを介して支持されたダイパッド3Aのチップ搭載面(主面)に接着材4を多点塗布法で塗布する。
次に、前記ダイパッド3Aのチップ搭載面に接着材4を介在して半導体チップ2を搭載する。半導体チップ2は接着材4を介在してダイパッド3Aのチップ搭載面に接着固定される。
次に、前記半導体チップ2の外部端子2Aと、前記リードフレーム3の枠体に支持されたリード3Cのインナー部3C1とをボンディングワイヤ5で電気的に接続する。
次に、第5図及び第6図に示すように、モールド金型10の上型10Aと下型10Bとの間に前記リードフレーム3を配置すると共に、前記モールド金型10のキャビティ11内に、ダイパッド3Aの裏面からそれと対向するキャビティ11の内壁面までの隙間L2が半導体チップ2の主面からそれと対向するキャビティ11の内壁面までの隙間L1よりもダイパッド3Aの厚さに相当する分だけ狭くなるように、半導体チップ2及びダイパッド3Aを配置する。このように、ダイパッド3Aの裏面からそれと対向するキャビティ11の内壁面までの隙間L2が半導体チップ2の主面からそれと対向するキャビティ11の内壁面までの隙間L1よりもダイパッド3Aの厚さに相当する分だけ狭くなるように、キャビティ11内に半導体チップ2及びダイパッド3Aを配置することにより、半導体チップ2の主面側での充填領域11A及びその裏面側での充填領域11Bがほぼ同一になり、半導体チップ2の主面側の充填領域11Aを流れる樹脂の流動性とその裏面側の充填領域11Bを流れる樹脂の流動性をほぼ同一にすることができる。
なお、キャビティ11内には、半導体チップ2及びダイパッド3Aの他に、支持リード3B、リード3Cのインナー部3C1及びボンディングワイヤ5等も配置される。また、モールド金型10は、キャビティ11の他に、ポット、ランナー及びセンタ・ゲート12を備えている。センタ・ゲート12は、リードフレーム3の上側及び下側に位置し、キャビティ11内に配置された半導体チップ2の主面側の充填領域11A及びその裏面側の充填領域11Bに樹脂を同時に供給することができる。センタ・ゲート12は、リードフレーム3の枠体3Eに支持リード3Bが連結された領域の近傍に配置されている。
次に、前記リードフレーム3の上側及び下側に位置するセンタ・ゲート12からキャビティ12内に樹脂を加圧注入して樹脂封止体1を形成する。センタ・ゲート12までの樹脂の供給はモールド金型10のポットからランナーを通して行なわれる。この工程における樹脂の流れを第7図及び第8図に示す。センタ・ゲート12から加圧注入された樹脂1Aは、第7図に示すように、半導体チップ2の主面側の充填領域11A及びその裏面側の充填領域11Bにほぼ同時に供給される。充填領域11Aへの樹脂1Aの充填は、第8図に示すように、充填領域11Bへの樹脂1Aの充填とほぼ同時に完了する。即ち、半導体チップ2の裏面側の充填領域11Bに充填された樹脂1Aによって半導体チップ2がその上方へ押し上げられることはない。
次に、前記リードフレーム3の枠体3Eから支持リード3B及びリード3Cのアウター部3C2を切断し、その後、リード3Cのアウター部3C2をガルウィング形状に成形することにより、第1図、第2図及び第3図に示す樹脂封止型半導体装置がほぼ完成する。
このように、ダイパッド3Aがその主面に搭載される半導体チップ2の面積に比べて小さい面積で形成され、前記半導体チップ2及びダイパッド3Aが樹脂封止体1で封止される樹脂封止型半導体装置の製造方法であって、リードフレーム3の枠体3Eに支持リード3Bを介して支持されたダイパッド3Aの主面に半導体チップ2を搭載する工程と、モールド金型10の上型10Aと下型10Bとの間に前記リードフレーム3を配置すると共に、前記モールド金型10のキャビティ11内に、前記ダイパッド3Aの裏面からそれと対向する前記キャビティ11の内壁面までの隙間L2が前記半導体チップ2の主面からそれと対向する前記キャビティ11の内壁面までの隙間L1よりも前記ダイパッド3Aの厚さに相当する分だけ狭くなるように、前記半導体チップ2及びダイパッド3Aを配置する工程と、前記半導体チップの一側面側から前記キャビティ11に樹脂を注入する工程を備える。さらに、前記樹脂注入工程は、前記リードフレーム3の上側及び下側に位置するセンタ・ゲート12から前記キャビティ11内に樹脂を同時に注入して樹脂封止体1を形成する工程とを備える。
これにより、キャビティ11内に配置された半導体チップ2の主面側の充填領域11Aとその裏面側の充填領域11Bとがほぼ同一になり、半導体チップ2の主面側の充填領域11Aを流れる樹脂の流動性とその裏面側の充填領域11Bを流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲート12の採用により、半導体チップ2の主面側の充填領域11A及びその裏面側の充填領域11Bにほぼ同時に樹脂を供給することができる。従って、半導体チップ2の主面側の充填領域11Aへの樹脂の充填及びその裏面側の充填領域11Bへの樹脂の充填をほぼ同時に完了することができるので、半導体チップ2の裏面側の充填領域に充填された樹脂によって半導体チップ2がその上方へ押し上げられることはない。この結果、半導体チップ2、ボンディングワイヤ5等が樹脂封止体1から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。
また、前記ダイパッド3Aを、その板厚方向において、前記リードフレーム3の枠体3Eに支持されたリード3Cのインナー部3C1よりも下方に位置させることにより、樹脂封止体1の厚さを増加させることなく、半導体チップ2の主面側の充填領域11Aを流れる樹脂の流動性とその裏面側の充填領域11Bを流れる樹脂の流動性をほぼ同一にすることができる。
なお、前記樹脂封止型半導体装置は、第9図に示すように、平面が方形状に形成されたダイパッド3Aを有するリードフレーム3を用いた組立プロセスで製造してもよい。このリードフレーム3を用いた場合においても同様の効果が得られる。
また、前記樹脂封止型半導体装置は、第10図に示すように、平面がX字形状で形成されたダイパッド3Aを有するリードフレーム3を用いた組立プロセスで製造してもよい。このリードフレーム3を用いた場合においても同様の効果が得られる。
(実施形態2)
本実施形態の樹脂封止型半導体装置は、第11図及び第12図に示すように、ダイパッド3Aのチップ搭載面(主面)に半導体チップ2を搭載している。
前記半導体チップ2の平面形状は、例えば、9[mm]×9[mm]の外形寸法からなる正方形状で形成されている。半導体チップ2の主面には、その主面の各辺に沿って配列された複数個の外部端子(ボンディングパッド)2Aが配置されている。
本実施形態の樹脂封止型半導体装置は、第11図及び第12図に示すように、ダイパッド3Aのチップ搭載面(主面)に半導体チップ2を搭載している。
前記半導体チップ2の平面形状は、例えば、9[mm]×9[mm]の外形寸法からなる正方形状で形成されている。半導体チップ2の主面には、その主面の各辺に沿って配列された複数個の外部端子(ボンディングパッド)2Aが配置されている。
前記半導体チップ2の各辺の外側領域には、その各辺に沿って配列された複数本のリード3Cが配置されている。この複数本のリード3Cの夫々のインナー部3C1は、ボンディングワイヤ5を介して、半導体チップ2の主面に配置された複数個の外部端子2Aの夫々に電気的に接続されている。
前記ダイパッド3Aには4本の支持リード3Bが連結されている。この4本の支持リード3Bの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド3Aを支持するためのものである。4本の支持リード3Bの夫々は、半導体チップ2の4つの角部の夫々の外側領域に配置されている。
前記半導体チップ2、ダイパッド3A、支持リード3B、リード3Cのインナー部3C1及びボンディングワイヤ5等は、トランスファモールド法で形成された樹脂封止体1で封止されている。
前記樹脂封止体1の平面形状は、例えば、14[mm]×14[mm]の外形寸法からなる正方形状で形成されている。この樹脂封止体1の各辺の外側には、複数本のリード3Cの夫々のアウター部3C2が配置されている。複数本のリード3Cの夫々のアウター部3C2は、樹脂封止体1の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はQFP構造で構成されている。
前記ダイパッド3Aの平面形状は、例えば、2〜4[mm]φの外形寸法からなる円形状で形成されている。即ち、ダイパッド3Aは、半導体チップ2の面積に比べて小さい面積で形成されている。
前記支持リード3Bは、前述の実施形態と同様に、リード部(3B1)とリード部(3B2)とで構成されている。
前記支持リード3Bは、前述の実施形態と同様に、リード部(3B1)とリード部(3B2)とで構成されている。
前記半導体チップ2の各辺の夫々の外側領域に配置された複数本のリード3Cのうち、半導体チップ2の角部の外側領域に隣接する初段リード3CAの一端側と、この初段リード3CAに隣接する次段リード3CBの一端側との間隔Pは、他のリード3Cの一端側での間隔に比べて広くなっている。このように、半導体チップ2の角部の外側領域に隣接する初段リード3CAの一端側と、この初段リード3CAに隣接する次段リード3CBの一端側との間隔Pを、他のリード3Cの一端側での間隔に比べて広くすることにより、半導体チップ2の角部の外側領域に最も隣接する初段リード3CAの一端側に接続されたボンディングワイヤ5と、初段リード3CAに隣接する次段リード3CBの一端側に接続されたボンディングワイヤ5との隙間を広げることができる。
このように構成された樹脂封止型半導体装置は、第13図に示すリードフレーム3を用いた組立プロセスで製造される。
前記リードフレーム3は、枠体3Eで規定された領域内に、ダイパッド3A、4本の支持リード3B、複数本のリード3C等を配置している。ダイパッド3Aは4本の支持リード3Bを介して枠体3Eに連結されている。複数本のリード3Cの夫々は枠体3Eに連結され、かつタイバー(ダムバー)3Dで互いに連結されている。
前記リードフレーム3は、枠体3Eで規定された領域内に、ダイパッド3A、4本の支持リード3B、複数本のリード3C等を配置している。ダイパッド3Aは4本の支持リード3Bを介して枠体3Eに連結されている。複数本のリード3Cの夫々は枠体3Eに連結され、かつタイバー(ダムバー)3Dで互いに連結されている。
前記枠体3Eは平面が方形状で形成され、前記複数本のリード3Cの夫々は枠体3Eの各辺に沿って配列され、前記4本の支持リード3Bの夫々は枠体3Eの対角線状に配置されている。
前記枠体3Eの各辺に沿って配列された複数本のリード3Cのうち、支持リード3Bに最も隣接する初段リード3CAの一端側と、この初段リード3CAに隣接する次段リード3CBの一端側との間隔は、他のリード3Cの一端側での間隔に比べて広くなっている。
次に、前記樹脂封止型半導体装置の製造方法について説明する。
まず、第13図に示すリードフレーム3を用意する。
次に、前記リードフレーム3の枠体3Eに支持リード3Bを介して支持されたダイパッド3Aのチップ搭載面(主面)に接着材を介在して半導体チップ2を搭載する。
次に、前記半導体チップ2の外部端子2Aと、前記リードフレーム3の枠体に支持されたリード3Cの一端側(インナー部3C1の一端側)とをボンディングワイヤ5で電気的に接続する。
まず、第13図に示すリードフレーム3を用意する。
次に、前記リードフレーム3の枠体3Eに支持リード3Bを介して支持されたダイパッド3Aのチップ搭載面(主面)に接着材を介在して半導体チップ2を搭載する。
次に、前記半導体チップ2の外部端子2Aと、前記リードフレーム3の枠体に支持されたリード3Cの一端側(インナー部3C1の一端側)とをボンディングワイヤ5で電気的に接続する。
次に、前述の実施形態1と同様に、モールド金型の上型と下型との間に前記リードフレーム3を配置すると共に、前記モールド金型のキャビティ内に、半導体チップ2、ダイパッド3A、支持リード3B、リード3Cのインナー部3C1及びボンディングワイヤ5等を配置する。
次に、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体1を形成する。この工程において、半導体チップ2の角部の外側領域には支持リード3Bが配置され、半導体チップ2の一辺の外側領域には複数本のリード3C及び複数本のボンディングワイヤ5が配置されている。即ち、半導体チップ2の角部の外側領域は半導体チップ2の一辺の外側領域に比べて粗密状態になっており、この半導体チップ2の角部の外側領域では半導体チップ2の一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップ2の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤ5にワイヤ流れが生じ易くなっているが、半導体チップ2の角部の外側領域に最も隣接する初段リード3CAの一端側に接続されたボンディングワイヤ5と、初段リード3CAに隣接する次段リード3CBの一端側に接続されたボンディングワイヤ5との隙間が広くなっているので、半導体チップ2の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ5間での短絡を抑制することができる。
次に、前記リードフレーム3の枠体3Eから支持リード3B及びリード3Cのアウター部3C2を切断し、その後、リード3Cのアウター部3C2をガルウィング形状に成形することにより、第11図に示す樹脂封止型半導体装置がほぼ完成する。
このように、半導体チップ2の主面の少なくとも一辺側にその一辺に沿って複数個の外部端子2Aが配列され、前記半導体チップ2の一辺の外側にその一辺に沿って複数本のリード3Cが配列され、前記複数個の外部端子2Aの夫々にボンディングワイヤ5を介して前記複数本のリード3Cの夫々の一端側が電気的に接続され、これらが樹脂封止体1で封止される樹脂封止型半導体装置であって、前記複数本のリード3Cのうち、少なくとも、前記半導体チップ2の角部の外側領域に最も隣接する初段リード3CAの一端側と前記初段リード3CAに隣接する次段リード3CBの一端側との間隔Pを、他のリード3Cの一端側での間隔に比べて広くする。
この構成により、半導体チップ2の角部の外側領域に最も隣接する初段リード3CAの一端側に接続されたボンディングワイヤ5と、初段リード3CAに隣接する次段リード3CBの一端側に接続されたボンディングワイヤ5との間隔を広げることができるので、樹脂封止体の形成工程において、半導体チップ2の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ5間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。
また、半導体チップ2の外形サイズを縮小した場合、半導体チップ2の外形サイズの縮小に伴ってボンディングワイヤ5の長さが長くなるが、ボンディングワイヤ5の長さに応じて、初段リード3CAの一端側と次段リード3CBの一端側との間隔Pを広げることにより、半導体チップ2の外形サイズの縮小に伴ってボンディングワイヤ5の長さが長くなっても、初段リード3CAの一端側に接続されたボンディングワイヤ5と、次段リード3CBの一端側に接続されたボンディングワイヤ5との短絡を抑制することができる。
なお、図14に示すように、半導体チップ2の主面の一辺側にその一辺に沿って配列された複数個の外部端子2Aのうち、半導体チップ2の角部に最も隣接する外部端子2A1と、この外部端子2A1に隣接する外部端子2A2との間隔Pを、他の外部端子2Aでの間隔に比べて広くしてもよい。この場合においても、初段リード3CAの一端側に接続されたボンディングワイヤ5と、次段リード3CBの一端側に接続されたボンディングワイヤ5との間隔を広げることができるので、それらのボンディングワイヤ5間での短絡を抑制することができる。
また、半導体チップ2の角部の外側領域からその一辺の外側領域に流れ込む樹脂の流動性は半導体チップ2の一辺の外側領域の中央部に向って徐々に低くなるので、図15に示すように、半導体チップ2の主面の一辺側にその一辺に沿って配列された複数個の外部端子2Aにおいて、複数個の外部端子2Aの夫々の間隔を、半導体チップ2の一辺の中央部からその角部に向って徐々に広くしてもよい。この場合、樹脂の流動性に応じて半導体チップ2の一辺の中央部からその角部に向ってボンディングワイヤ5の間隔を徐々に広げることができるので、半導体チップの外形サイズを極端に増加することなく、隣接するボンディングワイヤ5間での短絡を抑制することができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
樹脂封止型半導体装置の歩留まりを高めることができる。
1…樹脂封止体、1A…樹脂、2…半導体チップ、2A…外部端子(ボンディングパッド)、3…リードフレーム、3A…ダイパッド、3B…支持リード、3C…リード、3D…タイバー、3E…枠体、3F…貫通穴、4…接着材、5…ボンディングワイヤ、10…金型、10A…上型、10B…下型、11…キャビティ、11A,11B…充填領域、12…ゲート
Claims (8)
- (a)主面、前記主面と対向する裏面、前記主面に形成された複数の混合回路システム、及び前記主面に形成された複数のボンディングパッドを有する半導体チップと、前記半導体チップの面積より小さいダイパッド、前記ダイパッドの周囲に配置された複数のリード、前記ダイパッドと連結され、かつ前記ダイパッドの上面を前記複数のリードの夫々の一端部の上面よりも板厚方向に下げるオフセット部をそれぞれ含む複数の吊りリードを有するリードフレームを準備する工程と、
(b)前記半導体チップの前記裏面が前記ダイパッドの前記上面と接着し、かつ前記複数のリードの夫々の一端部が前記半導体チップの周囲に位置するように前記半導体チップを前記ダイパッド上に搭載する工程と、
(c)前記複数のリードの夫々の一端部と前記半導体チップの複数のボンディングパッドを複数のボンディングワイヤで夫々電気的に接続する工程と、
(d)前記半導体チップが搭載された前記リードフレームを、上型、下型、及び樹脂を前記上型と前記下型で規定されるキャビティ内に注入するためのゲートを有するモールド金型に、前記半導体チップ、前記複数のボンディングワイヤ、前記ダイパッド、及び前記複数のリードの夫々の一端部が前記キャビティ内に位置し、かつ前記リードフレームが前記モールド金型の上型及び下型でクランプされ、かつ前記ダイパッドの裏面と前記下型の内壁面の隙間が前記半導体チップの主面と前記上型の内壁面との隙間よりも小さくなるように配置する工程と、
(e)トランスファモールド法により、前記樹脂を前記モールド金型の前記ゲートから前記モールド金型の前記キャビティ内に注入し、前記半導体チップ、前記複数のボンディングワイヤ、前記複数のリードの一部、及び前記ダイパッドを封止する樹脂封止体を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、
前記複数の吊りリードの夫々はインナー部と、前記インナー部と連続するアウター部を有し、
前記(d)工程では、前記複数の吊りリードは前記インナー部と前記アウター部の境を前記モールド金型の前記上型と前記下型によりクランプされ、
前記モールド金型の前記ゲートは前記複数の吊りリードのうち1つに位置していることを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法であって、
前記樹脂封止体は平面形状が四角形状に形成され、
前記複数の吊りリードの前記アウター部は、前記樹脂封止体の4つの角部において前記樹脂封止体から外側に突出していることを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法であって、
前記モールド金型の前記ゲートは前記樹脂封止体の4つの角部のうち1つに位置していることを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法であって、
前記(e)工程の後、さらに前記複数の吊りリードを分割するために、前記複数の吊りリードの前記アウター部との境を切断する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、
前記(b)工程において、前記半導体チップの前記裏面は前記ダイパッドの表面に接着材を介して接着されていることを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記樹脂封止体の一部は、前記半導体チップの前記裏面において前記ダイパッドが接着された領域を除く部分と接触していることを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記ダイパッドは平面がX字形状から成り、
前記X字形状を規定する4つの帯の夫々の幅は、前記吊りリードの夫々の幅よりも太いことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005745A JP2007129263A (ja) | 2007-01-15 | 2007-01-15 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005745A JP2007129263A (ja) | 2007-01-15 | 2007-01-15 | 樹脂封止型半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426020A Division JP4002235B2 (ja) | 2003-12-24 | 2003-12-24 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129263A true JP2007129263A (ja) | 2007-05-24 |
Family
ID=38151590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007005745A Pending JP2007129263A (ja) | 2007-01-15 | 2007-01-15 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129263A (ja) |
-
2007
- 2007-01-15 JP JP2007005745A patent/JP2007129263A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100703830B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JP5479247B2 (ja) | 半導体装置の製造方法 | |
JPH1131776A (ja) | 半導体チップパッケージ | |
US9184142B2 (en) | Semiconductor device and manufacturing method of the same | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP5767294B2 (ja) | 半導体装置 | |
WO2013037184A1 (en) | Islandless pre-encapsulated etching-then-plating lead frame structures and manufacturing method | |
TWI267958B (en) | Semiconductor package with stilts for supporting dice | |
US10128130B2 (en) | Method for manufacturing a semiconductor device | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
US6692989B2 (en) | Plastic molded type semiconductor device and fabrication process thereof | |
JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP4294462B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2007129263A (ja) | 樹脂封止型半導体装置の製造方法 | |
US20210305134A1 (en) | Method of producing electronic components, corresponding electronic component | |
JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム | |
JP5622128B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
WO1998009329A1 (fr) | Dispositif a semi-conducteur scelle par resine, et son procede de production | |
JP2003051578A (ja) | 半導体装置及びその製造方法 | |
JP2008091956A (ja) | 半導体装置の製造方法 | |
JP2005209699A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |