JP2005209699A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005209699A
JP2005209699A JP2004011845A JP2004011845A JP2005209699A JP 2005209699 A JP2005209699 A JP 2005209699A JP 2004011845 A JP2004011845 A JP 2004011845A JP 2004011845 A JP2004011845 A JP 2004011845A JP 2005209699 A JP2005209699 A JP 2005209699A
Authority
JP
Japan
Prior art keywords
resin
die pad
semiconductor element
sealing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004011845A
Other languages
English (en)
Inventor
Shigeru Oki
滋 大木
Masanori Nano
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004011845A priority Critical patent/JP2005209699A/ja
Publication of JP2005209699A publication Critical patent/JP2005209699A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 樹脂封止型半導体装置の樹脂封止の際、チップ中央部と周辺部の樹脂流動差により、チップ周辺の残留空気により樹脂中にボイドが残留することを防止する。
【解決手段】 半導体素子搭載用のダイパッド部1と、ダイパッド部を支持した吊りリード部2と、ダイパッド部の周囲に配列された複数のリード部4と、ダイパッド部上に搭載された半導体素子3と、半導体素子の電極とリード部とを接続した金属細線5と、金属細線の接続領域を封止した封止樹脂6とを備えた半導体装置であって、封止樹脂の周辺部の少なくとも一部の厚みが、半導体素子が搭載された中央部に比較して薄くなっている。チップ周辺部の樹脂厚みを薄くして、チップ周辺部とチップ中央部との樹脂の流れ込む速度を均一にすることで、ダイパッド部の近傍の封止樹脂中にボイドの発生のない樹脂封止型半導体装置を実現できる。
【選択図】 図1

Description

この発明は、半導体素子を搭載した樹脂封止型半導体装置およびその製造方法に関し、特に封止樹脂中への樹脂ボイドの発生を防止した樹脂封止型半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。
従来の樹脂封止型半導体装置としては、エアベントタイプがあった。
例えば、特許文献1には、エアベントを設けることで、ボイドを削減することを特徴としていた。
以下、従来のダイパッド部露出型の樹脂封止型半導体装置について説明する。図10は従来の樹脂封止型半導体装置を示す図であり、図10(a)は平面図、図10(b)は底面図、図10(c)は図10(b)のA−A1箇所の断面図である。
図10に示すように、リードフレームのダイパッド部101上に半導体素子102が搭載され、その半導体素子102とインナーリード部103とが金属細線104により電気的に接続されている。そしてダイパッド部101上の半導体素子102、インナーリード部103の外囲は封止樹脂105により封止されている。また封止樹脂105の側面とインナーリード部103の末端部とは同一面に配置されているものであり、ダイパッド部101の底面が封止樹脂105から露出しているダイパッド部露出型の樹脂封止型半導体装置である。またインナーリード部103の先端部が外部端子106として露出しているものである。
次に従来の樹脂封止型半導体装置の製造方法について説明する。図11はリードフレームを用いた従来の樹脂封止型半導体装置の製造方法を示す工程ごとの断面図である。
まず図11(a)に示すように、フレーム枠と、そのフレーム枠内に、半導体素子が載置される矩形状のダイパッド部101と、ダイパッド部101を支持する吊りリード部と、半導体素子を載置した場合、その載置した半導体素子と金属細線等の接続手段により電気的接続するビーム状のインナーリード部103とを有したリードフレームを用意する。
次に図11(b)に示すように、リードフレームのダイパッド部101上に半導体素子102を銀ペースト等の接着剤により接合する(ダイボンド工程)。
次に図11(c)に示すように、ダイパッド部101上に搭載した半導体素子102の表面の電極パッド(図示せず)と、リードフレームのインナーリード部103の先端部とを金属細線104により接続する(ワイヤーボンド工程)。
その後、図11(d)に示すように、封止シートをリードフレームに密着させた状態でダイパッド部101、半導体素子102、インナーリード部103の外囲を封止樹脂105により封止する。この工程ではリードフレームの底面に封止シートを密着させて封止しているので、ダイパッド部101の底面を除く領域、吊りリード部、半導体素子102、インナーリード部103の底面を除く領域、および金属細線104の接続領域を封止するものであり、封止後は封止樹脂105の底面からダイパッド部101の底面が露出した構成となる。
特開2003−17646号公報
しかしながら従来の樹脂封止型半導体装置およびその製造方法では、チップのある中央部に比較し、周辺部では樹脂厚みが異なるために樹脂の流れ込む流動抵抗が異なる。そのため、流動速度の差が生じ、チップの裏にエアートラップが発生し、結果として空気が残留することから、樹脂ボイドとなってダイパッド部近傍の封止樹脂中に発生してしまう。特許文献1において、エアベントを設置してもボイドを削減することができても同様な結果となった。
このような現象は近年、パッケージの薄型化とチップの積層化に伴い、チップ上部と樹脂下面のクリアランスが減少したために樹脂封止工程の際に発生することが多く、樹脂封止型半導体装置を製造する上で大きな問題となっていた。
封止樹脂中に樹脂ボイドが発生している場合、樹脂封止型半導体装置を基板実装した際、加熱環境下での動作中に樹脂へのクラック、実装不良が発生し、信頼性上、好ましくない状況となる。
したがって、この発明の目的は、前記した従来の課題を解決するものであり、樹脂封止型半導体装置の樹脂封止の際、チップ中央部と周辺部の樹脂流動差により、チップ周辺の残留空気により樹脂中にボイドが残留することを防止する樹脂封止型半導体装置およびその製造方法を提供することである。
前記課題を解決するために、この発明の請求項1記載の樹脂封止型半導体装置は、半導体素子搭載用のダイパッド部と、前記ダイパッド部を支持した吊りリード部と、前記ダイパッド部の周囲に配列された複数のリード部と、前記ダイパッド部上に搭載された半導体素子と、前記半導体素子の電極と前記リード部とを接続した金属細線と、前記金属細線の接続領域を封止した封止樹脂とを備えた半導体装置であって、前記封止樹脂の周辺部の少なくとも一部の厚みが、前記半導体素子が搭載された中央部に比較して薄くなっている。
請求項2記載の樹脂封止型半導体装置は、外部電極端子を底面に有し、前記外部電極端子と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板と、前記多層基板上に実装された半導体素子と、前記多層基板上面の複数の電極と前記半導体素子とを接続した金属細線と、前記多層基板上面と前記半導体素子と前記金属細線とを封止した封止樹脂とを備えた半導体装置であって、前記封止樹脂の周辺部の少なくとも一部の厚みが、前記半導体素子が搭載された中央部に比較して薄くなっている。
請求項3記載の樹脂封止型半導体装置は、請求項1または2記載の樹脂封止型半導体装置において、複数の半導体素子が搭載される。
請求項4記載の樹脂封止型半導体装置は、請求項1または3記載の樹脂封止型半導体装置において、前記封止樹脂の中央部から周辺部を結ぶ稜線が金属細線の角度と平行になるようにした。
請求項5記載の樹脂封止型半導体装置の製造方法は、金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部と、前記フレーム枠より延出した先端部で前記ダイパッド部の各角部を支持する吊りリード部と、前記フレーム枠より延出した先端部が前記ダイパッド部に対向して配列された複数のリード部とからなるリードフレームを用意する工程と、前記リードフレームの前記ダイパッド部上に半導体素子を搭載する工程と、前記ダイパッド部上に搭載した前記半導体素子の電極と前記リードフレームのリード部とを金属細線により接続する工程と、前記リードフレームの下面側に封止シートを配置して少なくとも前記リード部、ダイパッド部の底面に前記封止シートを密着させる工程と、前記リードフレームの上面側を封止樹脂により樹脂封止する工程とを含み、前記樹脂封止の際に外殻全体を構成する凹形部と周辺部の厚みを薄くする凸形部とを有する金型を用いて、樹脂充填注入方向に対し、封止樹脂の周辺部の少なくとも一部に前記凸形部を配置し、前記金属細線の接続領域を封止する。
この発明の請求項1記載の樹脂封止型半導体装置によれば、封止樹脂の周辺部の少なくとも一部の厚みが、半導体素子が搭載された中央部に比較して薄くなっているので、周辺部の封止時の流動速度を抑制する効果持つ。すなわち、封止樹脂は、流動中もかなりの粘度を有するため、チップ上部の封止厚みの狭くなった空間に流れ込もうとすると流動抵抗が生じ、流動速度が遅くなり、チップ周辺部と速度差が生じる。従って、チップを包み込むように樹脂流れが発生し、チップの後方にエアートラップが発生し易い。これがプランジャー圧力によりつぶれることもあるが、そのまま残り課題となっていた。上記のようにチップ周辺部の樹脂厚みを薄くして、チップ周辺部とチップ中央部との樹脂の流れ込む速度を均一にすることで、ダイパッド部の近傍の封止樹脂中にボイドの発生のない樹脂封止型半導体装置を実現できる。
この発明の請求項2記載の樹脂封止型半導体装置によれば、複数の導電体からなる多層基板を備えた構成において、封止樹脂の周辺部の少なくとも一部の厚みが、半導体素子が搭載された中央部に比較して薄くなっているので、請求項1と同様に周辺部の封止時の流動速度を抑制する効果持つ。
請求項3では、複数の半導体素子が搭載される構成であり、複数のチップからなる半導体装置に適用できる。
請求項4では、封止樹脂の中央部から周辺部を結ぶ稜線が金属細線の角度と平行になるようにしたので、ワイヤ(金属細線)流れを防止する。すなわち、ワイヤ上部の樹脂厚みをワイヤ角度と平行に近づけることで、チップ周辺部とチップ中央部の樹脂速度変化を緩やかに保持することができ、樹脂封止時のワイヤ流れを抑制する効果を付属的に有する。
この発明の請求項5記載の樹脂封止型半導体装置の製造方法によれば、前記樹脂封止の際に外殻全体を構成する凹形部と周辺部の厚みを薄くする凸形部とを有する金型を用意し、樹脂充填注入方向に対し、封止樹脂の周辺部の少なくとも一部に凸形部を配置し、金属細線の接続領域を封止するので、樹脂封止する工程では、周辺部の凸型部からなる金型を有することで、周辺部の樹脂速度を遅くすることで全体の速度バランスを保ち、エアートラップ発生が起こしにくい樹脂封止する製造方法である。封止後の形状は、封止樹脂の周辺部の少なくとも一部の厚みにおいて、半導体素子が搭載された中央部に比較し、薄くなっている。これにより、ボイドの発生を防止できるものであり、ダイパッド部露出型の片面封止タイプの樹脂封止型半導体装置の製造方法に広く適用できる優れた製法である。
以下、本発明の樹脂封止型半導体装置およびその製造方法の実施形態について図面を参照しながら説明する。
この発明の第1の実施の形態を図1〜図5に基づいて説明する。図1は本発明の第1の実施形態の樹脂封止型半導体装置を示す図であり、図1(a)は平面図、図1(b)は底面図、図1(c)は図1(b)のA−A’箇所の断面図である。
図1に示すように、本実施形態の樹脂封止型半導体装置は、半導体素子搭載用の上方に突出部1aを半切断状態で有したダイパッド部1と、そのダイパッド部1を支持した吊りリード部2と、ダイパッド部1の支持部1a上に搭載された半導体素子3と、ダイパッド部1の周囲において先端部がダイパッド部2に対向して配列された複数のリード部4と、半導体素子3の電極とリード部4とを接続した金属細線5と、金属細線5の接続領域を封止した封止樹脂6とを備えている。
この場合、複数のリード部4は、先端部がダイパッド部1に対向して配列された第1のリード部4aと、先端部が第1のリード部4aの先端部領域よりもダイパッド部1側に延在して配置された第2のリード部4bとからなる。半導体素子3の電極と第1,第2のリード部4a,4bとを金属細線5で接続している。また、ダイパッド部1の底面を除く領域、吊りリード部2、半導体素子3、第1,第2のリード部4a,4bの底面と末端部を除く領域、および金属細線5の接続領域を封止樹脂6により封止している。第1,第2の各リード部4a,4bの末端部は封止樹脂6の側面と略同一面に配列され、封止樹脂6の周辺部の少なくとも一部の厚みが、半導体素子3が搭載された中央部に比較し、薄くなっている。
次に本実施形態の樹脂封止型半導体装置におけるダイパッド部の構成について説明する。図2は本発明の第1の実施形態のダイパッド部の形態を示す図であり、図2(a)は平面図、図2(b)は図2(a)のC−C1箇所の断面図である。
まず図2(a),(b)に示すように、本実施形態の樹脂封止型半導体装置で採用しているダイパッド部1は、平面形状が略四角形の形状であり、略中央部に上方に突出した半導体素子を支持する支持部1aが形成されているものである。支持部1aの形成としては、ダイパッド部を構成する金属板に対して、下方から上方に向けて押圧し、半切断状態で突出させているものである。
以上、本実施形態の樹脂封止型半導体装置では、封止樹脂の厚みを中央部と周辺部で変化させることで、封止時の樹脂の流動速度を均一にし、エアートラップ発生を防止できるものである。また、チップ中央部と周辺部を結ぶ稜線は、ワイヤ角度にできるだけ平行に保つことで、速度差が生じなくなり、ワイヤ流れを防止する効果を付加的にもつことが可能となる。
次に本実施形態の樹脂封止型半導体装置の製造方法について説明する。
図3、図4、図5は本実施形態の樹脂封止型半導体装置の製造方法を示す図であり、図3は本実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームを示す図であり、図3(a)は平面図、図3(b)は図3(a)のD−D1箇所の断面図である。図4は本実施形態の製造方法の主要な工程を示す断面図である。
まず本実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームについて説明する。
図3に示すように、銅材または、42−アロイ等の通常のリードフレームに用いられている金属板よりなるフレーム枠内に設けられ、半導体素子を搭載する支持部1aを有した略四角形のダイパッド部1と、フレーム枠より延出した吊りリード部2および複数のリード部4とからなる。
吊りリード部2は、その末端でフレーム枠と接続し、先端部でダイパッド部1の四隅角を支持する。複数のリード部4は、その先端部がダイパッド部1に対向し、末端部がフレーム枠と接続して配置された直線状の第1のリード部4aと、直線状の第2のリード部4bとよりなる。第1のリード部4a、第2のリード部4bはそれぞれその先端底面で外部端子(ランド部)を構成するものであり、第1のリード部4aはその底面に加えて外方側面でも外部端子として実装基板と接続できるものである。
そして詳細には、ダイパッド部1にはその表面の略中央部分に円形の支持部1aが設けられ、その支持部1aは、ダイパッド部1を構成している平板に対してプレス加工により半切断状態のプレスを施し、上方に突出させたものである。この支持部1aが実質的に半導体素子を支持する部分となり、半導体素子を搭載した際、ダイパッド部1の支持部1aを除く表面と半導体素子裏面との間には間隙が形成されるよう構成されている。本実施形態では、200μmの金属板よりなるダイパッド部1(リードフレーム厚)の厚みに対して、50μm〜100μm(金属板自体の厚みの25%〜50%)突出した支持部1aを形成している。
また、本実施形態のリードフレームの第1のリード部4aと第2のリード部4bは、フレーム枠と接続した状態では交互配列の並列配置となっており、ダイパッド部1に対向する配置においては、第2のリード部4bの先端部が第1のリード部4aの先端部よりもダイパッド部1側に延在し、それら先端部どうしは平面配置上、千鳥状に配置されているものである。この配置は、半導体素子を搭載し、樹脂封止した際には、パッケージ底面に2列の外部端子が千鳥状に配置されるようにしたものであり、各リード部の先端部底面がパッケージ底面に配置されるものである。そして各リード部は直線形状のリードであり、その先端部の底面部分に外部端子となる先端部が曲率を有したランド部が形成されており、第2のリード部4bのランド部を形成する部分以外はハーフエッチ加工により厚みが薄く加工され、ランド部はリード本来の厚みを有するものである。
以下、前述のリードフレームを用いて樹脂封止型半導体装置を製造する工程について説明する。
まず図4(a)に示すように、金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部1と、そのダイパッド部1の各角部をその先端部で支持し、末端部がフレーム枠に接続した吊りリード部と、先端部がダイパッド部1に対向して配列され、末端部がフレーム枠に接続した複数の第1、第2のリード部4a,4bとよりなるリードフレームであって、ダイパッド部1の底面には、エアベントが設けられているリードフレームを用意する。
次に図4(b)に示すように、用意したリードフレームのダイパッド部1の支持部1a上に半導体素子3をその主面を上にして接着搭載する。
次に図4(c)に示すように、ダイパッド部1上に搭載した半導体素子3の電極と、リードフレームの第1、第2のリード部4a,4bとを金属細線5により電気的に接続する。
そして図4(d)に示すように、リードフレームの下面であって、少なくとも第1,第2のリード部4a,4b、ダイパッド部1の底面に封止シート8を貼付により密着させ、リードフレームの上面側を封止樹脂6により樹脂封止する。この際、ダイパッド部1の底面を除く領域、吊りリード部、半導体素子3、第1、第2のリード部4a,4bの底面を除く領域、および金属細線5の接続領域を外殻全体を構成する凹形部(凹金型14)と周辺部の厚みを薄くする凸形部(凸金型13)とを有する金型で封止する。
次に図5(a)に示すように、カル11に固形化された樹脂がつめられ、ランナー12を通過し、樹脂が充填される。この時、図5(b)は、図5(a)のA−A’の断面図であり、凹金型14と樹脂周辺部に配置された凸金型13で構成されることで、内部空間に樹脂6が充填される。この時、樹脂6の充填方向が変わると、凸金型13の配置位置が変わる。充填方向の垂直方向に周辺部の厚みが薄くなるように凸金型13を配置する。図5(a)においては、4角形の2辺で周辺部の厚みが薄くなっている。
図6は本発明の第2の実施形態の樹脂封止型半導体装置を示す図であり、図6(a)は、平面図、図6(b)は底面図、図6(c)は図6(b)のA−A’箇所の断面図である。すなわち、樹脂の注入方向を変化させた時の構成であり、樹脂注入口の位置により周辺部の厚みが薄くなる部分が変化する。図6(a)においては、4角形の2コーナーで周辺部の厚みが薄くなっている。図6のように、樹脂ゲート10がコーナ部にあり、樹脂注入方向が変わると凸金型の形状と位置が変わる。樹脂流動の流れ方により、凸金型13は変わるが凹金型14は共通で利用可能である。この封止工程では、パッケージタイプにより凸形部を変更することで全体の凹形部は、変更することなく活用可能となる。
図7は本発明の第3の実施形態の樹脂封止型半導体装置を示す図であり、図7(a)は、平面図、図7(b)は底面図、図7(c)は図7(b)のA−A’箇所の断面図である。図7に示すように、周辺部全体が半導体素子搭載部中央に比較し、薄くなる構成となり、その効果は、同様である。ここでは、複数の半導体素子が積層して搭載した例を示している。
図8は本発明の第4の実施形態の樹脂封止型半導体装置を示す図であり、図8(a)は、平面図、図8(b)は底面図、図8(c)は図8(b)のA−A’箇所の断面図である。図8に示すように、複数の半導体素子3が積層して搭載される構成である。このように、複数チップ時の構成としても、その効果は同様である。
図9は本発明の第5の実施形態の樹脂封止型半導体装置を示す図であり、図9(a)は、平面図、図9(b)は、図9(a)のA−A’箇所の断面図である。
図9に示すように、この樹脂封止型半導体装置は、複数の導電体からなる多層基板(半導体キャリア基板)で構成されている。すなわち、外部電極端子8を底面に有し、外部電極端子8と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板7と、多層基板7上に実装された半導体素子3と、多層基板7上面の複数の電極と半導体素子3とを接続した金属細線5と、多層基板7上面と半導体素子3と金属細線5とを封止した封止樹脂6とを備え、封止樹脂6の周辺部の少なくとも一部の厚みが、半導体素子3が搭載された中央部に比較して薄くなっている。半導体素子3は1つでも複数積層しても同様である。本実施形態においても同様の効果がある。
なお、本実施形態では、第1のリード部の底面、第2のリード部の底面はランド電極を構成し、封止樹脂の下面領域において平面配列で少なくとも2列を構成している樹脂封止型半導体装置を例に説明したが、1列タイプ、3列以上の多列であっても、ダイパッド部露出型の片面封止タイプの樹脂封止型半導体装置の製造方法に広く適用できるものである。
以上の実施形態のように半導体装置の樹脂封止を一括成形することにより生産性が向上させることができる。
本発明にかかる樹脂封止型半導体製造装置およびその製造方法は、チップ周辺部の樹脂厚みを薄くすることにより、ダイパッド部の近傍の封止樹脂中にボイドの発生のない樹脂封止型半導体装置を実現できる等の効果を有し、高密度の小型、薄型の樹脂封止型半導体装置として有用である。
本発明の第1の実施形態の樹脂封止型半導体装置を示す図である。 本発明の第1の実施形態のダイパッド部の形態を示す図である。 本発明の第1の実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームを示す図である。 本発明の第1の実施形態の樹脂封止型半導体装置の製造方法を示す工程断面図である。 本発明の第1の実施形態の樹脂封止型半導体装置の製造方法の説明図である。 本発明の第2の実施形態の樹脂封止型半導体装置を示す図である。 本発明の第3の実施形態の樹脂封止型半導体装置を示す図である。 本発明の第4の実施形態の樹脂封止型半導体装置を示す図である。 本発明の第5の実施形態の樹脂封止型半導体装置を示す図 従来の樹脂封止型半導体装置を示す図である。 従来の樹脂封止型半導体装置の製造方法を示す工程断面図である。
符号の説明
1 ダイパッド部
1a 突出部
2 吊りリード部
3 半導体素子
4a 第1のリード部
4b 第2のリード部
5 金属細線
6 封止樹脂
7 多層基板
8 外部電極端子
9 接着剤
10 樹脂ゲート
11 カル
12 ランナー
13 凸金型
14 凹金型
101 ダイパッド部
102 半導体素子
103 インナーリード部
104 金属細線
105 封止樹脂
106 外部端子

Claims (5)

  1. 半導体素子搭載用のダイパッド部と、前記ダイパッド部を支持した吊りリード部と、前記ダイパッド部の周囲に配列された複数のリード部と、前記ダイパッド部上に搭載された半導体素子と、前記半導体素子の電極と前記リード部とを接続した金属細線と、前記金属細線の接続領域を封止した封止樹脂とを備えた半導体装置であって、前記封止樹脂の周辺部の少なくとも一部の厚みが、前記半導体素子が搭載された中央部に比較して薄くなっていることを特徴とする樹脂封止型半導体装置。
  2. 外部電極端子を底面に有し、前記外部電極端子と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板と、前記多層基板上に実装された半導体素子と、前記多層基板上面の複数の電極と前記半導体素子とを接続した金属細線と、前記多層基板上面と前記半導体素子と前記金属細線とを封止した封止樹脂とを備えた半導体装置であって、前記封止樹脂の周辺部の少なくとも一部の厚みが、前記半導体素子が搭載された中央部に比較して薄くなっていることを特徴とする樹脂封止型半導体装置。
  3. 複数の半導体素子が搭載される請求項1または2記載の樹脂封止型半導体装置。
  4. 前記封止樹脂の中央部から周辺部を結ぶ稜線が金属細線の角度と平行になるようにした請求項1または2記載の樹脂封止型半導体装置。
  5. 金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部と、前記フレーム枠より延出した先端部で前記ダイパッド部の各角部を支持する吊りリード部と、前記フレーム枠より延出した先端部が前記ダイパッド部に対向して配列された複数のリード部とからなるリードフレームを用意する工程と、前記リードフレームの前記ダイパッド部上に半導体素子を搭載する工程と、前記ダイパッド部上に搭載した前記半導体素子の電極と前記リードフレームのリード部とを金属細線により接続する工程と、前記リードフレームの下面側に封止シートを配置して少なくとも前記リード部、ダイパッド部の底面に前記封止シートを密着させる工程と、前記リードフレームの上面側を封止樹脂により樹脂封止する工程とを含み、前記樹脂封止の際に外殻全体を構成する凹形部と周辺部の厚みを薄くする凸形部とを有する金型を用いて、樹脂充填注入方向に対し、封止樹脂の周辺部の少なくとも一部に前記凸形部を配置し、前記金属細線の接続領域を封止することを特徴とする樹脂封止型半導体装置の製造方法。
JP2004011845A 2004-01-20 2004-01-20 樹脂封止型半導体装置およびその製造方法 Pending JP2005209699A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004011845A JP2005209699A (ja) 2004-01-20 2004-01-20 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011845A JP2005209699A (ja) 2004-01-20 2004-01-20 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005209699A true JP2005209699A (ja) 2005-08-04

Family

ID=34898410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011845A Pending JP2005209699A (ja) 2004-01-20 2004-01-20 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005209699A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872853B2 (en) 2016-04-11 2020-12-22 Murata Manufacturing Co., Ltd. Module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872853B2 (en) 2016-04-11 2020-12-22 Murata Manufacturing Co., Ltd. Module

Similar Documents

Publication Publication Date Title
CN100576524C (zh) 引线框架、半导体封装及其制造方法
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077232A (ja) 半導体装置およびその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
TWI292213B (ja)
JP2018056369A (ja) 半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지
JP2010199412A (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
JP2005340415A (ja) 半導体パッケージ及びその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP5561072B2 (ja) 半導体装置の製造方法
US7492037B2 (en) Package structure and lead frame using the same
JP2005209699A (ja) 樹脂封止型半導体装置およびその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2005340309A (ja) 樹脂封止型半導体装置およびその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104