JP2005251944A - ソリッドステートリレー - Google Patents

ソリッドステートリレー Download PDF

Info

Publication number
JP2005251944A
JP2005251944A JP2004059581A JP2004059581A JP2005251944A JP 2005251944 A JP2005251944 A JP 2005251944A JP 2004059581 A JP2004059581 A JP 2004059581A JP 2004059581 A JP2004059581 A JP 2004059581A JP 2005251944 A JP2005251944 A JP 2005251944A
Authority
JP
Japan
Prior art keywords
solid state
state relay
lead frame
light
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004059581A
Other languages
English (en)
Inventor
Yoji Yamaguchi
洋司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004059581A priority Critical patent/JP2005251944A/ja
Priority to US11/065,439 priority patent/US20050194552A1/en
Priority to CNB2005100526605A priority patent/CN1333526C/zh
Publication of JP2005251944A publication Critical patent/JP2005251944A/ja
Priority to US11/612,162 priority patent/US7256410B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】組立工程の簡易化、デバイスの小型化を可能としたソリッドステートリレーを提供する。
【解決手段】発光素子３を発光側リードフレーム２ａに搭載し、受光素子４、または受光素子４と受光素子４からの信号を受けて動作するスイッチング素子６とを受光側リードフレーム２ｂに搭載し、これら発光側と受光側のリードフレーム２ａ，２ｂを相対向して配設して１パッケージに封止してなるソリッドステートリレー１において、少なくともいずれか一方のリードフレームに、発光素子２または受光素子４を保護する保護素子５を搭載するとともに、発光素子３と受光素子４とを封止する一次モールド樹脂内に、保護素子５または保護素子５およびスイッチング素子６を配置してなる。
【選択図】 図２

Description

本発明は、スイッチング素子として各種電子機器に設けられるトライアック出力、MOS出力、IGBT出力等のソリッドステートリレーに関し、特に入出力間を絶縁して信号伝達を行う回路を備えた電源機器、家電機器、インバータ制御機器等の電子機器に最適なソリッドステートリレーに関する。
従来のソリッドステートリレーは、例えば図１２に示すように、光結合素子９１と、光結合素子９１の受光部から電気的接合されたトランジスタ、トライアック、IGBT、C-MOS等のスイッチング素子９３と、出力側の保護素子としてのチップ抵抗９４、チップコンデンサ９５と、光結合素子９１内の発光ダイオードの制限抵抗（入力側の保護素子）としてのチップ抵抗９６と、が銀ペースト、高温はんだ等により金属リード９２に設置され、チップ搭載部の保護、電気的絶縁、外乱光に対する光結合素子９１の保護を目的として黒色遮光性樹脂９７により封止されてなっている。
ここで光結合素子９１は、発光素子として用いられる発光ダイオードと、受光素子として用いられるフォトダイオード、フォトトランジスタ、フォトトライアック、フォトボル等とを対向する２つのリードフレームに搭載し、半透明樹脂等により封止して光経路が形成されたものである。
なお、上記のような従来のソリッドステートリレーは、例えば特許文献１や特許文献２にも開示されている。
特開２００１−１２７０９９号公報 特開平５−２０６５０４号公報
しかしながら、上記した従来の発光素子、受光素子、スイッチング素子、チップ抵抗やチップコンデンサ等の保護素子を搭載したソリッドステートリレーでは、まず、発光素子、受光素子のみをそれぞれ搭載した２つのリードフレームを対向させ、トランスファーモールド等により樹脂封止して光結合素子を作成し、その後、この光結合素子、スイッチング素子、保護素子をさらに別のリードフレーム等の基板に搭載して樹脂による封止を行うという手法がとられていた。
このような従来の手法では、樹脂封止工程および部品搭載工程が増え、集積度も低くなる。このために、コストが高くなり、またデバイスのパッケージサイズが拡大するといった問題が生じていた。
本発明は、このような事情に鑑み創作されたものであって、組立工程の簡易化、デバイスの小型化を可能としたソリッドステートリレーを提供することを目的とする。
上記課題を解決するため、本発明のソリッドステートリレーは、発光素子が発光側リードフレームに搭載され、受光素子、または受光素子と受光素子からの信号を受けて動作するスイッチング素子とが受光側リードフレームに搭載され、これら発光側と受光側のリードフレームが相対向して配設されて１パッケージに封止されてなるソリッドステートリレーにおいて、前記少なくともいずれか一方のリードフレームに、発光素子または受光素子を保護する保護素子が搭載されるとともに、発光素子と受光素子とを封止する一次モールド樹脂内に、保護素子または保護素子およびスイッチング素子が配置されることを特徴とする。
この発明によれば、発光素子、受光素子、保護素子、または発光素子、受光素子、保護素子、スイッチング素子を一次モールド樹脂で封止するので、半透明樹脂による一回のトランスファーモールドによって、光経路を作成するとともに、リードフレームに搭載した各素子を樹脂封止することができる。
したがって、従来における光結合素子の実装工程を省略することができ、樹脂封止および部品搭載工程を削減することができるので、組立工程を簡易化してコストを低減させることができる。
また、発光側と受光側の２つのリードフレームに発光素子、受光素子、スイッチング素子、および保護素子を搭載し、一次モールド樹脂でこれらの素子を封止することでソリッドステートリレーを作成するので、集積度を高めることが可能で、パッケージサイズを縮小させることができ、デバイスの小型化を図ることができる。
なお、ここで保護素子とは、例えば、スナバ回路、発光素子制限抵抗等のチップ抵抗やチップコンデンサをいう。
本発明は、上記構成のソリッドステートリレーにおいて、前記保護素子が、対向するリードフレーム、およびこのリードフレームに搭載された素子と離隔するように配置されることを特徴とする。
この発明によれば、保護素子と対向するリードフレーム、およびこのリードフレームに搭載された素子と、保護素子とが離隔されるので、上記構成のソリッドステートリレーにおいて、デバイス内部の受発光間の電気的絶縁距離を確保することができる。したがって、例えば、発光素子、および受光素子よりも厚みのある保護素子を搭載した場合であっても、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
本発明は、上記構成のソリッドステートリレーにおいて、前記保護素子は、リードフレームが存在しない領域に対向して搭載されることを特徴とする。
この発明によれば、保護素子と対向する領域にはリードフレームがなく、他の素子も存在しないので、上記構成のソリッドステートリレーにおいて、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
本発明は、上記構成のソリッドステートリレーにおいて、前記保護素子は、少なくともいずれか一方のリードフレームの素子搭載面の背面側に搭載されることを特徴とする。
この発明によれば、保護素子と対向するリードフレーム、およびこのリードフレームに搭載された素子と、保護素子とを離隔させることができるので、上記構成のソリッドステートリレーにおいて、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
本発明は、上記構成のソリッドステートリレーにおいて、前記保護素子と対向するリードフレームが、保護素子から離隔する方向に屈曲された形状に形成されていることを特徴とする。
この発明によれば、保護素子と対向するリードフレーム、およびこのリードフレームに搭載された素子と、保護素子とを離隔させることができるので、上記構成のソリッドステートリレーにおいて、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
本発明は、上記構成のソリッドステートリレーにおいて、前記少なくともいずれか一方のリードフレームには、保護素子を搭載する凹部が形成されていることを特徴とする。
この発明によれば、保護素子と対向するリードフレーム、およびこのリードフレームに搭載された素子と、保護素子とを離隔させることができるので、上記構成のソリッドステートリレーにおいて、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
本発明は、上記構成のソリッドステートリレーにおいて、前記少なくともいずれか一方のリードフレームには、浮島部とこの浮島部を取り囲む外周部とが備えられ、浮島部とこの浮島部に対向する外周部に、相対向する浮島部と外周部との間隔がそれぞれ異なる複数の搭載部が設けられ、各搭載部に保護素子が架橋して搭載されることを特徴とする。
この発明によれば、相対向する浮島部と外周部との間隔が各搭載部毎に異なっているので、異なる大きさの複数の保護素子を搭載することができる。
本発明のソリッドステートリレーによれば、組立工程の簡易化とデバイスの小型化を図ることができる。
以下、本発明の実施の形態について、図面を参照して説明する。
図１、および図２には、受光側、発光側のリードフレーム２ａ、２ｂが対向した構造のソリッドステートリレー１の実施例１が示されている。
このソリッドステートリレー１は、発光素子３、保護素子５（発光素子制限抵抗チップ５ａ）が発光側リードフレーム２ａに搭載され、受光素子４、受光素子４からの信号を受けて動作するスイッチング素子６、および保護素子５（チップ抵抗５ｂ）が受光側リードフレーム２ｂに搭載され、１パッケージに封止されている。
発光側リードフレーム２ａと受光側リードフレーム２ｂとは、相対向して配置されており、各素子３、４、５、６は、各リードフレーム２ａ、２ｂにそれぞれ搭載された後に、半透明樹脂７により一次モールド樹脂封止され、さらに黒色遮光性樹脂８によって樹脂封止されている。したがって、半透明樹脂７による一回のトランスファーモールドにより、光経路の作成と、発光素子３、受光素子４、保護素子５、スイッチング素子６の樹脂封止が可能となり、従来における光結合素子の実装の工程を省略することができる。
なお、保護素子５の配置は、上記したものに限られず、例えば、発光側リードフレーム２ａに発光素子制限抵抗チップ５ａのみを搭載したもの、あるいは、受光側リードフレーム２ｂにチップ抵抗５ｂのみを搭載したものであってもよい。
次に、本発明の実施例２について、図面を参照して説明する。
図３ないし図９には、本発明の第２実施例が示されている。
この実施例に係るソリッドステートリレー１は、第１実施例に係る構成のソリッドステートリレー１において、デバイス内部の受発光間の電気的絶縁距離を確保するために、保護素子５が、対向するリードフレーム２ａ、およびこのリードフレーム２ａに搭載された素子と離隔するように配置されたものであって、例えば、以下のようなバリエーションがある。
図３に示すソリッドステートリレー１は、保護素子５が、発光側リードフレーム２ａが存在していない領域に搭載されているものである。この場合、保護素子５に対向する領域には発光側リードフレーム２ａが存在しないので、保護素子５を発光側リードフレーム２ａおよびこのリードフレーム２ａに搭載された素子から離隔させることができる。したがって、例えば発光素子３、および受光素子４よりも厚みのある保護素子５を搭載した場合であっても、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
なお、保護素子５の配置およびリードフレーム２ａ、２ｂの形状は、上記したものに限られず、例えば、発光側リードフレーム２ａに保護素子５を搭載し、この保護素子５に対向する領域に受光側リードフレーム２ｂが存在しないものであってもよい。
図４に示すソリッドステートリレー１は、保護素子５が、受光側リードフレーム２ｂの背面側に搭載されているものである。このソリッドステートリレー１では、保護素子５を発光側リードフレーム２ａおよびこのリードフレーム２ａに搭載された素子から離隔させることができる。したがって、例えば発光素子３、および受光素子４よりも厚みのある保護素子５を搭載した場合であっても、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
なお、保護素子５が搭載される面は、発光側リードフレーム２ａの背面側であってもよい。
図５に示すソリッドステートリレー１は、保護素子５と対向する発光側リードフレーム２ａが、保護素子５から離隔する方向に屈曲された形状に形成されているものである。この場合、発光側リードフレーム２ａの折り曲げ部分の深さｘ１に相当する距離だけ、保護素子５を発光側リードフレーム２ａから離隔させることができる。したがって、例えば発光素子３、および受光素子４よりも厚みのある保護素子５を搭載した場合であっても、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
なお、保護素子５の配置およびリードフレーム２ａ、２ｂの形状は、上記したものに限られず、例えば、発光側リードフレーム２ａに保護素子５を搭載し、この保護素子５に対向する受光側リードフレーム２ｂが保護素子５から離隔する方向に屈曲された形状に形成されているものであってもよい。
図６に示すソリッドステートリレー１は、受光側リードフレーム２ｂに、保護素子５を搭載する凹部２ｃが形成されたものである。
この凹部２ｃは、受光側リードフレーム２ｂの一部が、発光側リードフレーム２ａから離隔する方向に屈曲されて形成されている。凹部２ｃに保護素子５を搭載する結果、凹部２ｃの深さｘ２に相当する距離だけ、保護素子５を発光側リードフレーム２ａから離隔させることができる。したがって、例えば発光素子３、および受光素子４よりも厚みのある保護素子５を搭載した場合であっても、デバイス内部の受発光間の電気的絶縁距離を確保することができる。
また、凹部２ｃは、図７および図８に示すように、保護素子５の電極部に接する部位のみ凹状に加工したものであってもよい。この場合、図９に示すように、保護素子５は、受光側リードフレーム２ｂに架橋するように設置される。こうすると、デバイス内部の受発光間の電気的絶縁距離を確保することができるとともに、保護素子５を搭載する際の位置決めが容易になる。
なお、保護素子５の配置およびリードフレーム２ａ、２ｂの形状は、上記したものに限られず、例えば、発光側リードフレーム２ａに保護素子５を搭載する凹部２ｃが形成されたものであってもよい。
次に、本発明の実施例３について、図面を参照して説明する。
図１０、および図１１には、本発明の第３実施例が示されている。
この実施例に係るソリッドステートリレー１は、第１および第２実施例に係る構成のソリッドステートリレー１において、大きさの異なる複数の保護素子を好適に搭載することができるものである。
図１０に示すソリッドステートリレー１は、受光側リードフレーム２ｂに、浮島部２ｄとこの浮島部２ｄを取り囲む外周部２ｅとが備えられ、浮島部２ｄと，浮島部２ｄに対向する外周部２ｅに、相対向する浮島部２ｄと外周部２ｅとの間隔がそれぞれ異なる複数の搭載部２ｆが設けられ、各搭載部２ｆに保護素子５が架橋して搭載されているものである。
このように、浮島部２ｄと外周部２ｅとの間隔が、図１１に示すように各搭載部２ｆ毎にｙ１，ｙ２，ｙ３と異なっているので、大きさの異なる複数の保護素子５を、それぞれ対応する搭載部２ｆに好適に搭載することができる。
本発明は、組立工程の簡易化、デバイスの小型化を図るソリッドステートリレーに活用できる。
本発明のソリッドステートリレーの第１実施例を一部破断して示す斜視図である。 図１に示すソリッドステートリレーの構造を模式的に示す断面図である。 本発明のソリッドステートリレーの第２実施例の構造を模式的に示す断面図である。 本発明のソリッドステートリレーの第２実施例の構造を模式的に示す断面図である。 本発明のソリッドステートリレーの第２実施例の構造を模式的に示す断面図である。 本発明のソリッドステートリレーの第２実施例の構造を模式的に示す断面図である。 図６に示すソリッドステートリレーの変形例の構造を模式的に示す断面図である。 図７に示すソリッドステートリレーのリードフレームを一部省略して示す平面図である。 図８に示すリードフレームに保護素子を搭載した状態を示す平面図である。 本発明のソリッドステートリレーの第３実施例のリードフレームを一部省略して示す平面図である。 図１０に示すリードフレームの部分拡大図である。 従来のソリッドステートリレーを示す内部構造図である。
符号の説明
１ ソリッドステートリレー
２ａ 発光側リードフレーム
２ｂ 受光側リードフレーム
２ｃ 凹部
２ｄ 浮島部
２ｅ 外周部
２ｆ 搭載部
３ 発光素子
４ 受光素子
５ 保護素子
６ スイッチング素子
７ トランスファーモールド樹脂
８ 黒色遮光性樹脂

Claims (7)

  1. 発光素子が発光側リードフレームに搭載され、受光素子、または受光素子と受光素子からの信号を受けて動作するスイッチング素子とが受光側リードフレームに搭載され、これら発光側と受光側のリードフレームが相対向して配設されて１パッケージに封止されてなるソリッドステートリレーにおいて、
    前記少なくともいずれか一方のリードフレームに、発光素子または受光素子を保護する保護素子が搭載されるとともに、発光素子と受光素子とを封止する一次モールド樹脂内に、保護素子または保護素子およびスイッチング素子が配置されることを特徴とするソリッドステートリレー。
  2. 前記保護素子が、対向するリードフレーム、およびこのリードフレームに搭載された素子と離隔するように配置されることを特徴とする請求項１記載のソリッドステートリレー。
  3. 前記保護素子は、リードフレームが存在しない領域に対向して搭載されることを特徴とする請求項２記載のソリッドステートリレー。
  4. 前記保護素子は、少なくともいずれか一方のリードフレームの素子搭載面の背面側に搭載されることを特徴とする請求項２記載のソリッドステートリレー。
  5. 前記保護素子と対向するリードフレームが、保護素子から離隔する方向に屈曲された形状に形成されていることを特徴とする請求項２記載のソリッドステートリレー。
  6. 前記少なくともいずれか一方のリードフレームには、保護素子を搭載する凹部が形成されていることを特徴とする請求項２記載のソリッドステートリレー。
  7. 前記少なくともいずれか一方のリードフレームには、浮島部とこの浮島部を取り囲む外周部とが備えられ、浮島部とこの浮島部に対向する外周部に、相対向する浮島部と外周部との間隔がそれぞれ異なる複数の搭載部が設けられ、各搭載部に保護素子が架橋して搭載されることを特徴とする請求項１ないし６のいずれか記載のソリッドステートリレー。
JP2004059581A 2004-03-03 2004-03-03 ソリッドステートリレー Pending JP2005251944A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004059581A JP2005251944A (ja) 2004-03-03 2004-03-03 ソリッドステートリレー
US11/065,439 US20050194552A1 (en) 2004-03-03 2005-02-25 Solid state relay
CNB2005100526605A CN1333526C (zh) 2004-03-03 2005-03-03 固态继电器
US11/612,162 US7256410B2 (en) 2004-03-03 2006-12-18 Solid state relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004059581A JP2005251944A (ja) 2004-03-03 2004-03-03 ソリッドステートリレー

Publications (1)

Publication Number Publication Date
JP2005251944A true JP2005251944A (ja) 2005-09-15

Family

ID=34909166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004059581A Pending JP2005251944A (ja) 2004-03-03 2004-03-03 ソリッドステートリレー

Country Status (3)

Country Link
US (2) US20050194552A1 (ja)
JP (1) JP2005251944A (ja)
CN (1) CN1333526C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251944A (ja) * 2004-03-03 2005-09-15 Sharp Corp ソリッドステートリレー
JP2007123314A (ja) * 2005-10-25 2007-05-17 Yazaki Corp リレーモジュール及び電装ユニット
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
WO2015031069A1 (en) 2013-08-26 2015-03-05 Micropac Industries, Inc. Power controller
USD836073S1 (en) * 2017-01-25 2018-12-18 Shindengen Electric Manufacturing Co., Ltd. Solid state relay
CN111081653A (zh) * 2019-11-25 2020-04-28 合肥速芯微电子有限责任公司 半导体封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722581Y2 (ja) * 1979-08-21 1982-05-17
JPS61228681A (ja) * 1985-04-01 1986-10-11 Sharp Corp 光結合半導体装置
JPH05206504A (ja) 1991-05-30 1993-08-13 Matsushita Electric Works Ltd ソリッドステートリレー
JPH07244231A (ja) * 1994-03-04 1995-09-19 Omron Corp 光結合装置及び半導体発光素子並びに継電器
JP2000068552A (ja) * 1998-08-18 2000-03-03 Sharp Corp ヒューズ機能内蔵型光結合素子
JP3491744B2 (ja) 1999-10-22 2004-01-26 シャープ株式会社 半導体装置
CN2421777Y (zh) * 2000-04-21 2001-02-28 无锡市正达机电研究所 固态继电器
JP3784671B2 (ja) * 2001-07-23 2006-06-14 シャープ株式会社 半導体装置の製造方法
JP2003124500A (ja) * 2001-10-15 2003-04-25 Sharp Corp 光結合素子
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005251944A (ja) * 2004-03-03 2005-09-15 Sharp Corp ソリッドステートリレー

Also Published As

Publication number Publication date
US7256410B2 (en) 2007-08-14
US20070085045A1 (en) 2007-04-19
CN1665136A (zh) 2005-09-07
US20050194552A1 (en) 2005-09-08
CN1333526C (zh) 2007-08-22

Similar Documents

Publication Publication Date Title
US7170099B2 (en) Optical semiconductor device and a method for manufacturing the same
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
US7256410B2 (en) Solid state relay
KR20130069108A (ko) 반도체 패키지
KR20150004282A (ko) 반도체 장치
JP2007035758A (ja) 受光ジュール
JP2008010636A (ja) 受光モジュール
JP4688751B2 (ja) 半導体装置
JP2006196598A (ja) ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法
JP2008091671A (ja) 光結合装置
JP2007194441A (ja) イメージセンサ用半導体装置およびその製造方法
JP2005354118A (ja) 混成集積回路装置
WO2011108051A1 (ja) 半導体装置
JP2008028033A (ja) 光結合装置、及び電子機器
JP4890161B2 (ja) 接続端子
JP2007019153A (ja) 光リンクデバイス
JP2006054245A (ja) 半導体装置
CN115116991B (zh) 一种传感器及其制造方法
KR20000011229A (ko) 반도체장치
JP4708014B2 (ja) 光半導体装置
JP2009158825A (ja) 半導体装置
WO2014054082A1 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
JP2002353380A (ja) 半導体装置
JP2008198892A (ja) 光結合装置
JP2007087990A (ja) 受光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217