JP2006196598A - ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法 - Google Patents

ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法 Download PDF

Info

Publication number
JP2006196598A
JP2006196598A JP2005005375A JP2005005375A JP2006196598A JP 2006196598 A JP2006196598 A JP 2006196598A JP 2005005375 A JP2005005375 A JP 2005005375A JP 2005005375 A JP2005005375 A JP 2005005375A JP 2006196598 A JP2006196598 A JP 2006196598A
Authority
JP
Japan
Prior art keywords
terminal
solid state
state relay
output terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005005375A
Other languages
English (en)
Inventor
Yoji Yamaguchi
洋司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005005375A priority Critical patent/JP2006196598A/ja
Priority to US11/324,253 priority patent/US7439532B2/en
Priority to CNA2006100049579A priority patent/CN1805284A/zh
Publication of JP2006196598A publication Critical patent/JP2006196598A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】 受光素子のサージ対策としての保護素子を樹脂封止部の外部で接続可能としてサージによる受光素子の破壊を防止することができる信頼性の高いソリッドステートリレーを提供する。
【解決手段】 ソリッドステートリレー１の出力側リードフレームに発光ダイオード２からの信号光を受光するフォトトライアック３とトライアック４が実装してある。フォトトライアック３の第１電極３ｆは第１制御端子Ｔｃ１に接続され、フォトトライアック３の第２電極３ｓはトライアック４のゲート電極４ｇに樹脂封止部の内部で接続されている。トライアック４の第１電極４ｆは第１出力端子Ｔｐ１に接続され、トライアック４の第２電極４ｓは第２出力端子Ｔｐ２に接続されている。第１制御端子Ｔｃ１、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２はそれぞれリード端子として樹脂封止部から外部に個別に導出してある。
【選択図】 図１

Description

本発明は、サージ対策としての保護素子を容易に接続することができるソリッドステートリレー、そのようなソリッドステートリレーを搭載した電子機器及びそのようなソリッドステートリレーの製造方法に関する。
負荷への電力供給をオンオフするスイッチング素子として半導体素子を用いたソリッドステートリレーが知られている。
ソリッドステートリレーは、電力供給のオンオフを直接制御することから、大きな絶縁耐圧を要求されることとなり、負荷制御用電力素子としてトライアックなどの高耐圧、大電力の半導体素子が搭載してある。また、比較的電圧が低い制御系としての１次側（入力側）と比較的電圧が高く大電力を扱う２次側（出力側）との絶縁を確保することが必要になることから、入力側と出力側の信号伝達には入出力間の絶縁が容易に行える光結合方式（フォトカプラー方式）が採用されている。
このようなソリッドステートリレーは、入出力間の絶縁性が良く、制御性に優れることから電源機器、家電製品、インバータ制御機器などの電子機器にも盛んに採用されるようになっている。
図１０は、従来のソリッドステートリレーの例を示す部分透視斜視図である。
ソリッドステートリレー（以下ＳＳＲともいう）５０は、入力側に発光素子としての発光ダイオード５１が実装され、出力側に受光素子としてのフォトトライアック５２、負荷制御用電力素子としてのトライアック５３が実装されている。
発光ダイオード５１は入力側リードフレーム５５に銀ペーストなどによりダイボンディングされ、金線などによりワイヤボンディングされている。他方、フォトトライアック５２は出力側リードフレーム５６に銀ペースト、ポリイミド樹脂を用いた絶縁ペーストなどによりダイボンディングされ、金線などによりワイヤボンディングされている。
発光ダイオード５１とフォトトライアック５２は、相互に対向するように位置合わせして配置してあり、信号光の送受信を行うことができるように構成してある。つまり、発光ダイオード５１とフォトトライアック５２は、白色半透明樹脂の内層樹脂封止部５７により内側の樹脂封止を施され、その外側を黒色の樹脂封止部５８により樹脂封止されている。
トライアック５３は出力側リードフレーム５６にフォトトライアック５２と同様にダイボンディング、ワイヤボンディングされ、発光ダイオード５１からの信号光を受信したフォトトライアック５２からの電流信号により駆動され、図示しない負荷への電力供給をオンオフ制御するスイッチング素子となる。
図１１は、図１０に示した従来のソリッドステートリレーの配線図である。このような従来のソリッドステートリレーは例えば特許文献１に開示されている。
ＳＳＲ５０は、入力側に発光ダイオード５１のアノード電極５１ａが接続されたアノード端子Ｔａ、発光ダイオード５１のカソード電極５１ｋが接続されたカソード端子Ｔｋを備える。また、出力側には、トライアック５３の第１電極５３ｆが接続された第１出力端子Ｔｐ１、トライアック５３の第２電極５３ｓが接続された第２出力端子Ｔｐ２を備える。フォトトライアック５２の第１電極５２ｆは第１出力端子Ｔｐ１に接続され、フォトトライアック５２の第２電極５２ｓはトライアック５３のゲート電極５３ｇに接続されている。
このようなＳＳＲ５０が電源機器などの電子機器に使用された場合、使用環境が多様化していることから、外部からの電流・電圧サージを受けることが多く、サージによるフォトトライアック５２の破壊が多発している。サージによるフォトトライアック５２の破壊は電子機器そのものを破壊する恐れがあることから、ＳＳＲ５０の動作を安定化し信頼性を向上させるためのサージ対策が望まれている。
図１２は、サージ対策を考慮した場合のソリッドステートリレーの配線図である。図１３は、図１０に示した従来のソリッドステートリレーに図１２に示した保護素子を適用したとした場合の概略断面図である。
サージ対策を考慮したＳＳＲ６０（図１２）は、基本的な回路構成については図１１に示した従来例と同様であるが、フォトトライアック５２の第１電極５２ｆとトライアック５３の第１電極５３ｆとの間に保護素子として内蔵抵抗Ｒ３を接続した点が異なるものである。
一方、図１３に示すＳＳＲ５０は、入力側リードフレーム５５に発光ダイオード５１、入力側リードフレーム５５に対向する出力側リードフレーム５６にフォトトライアック５２、トライアック５３を搭載し、発光ダイオード５１、フォトトライアック５２、トライアック５３、入力側リードフレーム５５、出力側リードフレーム５６を内層樹脂封止部５７で樹脂封止し、その外側を樹脂封止部５８で樹脂封止した構造となっている。
入力側リードフレーム５５と出力側リードフレーム５６を対向させて内層樹脂封止部５７、樹脂封止部５８で樹脂封止（トランスファーモールド）してあるＳＳＲ５０は、その放熱性を高めるために内層樹脂封止部５７、樹脂封止部５８のほぼ全域に入力側リードフレーム５５、出力側リードフレーム５６を延在させている。
発光ダイオード５１、フォトトライアック５２、トライアック５３のチップ厚よりも厚い保護素子としての内蔵抵抗Ｒ３（破線表示）をサージ対策としてＳＳＲ５０に搭載したとすれば、入力側リードフレーム５５と出力側リードフレーム５６との間の電気的最短距離が従来の距離ｄ５から距離ｄ６になる。つまり、入力側リードフレーム５５と出力側リードフレーム５６との間の電気的最短距離が短くなることから、絶縁耐圧が低下して絶縁破壊を生じやすくなる。したがって、入力側リードフレーム５５と出力側リードフレーム５６との間の絶縁性を維持するために入力側リードフレーム５５と出力側リードフレーム５６との間の距離を広げる必要が生じる。
しかし、入力側リードフレーム５５と出力側リードフレーム５６との間の距離を広げると、光伝達を確実に達成するために発光素子としての発光ダイオード５１の輝度及び受光素子としてのフォトトライアック５２の感度を上げる必要が生じる。
発光ダイオード５１の輝度を向上するためには発光ダイオード５１に流す電流を増やすことが必要となるが消費電力、発熱などの観点から好ましくない。また、フォトトライアック５２の感度を上げるためにはフォトトライアック５２の面積をさらに大きくする必要があるが、小型化、リーク電流などの観点から好ましくない。したがって、発光ダイオード５１、フォトトライアック５２、トライアック５３のチップ厚よりも厚い内蔵抵抗Ｒ３を搭載することは現実的でなく、実現は困難な状況にあるのが実態である。
また、フォトトライアック５２の第１電極５２ｆとトライアック５３の第１電極５３ｆとの間に内蔵抵抗Ｒ３を搭載したとしても、ＳＳＲ６０が制御する負荷電流Ｉｐが小さくかつ内蔵抵抗Ｒ３の抵抗値が大きい場合には、十分な駆動電流Ｉｄをゲート電極５３ｇに流すことができないことから、トライアック５３がオン動作をしないでフォトトライアック５２のみがＳＳＲとしての動作を行うこととなり、結果としてＳＳＲ６０は誤動作を生じることがある。
また、上述した従来例の他に、トライアックの第２電極（５３ｓ）とゲート電極（５３ｇ）との間に保護抵抗を接続したＳＳＲの回路例が、例えば特許文献２、特許文献３に開示してある。
特開平７−１０６６２９号公報 実開昭６４−３７１３６号公報 特開２００３−２７４６３６号公報
本発明は上述した状況に鑑みてなされたものであり、受光素子の一方の電極を一方の制御端子としてのリード端子に接続して樹脂封止部の外部へ導出することにより、サージ対策としての保護素子を樹脂封止部の外部で接続可能とし、受光素子に流れる駆動電流と負荷制御用電力素子に流れる負荷電流のバランスを外部から制御することにより、サージによる受光素子の破壊を防止することができる信頼性の高いソリッドステートリレーを提供することを目的とする。
また、本発明は受光素子の一方の電極に接続され樹脂封止部の外部へ導出してある一方の制御端子としてのリード端子に外付け保護素子を接続することにより、サージによる受光素子の破壊を防止すると共に樹脂封止部の内部での入出力間絶縁耐圧の低下を防止することができるソリッドステートリレーを提供することを他の目的とする。
また、本発明は樹脂封止部の内部に内蔵保護素子を接続した場合にも、樹脂封止部の内部での入出力間絶縁耐圧の低下を防止することができるソリッドステートリレーを提供することを他の目的とする。
また、本発明は受光素子の他方の電極を樹脂封止部の外部へ他方の制御端子として導出してあるリード端子に接続することにより、サージによる受光素子の破壊を防止すると共に複数の負荷制御用電力素子を制御することができるソリッドステートリレーを提供することを他の目的とする。
また、本発明は受光素子の一方の電極が接続され樹脂封止部の外部へ導出してある一方の制御端子及び負荷制御用電力素子の一方の電極が接続され樹脂封止部の外部へ導出してある一方の出力端子の形状、配置を特定することにより、外部導出端子の増加による樹脂封止部の大型化を防止することができ、小型化することが可能なソリッドステートリレーを提供することを他の目的とする。
また、本発明は樹脂封止部の外部に外付け保護素子を搭載する搭載部を設けることにより、外付け保護素子の接続が容易なソリッドステートリレーを提供することを他の目的とする。
また、本発明は樹脂封止部の外部でリード端子間に架橋部を設けることにより、外付け保護素子の接続の当否を選択することができる汎用性のあるソリッドステートリレーを提供することを他の目的とする。
また、本発明は、本発明に係るソリッドステートリレーを搭載した電子機器とすることにより、サージに強く、高い信頼性を有する電子機器を提供することを他の目的とする。
また、本発明は、受光素子の一方の電極が接続された一方の制御端子としてのリード端子と負荷制御用電力素子の一方の電極が接続された一方の出力端子としてのリード端子とが樹脂封止部の外部で架橋部を介して相互に接続された出力側リードフレームを用いることにより、保護素子の接続の要否に応じて架橋部を切断するか否かの選択が可能となり、汎用性のあるソリッドステートリレーとすることができるソリッドステートリレーの製造方法を提供することを目的とする。
本発明に係るソリッドステートリレーは、入力側リードフレームに実装された発光素子と、出力側リードフレームに実装され前記発光素子からの光を受光する受光素子と、出力側リードフレームに実装され前記受光素子により駆動される負荷制御用電力素子と、前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する樹脂封止部とを備えるソリッドステートリレーにおいて、前記受光素子の第１電極は第１制御端子に、前記負荷制御用電力素子の第１電極は第１出力端子に、前記負荷制御用電力素子の第２電極は第２出力端子に、前記受光素子の第２電極は前記負荷制御用電力素子のゲート電極にそれぞれ接続してあり、前記第１制御端子、第１出力端子、第２出力端子はそれぞれリード端子として前記樹脂封止部の外部へ個別に導出してあることを特徴とする。
この構成により、サージ対策として受光素子を保護するための保護素子を樹脂封止部の外部で接続することができ、また、受光素子に流れる駆動電流と負荷制御用電力素子に流れる負荷電流のバランスを外部から制御することが可能となる。つまり、受光素子に所定の駆動電流を流すことが可能となり、負荷制御用電力素子を確実に動作させることができることから、安定的に動作を行わせて誤動作を低減することができるので、電流・電圧サージによる受光素子の破壊を防止できると共に信頼性の高いソリッドステートリレーとすることができる。
本発明に係るソリッドステートリレーでは、前記樹脂封止部の外部で、前記第１制御端子と前記第１出力端子との間に外付け保護素子が接続してあることを特徴とする。
この構成により、第１制御端子と第１出力端子との間に外付け保護素子（外付け抵抗）を接続することから、樹脂封止部の内部に保護素子を設ける必要がないので、樹脂封止部内での入出力間絶縁距離を損なうことがない。つまり、保護素子（外付け保護素子）を接続してサージによる受光素子の破壊を防止すると共に入力側リードフレームと出力側リードフレームの間の絶縁耐圧（樹脂封止部での入出力間絶縁耐圧）の低下を防止することが可能となる。
本発明に係るソリッドステートリレーでは、前記樹脂封止部の外部で、前記第１制御端子と前記第１出力端子とは、架橋部を介して相互に接続してあることを特徴とする。
この構成により、サージ対策が必要として外付け保護素子を接続する場合には、架橋部を切断して外付け保護素子を接続することが可能となる。また、サージ対策が不要な場合には、架橋部をそのまま維持することが可能である。つまり、使用環境によりサージ対策の必要性は異なることから、サージ対策の要否に応じた保護素子の接続の選択が可能な汎用性のあるリードフレームとなり、汎用性のあるソリッドステートリレーとすることができる。
本発明に係るソリッドステートリレーでは、前記樹脂封止部の内部で、前記受光素子の第１電極と前記負荷制御用電力素子の第１電極との間に内蔵保護素子が接続してあることを特徴とする。
この構成により、内蔵保護素子（内蔵抵抗）の選択の幅が広がることから、形状（特に入出力間絶縁耐圧に影響を与える方向での寸法）の小さい内蔵保護素子を接続することができるので、内蔵保護素子を設けても入出力間絶縁距離（入出力間絶縁耐圧）を損なうことがない。また、受光素子に流れる駆動電流と負荷制御用電力素子に流れる負荷電流のバランスを外部から制御することが可能となる。つまり、受光素子に所定の駆動電流を流すことが可能となり、負荷制御用電力素子を確実に動作させることが可能となる。
本発明に係るソリッドステートリレーでは、前記受光素子の第２電極は第２制御端子に接続してあり、該第２制御端子はリード端子として前記樹脂封止部の外部へ個別に導出してあることを特徴とする。
この構成により、受光素子の第２電極が接続してある第２制御端子をリード端子として樹脂封止部の外部へ導出することから、受光素子の第２電極を外部の負荷制御用電力素子のゲート端子に接続することが可能となり、複数の負荷制御用電力素子を制御することができるので、負荷電流が大きな負荷を制御する場合でも、複数の負荷制御用電力素子で負荷電流を分配（分流）することができる。したがって、放熱仕様及び定格電流仕様の余裕度を大きくしたソリッドステートリレーとすることができる。
本発明に係るソリッドステートリレーでは、前記第１出力端子は前記第１制御端子と前記第２出力端子との間に配置してあることを特徴とする。
この構成により、第１制御端子を新たに増加しても、リード端子としての第１出力端子と第２出力端子と間の距離を適宜設定することができることから、樹脂封止部の外部での第１出力端子と第２出力端子との間の短絡を防止でき、安全に使用することができるソリッドステートリレーとなる。
本発明に係るソリッドステートリレーでは、前記第１制御端子と前記第１出力端子の間の距離は、前記第１出力端子と前記第２出力端子の間の距離より小さくしてあることを特徴とする。
この構成により、第１制御端子と第１出力端子とは、ほぼ同電位であることから、リード端子間の距離を小さくすることが可能であり、外部へ導出されるリード端子としての第１制御端子を増加したことによる樹脂封止部の外形の拡大化を防止することができる。つまり、ソリッドステートリレーの小型化を図ることができる。
本発明に係るソリッドステートリレーでは、前記第１制御端子及び前記第１出力端子の端子幅は、他のリード端子の端子幅より小さくしてあることを特徴とする。
この構成により、受光素子の第１電極が接続されたリード端子としての第１制御端子を増加したことによる樹脂封止部の外形の拡大化を防止することができる。
本発明に係るソリッドステートリレーでは、前記第１制御端子及び前記第１出力端子は、前記樹脂封止部の外部で前記外付け保護素子を搭載する搭載部を有することを特徴とする。
この構成により、外付け保護素子の位置決めが容易にできることから外付け保護素子を容易に搭載することができ、また、ソリッドステートリレーを搭載する配線基板で外付け保護素子を接続するための配線パターンを追加する必要が生じない。
本発明に係るソリッドステートリレーでは、前記入力側リードフレームと前記出力側リードフレームとは対向して配置してあることを特徴とする。
この構成により、信号光の伝達効率の高いソリッドステートリレーとなる。
本発明に係るソリッドステートリレーでは、樹脂封止部は、入力側リードフレーム及び出力側リードフレームをデュアルインラインパッケージに樹脂封止してあることを特徴とする。
この構成により、実装する配線基板への取り付けが容易であり、また、外付け保護素子の接続が容易なソリッドステートリレーとなる。
本発明に係るソリッドステートリレーでは、前記発光素子は発光ダイオードであり、前記受光素子はフォトトライアックであり、前記負荷制御用電力素子はトライアックであることを特徴とする。
この構成により、高速で大電力を制御する高効率のソリッドステートリレーとなる。
本発明に係る電子機器は、本発明に係るソリッドステートリレーを搭載したことを特徴とする。
この構成により、電流・電圧サージに強く高い信頼性を有する電子機器を提供することができる。
本発明に係るソリッドステートリレーの製造方法は、入力側リードフレームに実装された発光素子と、出力側リードフレームに実装され前記発光素子からの光を受光する受光素子と、出力側リードフレームに実装され前記受光素子により駆動される負荷制御用電力素子と、前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する樹脂封止部とを備え、前記受光素子の第１電極は第１制御端子に、前記負荷制御用電力素子の第１電極は第１出力端子に、前記負荷制御用電力素子の第２電極は第２出力端子に、前記受光素子の第２電極は前記負荷制御用電力素子のゲート電極にそれぞれ接続してあり、前記第１制御端子、第１出力端子、第２出力端子はそれぞれリード端子として前記樹脂封止部の外部へ個別に導出してあるソリッドステートリレーの製造方法であって、前記第１制御端子と第１出力端子とが前記樹脂封止部の外部で架橋部を介して相互に接続された前記出力側リードフレームに前記発光素子、受光素子及び負荷制御用電力素子を実装する工程と、前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する工程と、前記架橋部を切断する工程と、前記第１制御端子と第１出力端子との間に外付け保護素子を接続する工程とを備えることを特徴とする。
この構成により、架橋部を切断して外付け保護素子を接続することが可能となり、使用環境に応じたサージ対策として保護素子の接続の当否を選択することができる汎用性のあるソリッドステートリレーの製造方法となる。
本発明に係るソリッドステートリレーによれば、受光素子の一方の電極をリード端子として樹脂封止部の外部へ導出するので、受光素子に対するサージ対策としての保護素子を樹脂封止部の外部で接続することが可能となる。つまり、受光素子に流れる駆動電流と負荷制御用電力素子に流れる負荷電流のバランスを外部から制御することが可能となり、電流・電圧サージによる受光素子の破壊を防止することができると共に誤動作の恐れのない信頼性の高いソリッドステートリレーを提供できるという効果を奏する。
本発明に係るソリッドステートリレーによれば、受光素子の一方の電極に外付け保護素子を接続することから、電流・電圧サージによる受光素子の破壊を防止すると共に樹脂封止部の内部での入出力間絶縁耐圧の低下を防止することができるソリッドステートリレーを提供できるという効果を奏する。
本発明に係るソリッドステートリレーによれば、受光素子の一方の電極に外付け保護素子を接続することから、樹脂封止部の内部で接続する内蔵保護素子の選択の幅が広がり、入出力間耐圧に影響を及ぼさない内蔵保護素子とすることができるので、内蔵保護素子による入出力間絶縁耐圧の低下を防止することができるソリッドステートリレーを提供できるという効果を奏する。
本発明に係るソリッドステートリレーによれば、受光素子の他方の電極を樹脂封止部の外部へリード端子として導出するので、サージによる受光素子の破壊を防止すると共に複数の負荷制御用電力素子を制御することができるソリッドステートリレーを提供できるという効果を奏する。
本発明に係るソリッドステートリレーによれば、受光素子の一方の電極に対応するリード端子及び負荷制御用電力素子の一方の電極に対応するリード端子の出力端子の形状、配置を特定することにより、外部へ導出するリード端子（外部導出端子）の増加によるソリッドステートリレーの外形の拡大化を防止して、小型化を図ることができるという効果を奏する。
本発明に係るソリッドステートリレーによれば、樹脂封止部の外部に外付け保護素子を搭載する搭載部を設けるので、外付け保護素子の接続が容易なソリッドステートリレーを提供できるという効果を奏する。
本発明に係るソリッドステートリレーによれば、樹脂封止部の外部でリード端子間に架橋部を設けるので、外付け保護素子の接続の当否を選択することができる汎用性のあるソリッドステートリレーを提供できるという効果を奏する。
本発明に係る電子機器によれば、本発明に係るソリッドステートリレーを搭載することから、サージに強く、高い信頼性を有する電子機器を提供できるという効果を奏する。
本発明に係るソリッドステートリレーの製造方法によれば、樹脂封止部の外部で架橋部を介して相互に接続された出力側リードフレームを用いることにより、保護素子の接続の要否に応じて架橋部を切断するか否かの選択が可能となり、汎用性のあるソリッドステートリレーとすることができるソリッドステートリレーの製造方法を提供できるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るソリッドステートリレーの配線図である。
樹脂封止されたソリッドステートリレー１の入力側（発光側）リードフレーム（不図示）に発光素子としての発光ダイオード２が実装（接続、搭載）してある。発光ダイオード２のアノード電極２ａ、カソード電極２ｋは、樹脂封止部（不図示）から外部に導出されたリード端子としてのアノード端子Ｔａ、カソード端子Ｔｋにそれぞれ接続してある。
また、ソリッドステートリレー１の出力側（受光側）リードフレーム（不図示）に発光ダイオード２からの信号光を受光する受光素子としてのフォトトライアック３と負荷制御用電力素子としてのトライアック４が実装（接続、搭載）してある。フォトトライアック３の第１電極３ｆは第１制御端子Ｔｃ１に接続され、フォトトライアック３の第２電極３ｓはトライアック４のゲート電極４ｇに樹脂封止部の内部で接続されている。
トライアック４の第１電極４ｆは第１出力端子Ｔｐ１に接続され、トライアック４の第２電極４ｓは第２出力端子Ｔｐ２に接続されている。第１制御端子Ｔｃ１、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２はそれぞれリード端子として樹脂封止部から外部に個別に導出してある。
ソリッドステートリレー１のオン動作は、次のステップで行われる。つまり、発光ダイオード２に順方向電流を流してオンさせると、発光ダイオード２から信号光が発生する。フォトトライアック３が発光ダイオード２からの信号光を受光してオンすることにより制御電流Ｉｄが流れる。制御電流Ｉｄがトライアック４のゲートトリガ電流以上であるとトライアック４のゲートが点弧され、トライアック４がオンし、ソリッドステートリレー１がオン状態となり、負荷（不図示）に応じた負荷電流Ｉｐが流れる。このようにしてトライアック４をオンオフ制御することにより、負荷電流Ｉｐを制御することができる。
本実施の形態では、第１制御端子Ｔｃ１と第１出力端子Ｔｐ１を個別に外部に導出することから、適宜選択した保護素子（例えば、保護素子としての抵抗Ｒ１：図２参照）を第１制御端子Ｔｃ１と第１出力端子Ｔｐ１の間に樹脂封止部の外部で接続することが可能となる。したがって、保護素子の選択が自由に行えることから、保護素子の抵抗値を適宜選定することによりフォトトライアック３に流れる制御電流Ｉｄとトライアック４に流れる負荷電流Ｉｐのバランスを調整することが可能となり、トライアック４を確実に動作させることができる。つまり、トライアック４を安定的に動作させて誤動作を防止することができる。また、保護素子により、フォトトライアック３の保護を行うことができるので、電流・電圧サージによるフォトトライアック３の破壊を防止できる信頼性の高いソリッドステートリレー１とすることができる。
なお、ソリッドステートリレー１の入力側リードフレームと出力側リードフレームとは、例えば図１１で示した従来技術のように相互に対向するように配置することができるので、信号光の伝達効率を高くすることができる。リードフレームは放熱性を考慮して銅製とすることが好ましい。また、入力側リードフレームと出力側リードフレームとは、例えば適宜の反射手段を用いることにより、平面状に並置された形態とすることも可能である。
また、樹脂封止の形態としては、トランスファモールドによる樹脂封止が気密性、耐湿性、量産性などの点から好ましく、アノード端子Ｔａ、カソード端子Ｔｋ、第１制御端子Ｔｃ１、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２などは、樹脂封止部から外部へリード端子として導出される。なお、樹脂封止部が透光性を有する内層樹脂封止部と遮光性を有する外層樹脂封止部の２層構造としてあることはいうまでもない。
また、ソリッドステートリレー１は、配線基板（不図示）への実装（取り付け、搭載）の容易性、外付け保護素子の接続の容易性、入出力間絶縁耐圧の確保などから、入力側リードフレームと出力側リードフレームとが相互に対向するデュアルインラインパッケージの形態とすることが好ましい。
また、発光素子として発光ダイオード２、受光素子としてフォトトライアック３、負荷制御用電力素子としてトライアック４を用いることから、高速で大電力を制御できる高効率のソリッドステートリレーとなる。
＜実施の形態２＞
図２は、本発明の実施の形態２に係るソリッドステートリレーの配線図である。
本実施の形態では、実施の形態１のソリッドステートリレー１に外付け保護素子としての外付け抵抗Ｒ１を第１制御端子Ｔｃ１と第１出力端子Ｔｐ１との間に接続してある。外付け抵抗Ｒ１を接続することにより、樹脂封止部の内部に保護素子を設ける必要がなくなるので、樹脂封止部の内部での入出力間絶縁距離を小さくすることがなくなり、保護素子を設けた場合でも樹脂封止部の内部での入出力間絶縁耐圧を劣化させることがない。その他の配線は実施の形態１と同様であるので詳細な説明は省略する。
なお、外付け抵抗Ｒ１は、ソリッドステートリレー１が実装される配線基板の配線により接続する形態としても良いし、リード端子としての第１制御端子Ｔｃ１と第１出力端子Ｔｐ１との間に直接接続する形態としても良い。
また、実施の形態１と同様に、外付け抵抗Ｒ１の抵抗値を制御することによりフォトトライアック３に流れる制御電流Ｉｄとトライアック４に流れる負荷電流Ｉｐのバランスを調整することが可能となり、トライアック４を確実に動作させることができる。つまり、トライアック４を安定的に動作させて誤動作を防止することができる。また、外付け抵抗Ｒ１は、制御電流Ｉｄを抑制してサージ電流・電圧を低減するので、フォトトライアック３の保護を行うことができ、電流・電圧サージによるフォトトライアック３の破壊を防止できる信頼性の高いソリッドステートリレー１とすることができる。
＜実施の形態３＞
図３は、本発明の実施の形態３に係るソリッドステートリレーの配線図である。
本実施の形態では、実施の形態２のソリッドステートリレー１に内蔵保護素子としての内蔵抵抗Ｒ２を接続している。内蔵抵抗Ｒ２は、フォトトライアック３の第１電極３ｆとトライアック４の第１電極４ｆとの間に接続され、外付け抵抗Ｒ１と共同してフォトトライアック３を保護する保護素子として作用する。その他の配線は実施の形態１、実施の形態２と同様であるので詳細な説明は省略する。
本実施の形態では、外付け抵抗Ｒ１が接続してあることから、内蔵抵抗Ｒ２の選択範囲が広がるので、従来例で問題になった入出力間絶縁距離を小さくする形状のものは予め除外することができる。つまり、入出力間絶縁距離に影響を与えることのない形状の小さい抵抗（保護素子）を選択することができるので、入出力間絶縁耐圧を劣化させることはない。
また、実施の形態２と同様に外付け抵抗Ｒ１によりフォトトライアック３の保護と共にトライアック４を確実に動作させることができる。
＜実施の形態４＞
図４は、本発明の実施の形態４に係るソリッドステートリレーの配線図である。
本実施の形態では、実施の形態２のソリッドステートリレー１で、トライアック４のゲート電極４ｇに接続されたフォトトライアック３の第２電極３ｓを樹脂封止部の外部へリード端子として個別に導出された第２制御端子Ｔｃ２へ接続したものである。その他の配線は実施の形態２と同様であるので詳細な説明は省略する。
本実施の形態では、フォトトライアック３の第２電極３ｓを第２制御端子Ｔｃ２として樹脂封止部の外部へ導出することから、トライアック４の制御に加えて、外部に配置した他のトライアック（不図示）をも制御することが可能となる。つまり、（例えば第１出力端子Ｔｐ１と第２出力端子Ｔｐ２との間に接続され）外部に配置された他の負荷制御用電力素子としてのトライアックのゲート電極に第２制御端子Ｔｃ２を接続してフォトトライアック３の第２電極３ｓからゲートトリガ電流以上の制御電流Ｉｄｄを流すことにより外部のトライアックを制御することが可能となる。
つまり、１個のフォトトライアック３（受光素子）を用いて、トライアック４を含む複数個のトライアック（負荷制御用電力素子）を制御することが可能となるので、負荷電流（Ｉｐ）の大きい負荷を制御する場合でも、複数のトライアックで負荷電流を分担（分流、分配）することが可能となる。したがって、ソリッドステートリレー１の放熱仕様、定格電流仕様の余裕度（マージン）を大きくすることができる。
＜実施の形態５＞
図５は、本発明の実施の形態５に係るソリッドステートリレーの出力側リードフレームにトライアックなどを実装し樹脂封止した状態の要部概略を示す透視平面図である。
フォトトライアック３はリード端子Ｔｄｂに対応するリードフレーム５にダイボンディング（実装）され、フォトトライアック３の第１電極３ｆは第１制御端子Ｔｃ１に対応するリードフレーム６に、第２電極３ｓは第２制御端子Ｔｃ２に対応するリードフレーム７にそれぞれワイヤボンディング（実装）されている。
トライアック４は第１出力端子Ｔｐ１に対応するリードフレーム８にダイボンディング（実装）され、トライアック４の第１電極４ｆはダイボンディング（実装）によりリードフレーム８に接続してある。また、第２電極４ｓは第２出力端子Ｔｐ２に対応するリードフレーム９にワイヤボンディング（実装）されている。また、ゲート電極４ｇはリードフレーム７にワイヤボンディング（実装）されるので、結果としてフォトトライアック３の第２電極３ｓに接続されることになる。
第１制御端子Ｔｃ１、第２制御端子Ｔｃ２、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２、リード端子Ｔｄｂはそれぞれリード端子として個別に樹脂封止部１０の外部に導出してある。また、リード端子としての第１制御端子Ｔｃ１、第２制御端子Ｔｃ２、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２、リード端子Ｔｄｂは、樹脂封止の段階ではタイバー部１１により相互に連結してあり、フォトトライアック３、トライアック４及び図示しない発光ダイオード２をトランスファモールドにより樹脂封止することが可能な構成としてある。
タイバー部１１は樹脂封止後に破線で示す位置でそれぞれ金型切断（パンチング）されるので、第１制御端子Ｔｃ１、第２制御端子Ｔｃ２、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２、リード端子Ｔｄｂはそれぞれ相互に独立したリード端子を構成することとなる。また、リード端子Ｔｄｂ、第２制御端子Ｔｃ２は、リード端子として外部へ導出する必要がない場合には、タイバー部１１の切断時に合わせて切断することも可能である。
本実施の形態では、第１制御端子Ｔｃ１と第１出力端子Ｔｐ１は樹脂封止部１０（及びタイバー部１１）の外部で架橋部１２により相互に接続してある。架橋部１２はタイバー部１１と同様にして形成してあるから、タイバー部１１と同様に切断することができる。つまり、そのまま接続した状態としても良く、また、切断した状態とすることも可能である。なお、架橋部１２の切断はワイヤボンディングなどへの影響を考慮すれば樹脂封止後が好ましいが、タイバー部１１が存在していれば樹脂封止前に切断することも可能である。
ソリッドステートリレー１の使用環境は多様化しており、サージ対策の必要性は使用環境に応じて異なる。したがって、サージ対策が必要であり外付け保護素子（外付け抵抗Ｒ１）を接続する場合には、架橋部１２を切断して、第１制御端子Ｔｃ１と第１出力端子Ｔｐ１の間に外付け保護素子を接続する。
このような切断可能な架橋部１２を設けることにより、汎用性のあるリードフレームとすることができるので、使用環境に応じて外付け保護素子を接続するか否かの選択が可能な汎用性のあるソリッドステートリレー１となる。このような選択（架橋部１２の切断）は製造工程で行っても良いし、またユーザが独自の判断で選択するようにしておくことも可能である。
なお、本実施の形態で、他の実施の形態での構成を併用することができることはいうまでもない。
＜実施の形態６＞
図６は、本発明の実施の形態６に係るソリッドステートリレーの出力側リードフレームの樹脂封止部からの導出状況を示す側面図である。
例えばトランスファモールドによりデュアルインラインパッケージの形態に樹脂封止された樹脂封止部１０の出力側リードフレームがリード端子として導出される側面で、第１制御端子Ｔｃ１、第１出力端子Ｔｐ１、第２出力端子Ｔｐ２が導出されている。なお、平面的な配置については、実施の形態５（図５）に示した配置とほぼ同様とすることができる。
本実施の形態では、第１制御端子Ｔｃ１と第２出力端子Ｔｐ２の間に第１出力端子Ｔｐ１を導出している。負荷（不図示）の電圧が直接印加される第１出力端子Ｔｐ１及び第２出力端子Ｔｐ２が配置された位置の外側に第１制御端子Ｔｃ１を配置することから、外部へ導出されるリード端子（第１制御端子Ｔｃ１）の増加によるデバイスサイズをあまり大きくすることなく第１出力端子Ｔｐ１と第２出力端子Ｔｐ２の間の距離ｄ１を確保することができ、樹脂封止部１０の外部で第１出力端子Ｔｐ１と第２出力端子Ｔｐ２が短絡することを防止することができ、ソリッドステートリレー１を安全に使用することができる。
また、第１制御端子Ｔｃ１と第１出力端子Ｔｐ１はほぼ同電位であることから、第１制御端子Ｔｃ１と第１出力端子Ｔｐ１の間の距離ｄ２は第１出力端子Ｔｐ１と第２出力端子Ｔｐ２の間の距離ｄ１より小さくすることができる。つまり、外部へ導出するリード端子としての第１制御端子Ｔｃ１を増加した場合に、ソリッドステートリレー１の外形の拡大化を最小限に抑えることができ、ソリッドステートリレー１の小型化を図ることができる。
＜実施の形態７＞
図７は、本発明の実施の形態７に係るソリッドステートリレーの出力側リードフレームのリード端子の端子幅を示す側面図である。
本実施の形態では、樹脂封止部１０から導出される位置で、第２出力端子Ｔｐ２の端子幅ｗ１（通常設定される本来の端子幅ｗ１）に対し第１制御端子Ｔｃ１の端子幅ｗ２及び第１出力端子Ｔｐ１の端子幅ｗ３を小さくしている。つまり、隣接して配置されている第１制御端子Ｔｃ１の端子幅ｗ２及び第１出力端子Ｔｐ１の端子幅ｗ３を他のリード端子が有する端子幅ｗ１に対して小さくすることにより、第１制御端子Ｔｃ１を増加した場合に、ソリッドステートリレー１の外形の拡大化を最小限に抑えることができ、ソリッドステートリレー１の小型化を図ることができる。なお、端子幅ｗ２と端子幅ｗ３とは同一の幅としても良いことは言うまでもない。
＜実施の形態８＞
図８は、本発明の実施の形態８に係るソリッドステートリレーに保護素子を搭載する搭載部を設け、外付け保護素子を搭載した状態を示す説明図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂ方向での一部断面を含む側面図である。
本実施の形態では、第１制御端子Ｔｃ１に外付け保護素子を搭載（接続）する搭載部１３、第１出力端子Ｔｐ１に外付け保護素子を搭載（接続）する搭載部１４をそれぞれ形成してある。搭載部１３、１４はリード端子としての第１制御端子Ｔｃ１及び第１出力端子Ｔｐ１を適宜折り曲げて凹状にすることで容易に形成することができる。搭載部１３、１４は外付け保護素子としての外付け抵抗Ｒ１（例えばチップ抵抗）の寸法に応じた形状とすることにより、外付け抵抗Ｒ１を容易に位置決めして接続することができる。外付け抵抗Ｒ１の端子Ｒ１ａは第１制御端子Ｔｃ１（搭載部１３）に、端子Ｒ１ｂは第１出力端子Ｔｐ１（搭載部１４）に例えば半田により接続される。
第１制御端子Ｔｃ１と第１出力端子Ｔｐ１との間に外付け抵抗Ｒ１を接続することから、ソリッドステートリレー１が実装される配線基板（不図示）では外付け抵抗Ｒ１を接続するための配線パターンを形成する必要がなく、製造が容易で安価な配線基板とすることができる。
また、搭載部１３、１４は凹状としてあることから、チップ抵抗（外付け抵抗Ｒ１）の厚みが大きい場合でも、搭載高さＨ１を樹脂封止部１０の高さＨ２以下に抑制することができる。
＜実施の形態９＞
図９は、本発明の実施の形態９に係る電子機器の主要構成ブロックを示すブロック図である。
電子機器２０は、電源部２１、電源部２１から電力の供給を受けて所定の機能動作を行う機能部２２を主要構成ブロックとしている。電源部２１にはソリッドステートリレー１を介して商用交流電源ＡＣから電力が供給される。ソリッドステートリレー１はアノード端子Ｔａ、カソード端子Ｔｋに接続された制御部２３により適宜オンオフ制御され、電源部２１に供給する電力を調整することができる。第１出力端子Ｔｐ１は商用交流電源ＡＣの一方の電源ラインに接続され、第１制御端子Ｔｃ１との間に外付け保護抵抗Ｒ１が接続してある。第２出力端子Ｔｐ２は電源部２１に接続され適宜のタイミングでオンオフ制御された負荷電流Ｉｐを供給する。
本実施の形態の電子機器２０は、実施の形態１ないし実施の形態８に係るソリッドステートリレー１を搭載することから、商用交流電源ＡＣに重畳して侵入する電流・電圧サージによるソリッドステートリレー１のサージ破壊を防止することが可能となり、安定した動作を行う信頼性の高い電子機器となる。
本発明の実施の形態１に係るソリッドステートリレーの配線図である。 本発明の実施の形態２に係るソリッドステートリレーの配線図である。 本発明の実施の形態３に係るソリッドステートリレーの配線図である。 本発明の実施の形態４に係るソリッドステートリレーの配線図である。 本発明の実施の形態５に係るソリッドステートリレーの出力側リードフレームにトライアックなどを実装し樹脂封止した状態の要部概略を示す透視平面図である。 本発明の実施の形態６に係るソリッドステートリレーの出力側リードフレームの樹脂封止部からの導出状況を示す側面図である。 本発明の実施の形態７に係るソリッドステートリレーの出力側リードフレームのリード端子の端子幅を示す側面図である。 本発明の実施の形態８に係るソリッドステートリレーに保護素子を搭載する搭載部を設け、外付け保護素子を搭載した状態を示す説明図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂ方向での一部断面を含む側面図である。 本発明の実施の形態９に係る電子機器の主要構成ブロックを示すブロック図である。 従来のソリッドステートリレーの例を示す部分透視斜視図である。 図１０に示した従来のソリッドステートリレーの配線図である。 サージ対策を考慮した場合のソリッドステートリレーの配線図である。 図１０に示した従来のソリッドステートリレーに図１２に示した保護素子を適用したとした場合の概略断面図である。
符号の説明
１ ソリッドステートリレー
２ 発光ダイオード
２ａ アノード電極
２ｋ カソード電極
３ フォトトライアック
３ｆ 第１電極
３ｓ 第２電極
４ トライアック
４ｆ 第１電極
４ｓ 第２電極
４ｇ ゲート電極
５、６、７、８、９ リードフレーム
１０ 樹脂封止部
１１ タイバー部
１２ 架橋部
１３、１４ 搭載部
２０ 電子機器
Ｉｄ、Ｉｄｄ 制御電流
Ｉｐ 負荷電流
Ｒ１ 外付け抵抗
Ｒ２ 内蔵抵抗
Ｔａ アノード端子
Ｔｋ カソード端子
Ｔｃ１ 第１制御端子
Ｔｃ２ 第２制御端子
Ｔｐ１ 第１出力端子
Ｔｐ２ 第２出力端子
ｄ１ 第１出力端子Ｔｐ１と第２出力端子Ｔｐ２の間の距離
ｄ２ 第１制御端子Ｔｃ１と第１出力端子Ｔｐ１の間の距離
ｗ１、ｗ２、ｗ３ 端子幅

Claims (14)

  1. 入力側リードフレームに実装された発光素子と、出力側リードフレームに実装され前記発光素子からの光を受光する受光素子と、出力側リードフレームに実装され前記受光素子により駆動される負荷制御用電力素子と、前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する樹脂封止部とを備えるソリッドステートリレーにおいて、
    前記受光素子の第１電極は第１制御端子に、前記負荷制御用電力素子の第１電極は第１出力端子に、前記負荷制御用電力素子の第２電極は第２出力端子に、前記受光素子の第２電極は前記負荷制御用電力素子のゲート電極にそれぞれ接続してあり、
    前記第１制御端子、第１出力端子、第２出力端子はそれぞれリード端子として前記樹脂封止部の外部へ個別に導出してあることを特徴とするソリッドステートリレー。
  2. 前記樹脂封止部の外部で、前記第１制御端子と前記第１出力端子との間に外付け保護素子が接続してあることを特徴とする請求項１に記載のソリッドステートリレー。
  3. 前記樹脂封止部の外部で、前記第１制御端子と前記第１出力端子とは、架橋部を介して相互に接続してあることを特徴とする請求項１に記載のソリッドステートリレー。
  4. 前記樹脂封止部の内部で、前記受光素子の第１電極と前記負荷制御用電力素子の第１電極との間に内蔵保護素子が接続してあることを特徴とする請求項１ないし請求項３のいずれか一つに記載のソリッドステートリレー。
  5. 前記受光素子の第２電極は第２制御端子に接続してあり、該第２制御端子はリード端子として前記樹脂封止部の外部へ個別に導出してあることを特徴とする請求項１ないし請求項４のいずれか一つに記載のソリッドステートリレー。
  6. 前記第１出力端子は前記第１制御端子と前記第２出力端子との間に配置してあることを特徴とする請求項１ないし請求項５のいずれか一つに記載のソリッドステートリレー。
  7. 前記第１制御端子と前記第１出力端子の間の距離は、前記第１出力端子と前記第２出力端子の間の距離より小さくしてあることを特徴とする請求項６に記載のソリッドステートリレー。
  8. 前記第１制御端子及び前記第１出力端子の端子幅は、他のリード端子の端子幅より小さくしてあることを特徴とする請求項１ないし請求項７のいずれか一つに記載のソリッドステートリレー。
  9. 前記第１制御端子及び前記第１出力端子は、前記樹脂封止部の外部で前記外付け保護素子を搭載する搭載部を有することを特徴とする請求項１ないし請求項８のいずれか一つに記載のソリッドステートリレー。
  10. 前記入力側リードフレームと前記出力側リードフレームとは対向して配置してあることを特徴とする請求項１ないし請求項９のいずれか一つに記載のソリッドステートリレー。
  11. 樹脂封止部は、入力側リードフレーム及び出力側リードフレームをデュアルインラインパッケージに樹脂封止してあることを特徴とする請求項１ないし請求項１０のいずれか一つに記載のソリッドステートリレー。
  12. 前記発光素子は発光ダイオードであり、前記受光素子はフォトトライアックであり、前記負荷制御用電力素子はトライアックであることを特徴とする請求項１ないし請求項１１のいずれか一つに記載のソリッドステートリレー。
  13. 請求項１ないし請求項１２のいずれか一つに記載のソリッドステートリレーを搭載してあることを特徴とする電子機器。
  14. 入力側リードフレームに実装された発光素子と、出力側リードフレームに実装され前記発光素子からの光を受光する受光素子と、出力側リードフレームに実装され前記受光素子により駆動される負荷制御用電力素子と、前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する樹脂封止部とを備え、前記受光素子の第１電極は第１制御端子に、前記負荷制御用電力素子の第１電極は第１出力端子に、前記負荷制御用電力素子の第２電極は第２出力端子に、前記受光素子の第２電極は前記負荷制御用電力素子のゲート電極にそれぞれ接続してあり、前記第１制御端子、第１出力端子、第２出力端子はそれぞれリード端子として前記樹脂封止部の外部へ個別に導出してあるソリッドステートリレーの製造方法であって、
    前記第１制御端子と第１出力端子とが前記樹脂封止部の外部で架橋部を介して相互に接続された前記出力側リードフレームに前記発光素子、受光素子及び負荷制御用電力素子を実装する工程と、
    前記発光素子、受光素子及び負荷制御用電力素子を樹脂封止する工程と、
    前記架橋部を切断する工程と、
    前記第１制御端子と第１出力端子との間に外付け保護素子を接続する工程と
    を備えることを特徴とするソリッドステートリレーの製造方法。
JP2005005375A 2005-01-12 2005-01-12 ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法 Pending JP2006196598A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005005375A JP2006196598A (ja) 2005-01-12 2005-01-12 ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法
US11/324,253 US7439532B2 (en) 2005-01-12 2006-01-04 Solid state relay, electronic device, and method for manufacturing solid state relays having a first control terminal, a first output terminal and a second output terminal as lead terminals
CNA2006100049579A CN1805284A (zh) 2005-01-12 2006-01-12 固态继电器、电子装置、以及制造该固态继电器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005005375A JP2006196598A (ja) 2005-01-12 2005-01-12 ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法

Publications (1)

Publication Number Publication Date
JP2006196598A true JP2006196598A (ja) 2006-07-27

Family

ID=36652407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005005375A Pending JP2006196598A (ja) 2005-01-12 2005-01-12 ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法

Country Status (3)

Country Link
US (1) US7439532B2 (ja)
JP (1) JP2006196598A (ja)
CN (1) CN1805284A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763863B1 (ko) 2006-11-06 2007-10-05 한국 고덴시 주식회사 포토 트라이악의 구조

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244972A (ja) * 2007-03-28 2008-10-09 Advantest Corp 半導体リレー
JP6389502B2 (ja) * 2016-12-08 2018-09-12 ミネベアミツミ株式会社 中継装置および圧力検出装置
CN111863939B (zh) * 2020-07-03 2022-06-10 江南大学 一种集成可控硅晶闸管的双向光触发固态继电器
RU2757214C1 (ru) * 2020-09-30 2021-10-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ) Модульное твердотельное реле с замыкающими и размыкающими контактами

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261219A (ja) * 1986-05-07 1987-11-13 Omron Tateisi Electronics Co ソリツドステ−トリレ−
JPH01129751U (ja) * 1988-02-25 1989-09-04
JPH0382146A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
JPH06224725A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd フォトモスリレー
JPH07106629A (ja) * 1993-09-30 1995-04-21 Sharp Corp ソリッドステートリレー及びその製造方法
JPH08130325A (ja) * 1994-09-08 1996-05-21 Sharp Corp 反射型フォトインタラプタおよびその製造方法
JPH09223791A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置
JPH10321783A (ja) * 1997-05-21 1998-12-04 Nec Corp 半導体装置の製造方法、リードフレーム
JPH11298311A (ja) * 1998-02-12 1999-10-29 Omron Corp ソリッドステ―トリレ―
JP2000049274A (ja) * 1998-05-29 2000-02-18 Nec Ic Microcomput Syst Ltd 半導体装置およびリ―ドフレ―ム
JP2002299483A (ja) * 2001-04-03 2002-10-11 Sharp Corp ソリッドステートリレー
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437136U (ja) 1987-08-28 1989-03-06
JP2986698B2 (ja) * 1994-12-28 1999-12-06 シャープ株式会社 光結合素子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261219A (ja) * 1986-05-07 1987-11-13 Omron Tateisi Electronics Co ソリツドステ−トリレ−
JPH01129751U (ja) * 1988-02-25 1989-09-04
JPH0382146A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
JPH06224725A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd フォトモスリレー
JPH07106629A (ja) * 1993-09-30 1995-04-21 Sharp Corp ソリッドステートリレー及びその製造方法
JPH08130325A (ja) * 1994-09-08 1996-05-21 Sharp Corp 反射型フォトインタラプタおよびその製造方法
JPH09223791A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置
JPH10321783A (ja) * 1997-05-21 1998-12-04 Nec Corp 半導体装置の製造方法、リードフレーム
JPH11298311A (ja) * 1998-02-12 1999-10-29 Omron Corp ソリッドステ―トリレ―
JP2000049274A (ja) * 1998-05-29 2000-02-18 Nec Ic Microcomput Syst Ltd 半導体装置およびリ―ドフレ―ム
JP2002299483A (ja) * 2001-04-03 2002-10-11 Sharp Corp ソリッドステートリレー
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763863B1 (ko) 2006-11-06 2007-10-05 한국 고덴시 주식회사 포토 트라이악의 구조

Also Published As

Publication number Publication date
US20060151795A1 (en) 2006-07-13
US7439532B2 (en) 2008-10-21
CN1805284A (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
JP6065979B2 (ja) 半導体装置
US20100259201A1 (en) Semiconductor device
CN106487252B (zh) 半导体装置、智能功率模块及电力转换装置
JP4973359B2 (ja) 半導体装置
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
US20160352246A1 (en) Power module
JP2004022601A (ja) 半導体装置
KR20160038784A (ko) 반도체 장치
JP2006196598A (ja) ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法
JP2007173703A (ja) 半導体装置
WO2011083703A1 (ja) Ｌｅｄモジュール装置及びその製造方法
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP2008218688A (ja) 半導体装置
JP2008118010A (ja) 半導体装置
JP7098953B2 (ja) 半導体装置
JP2007184475A (ja) 半導体装置
JP2012195338A (ja) 半導体装置
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
JP7268637B2 (ja) 半導体パッケージ
JP2008288250A (ja) マルチチップパッケージ
US20210126513A1 (en) Power conversion device and power conversion device-integrated rotary electric machine
JPH11103096A (ja) 半導体発光素子
JP2013098199A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2004048084A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623