JP5352623B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置の製造に関し、特に、一括樹脂モールド後に電極をアライメントマークの代わりに利用して個辺化するパッケージ構造の半導体装置に適用して有効な技術である。

以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。

一括モールド品半導体装置のパッケージの製造に際しては、複数の半導体チップを一括モールドした後ダイシングにより個々の半導体に分割するが、一括モールド品のダイシング位置の決定は、フレームの周囲に設けられたマーク（アライメントマークとも言う）に基づいて行っている。

例えば、一括モールド品のダイシングの認識用に下部電極間に認識用のマークを形成するダイシングする技術が、特許文献１には開示されている。特許文献１に開示の技術は、母基板の主面に少なくとも一つの電子部品を縦横に複数個配置して主面を樹脂で被覆し、主面と反対側の面に電子部品の電極を配設し、母基板上の樹脂が形成されない領域、例えば四辺の周辺部に所定の間隔で電子部品同士を分離、分割する認識マークを設け、かかる認識マークを基にダイシングする技術である。

特許文献２には、一括モールド品の製造方法において、コーナ部分にＬ字状の位置認識マークを形成して、半導体チップを搭載する時の位置決め用の認識マークとして用いる技術が開示されている。

特許文献３、４には、ウエハレベル状態で銅ポスト上に形成する外部接続端子の形状の一部分をほかの端子の形状と変えて、実装基板に対する半導体装置の実装方向性を示すインデックスマークとして使用する構成が開示されている。

特開２００２−２４６３３６号公報（段落〔００３９〕〜〔００４４〕、図２） 特開２００２−２４６４００号公報（段落〔００３１〕〜〔００３４〕、図３） 特開２００３−１７６１９号公報（段落〔００２７〕〜〔００３８〕、図３、図４、図５） 特開２００３−２９７９５９号公報（段落〔００２７〕〜〔００３８〕、図３、図４、図５）

本発明者は、一括モールド後にダイシングする多素子入りリードレスパッケージの製造において、以下の課題があることを見いだした。

移動体通信関係は、携帯電話、無線ＬＡＮ、ＥＴＣ等を含むＩＴＣ関連で、今後とも重要な分野である。かかる分野における半導体装置のパッケージングでは、実装面積の低減による小型化の要請のため、リードレスで多素子入りのパッケージに移行して行くことが予想される。

かかる多素子入りリードレスパッケージは、電極上に複数の素子をペレットボンディングし、その後ワイヤボンディング、モールド、フレーム除去、ダイシングを行って製造される。モールド後のダイシングに際しては、電極周辺にアライメントマークを設けておき、それを用いてダイシング時の位置決め、ダイシング間隔等を設定していた。

しかし、電極の周辺に設けたアライメントマークに基づきダイシングを行うと、ダイシング後にアライメントマークが入ったダミー品を除去する必要が生ずる。また、周辺に設けたアライメントマークは、フレームの除去に際して除去するフレーム側に残る場合がある。かかる場合には、アライメントマークが無くなったレジンをダイシングすることができず、パッケージの個辺化ができず製品の製造が不可能となる等の問題があった。

一方、多素子入りリードレスパッケージでは、多数形成された電極が同じ形状、同じ大きさであるため、製品位置と製品のピッチ間隔を容易に特定することができなかった。すなわち、多素子入りの製品を作製した場合には、多素子を一まとめとする製品位置がどの間隔で作製されているかが容易に判断できなかった。

そのため、例えば、反り等が出て、製品間のピッチが狭くなったり、あるいは広くなったりした場合等には深刻な問題が発生する。電極周辺のフレームに設けたアライメントマークを基準に製品ピッチを画一的に決めてダイシングを行うこれまでの方法では、途中の反りが発生した部分では、そのピッチ間隔が実際の反った製品間隔と合わなくなる。そのままずれた状態でダイシングが行われて個辺化されることとなり、当然に不良品が発生していた。

かかる点は、製品位置が容易に判断できれば、例えば、反り等が発生した箇所でダイシング位置を実際の製品位置に再調整して解消できる筈である。このように、製品位置の確認が容易に行えれば、作業効率、作業精度等の観点から、相当の業務改善が期待できる筈である。しかし、これまでは、かかる視点からの発想はなかった。

例えば、前記特許文献１に開示の構成では、認識マークを周辺に設ける構成であるため、本来的にはアライメントマークを周辺に設けていたこれまでの構成と同等である。また特許文献２に開示の構成は、一括モールド品の製造に際して、チップ搭載領域のコーナ部分にＬ字状の位置認識マークを形成し、搭載領域に不良がある場合にはその位置認識マークを消去するもので、ダイシング位置との関わりは何ら示されていない。

さらに、特許文献３、４に開示の構成では、インデックスマーク付与の簡略化、マークの離脱防止等を目的としたものであり、例えば４隅近傍に設ける電極の形状を変えることで、その方向性を示している。しかし、かかる構成では、あくまで電極の形状を変えることはインデックスマークとして使用するための発想であり、ウエハレベルで絶縁膜上に形成した外部接続電極の形状を変えており、個々の半導体に分割する時はウエハのダイシンラインに沿ってダイシングするために、ダイシング時のアライメントマークとしての機能性については一切の考慮は必要なく、複数の半導体チップを一括モールドしてひとつの平坦な樹脂のかたまりとして、精度よくアライメントを行いダイシングにより個々に分割する方法についての記載はない。

また、本発明者は、製品の小型化の中で、周辺にダイシング用のアライメントマークを設けることで製品形成領域が狭くなっていることに気づいた。かかる周辺のアライメントマークをなくしてそこを製品形成領域とすれば、その分、相当数の製品形成ができる筈である。製品の歩留り改善にも繋がる筈である。

本発明の目的は、電極の周辺に設けていたダイシング用のアライメントマークを用いなくても、ダイシングを可能にすることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、大きさ又は形状の異なる電極間を目安にすることで、ダイシング位置を容易に決定することができ、電極の周辺にアライメントマークを設ける必要がなくなった。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

大きさ又は形状が異なる電極間でダイシングの位置決定を行えるので、これまでのように周辺にアライメントマークを設ける必要がなく、周辺にアライメントマークを設けた場合の不具合を解消することができる。

周辺のアライメントマーク形成領域を廃して、その分を製品形成領域とすることができるため、製品の作り込み量を増加させることができる。

（ａ）は本発明に係る半導体装置の一実施の形態の構成例を模式的に示した断面図であり、（ｂ）は縦断面図であり、（ｃ）はその平断面図である。 半導体装置の一実施の形態の製造ステップを示すフロー図と、各ステップの状況を示す断面説明図である。 電極をダイシング位置の決定の目安にする構成を示す平断面図である。 図３の構成を裏側からみた様子を示す平断面図である。 （ａ）はこれまでの構成の問題点を示す説明図であり、（ｂ）は本実施の形態の効果を示す説明図である。 （ａ）〜（ｄ）は、適用できる種々の電極形状を示す説明図である。 半導体装置の一実施の形態の製造ステップを示すフロー図と、各ステップの状況を示す断面説明図である。 図７の製造工程により製造される半導体装置の構成を示す断面図である。 半導体装置の一実施の形態の製造ステップを示すフロー図と、各ステップの状況を示す断面説明図である。 図９の製造工程により製造される半導体装置の構成を示す断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。

（実施の形態１）
図１（ａ）、（ｂ）は本発明に係る半導体装置の構成を示す断面図で、（ｃ）は平断面図である。図２は、半導体装置の製造方法の工程内容を示すフロー図およびその断面説明図である。

本実施の形態の半導体装置１０は、図１（ａ）、（ｂ）、（ｃ）に示すように、半導体チップ１１が複数搭載されたパッケージ１２に構成されている。かかるパッケージ１２は、例えば、多素子入りリードレスパッケージ１２ａに構成されている。図１に示す構成では、半導体チップ１１は、一つのパッケージ１２に３個搭載される場合を例示している。

かかるパッケージ１２には、電極１３が複数、例えば６個形成されている。形成された６個の電極１３の内、その一部の３個の電極１３上に半導体チップ１１が搭載されている。電極１３は、例えば、Ａｕメッキにより薄膜を形成し、その上にＮｉメッキを形成し、さらにその上にＡｕメッキを行えばよい。すなわち、Ｎｉ電極の表面がＡｕメッキで覆われた構成になっている。

かかる半導体チップ１１は、対向位置に設けた電極１３とワイヤボンディング１４で接続されている。ワイヤボンディング１４には、例えば、金線１４ａが用いられている。かかる構成が、樹脂１５を用いたモールドにより封止されて、半導体装置１０が形成されている。

一方、かかる構成の半導体装置１０では、一つのパッケージ１２に設けられた複数の電極１３の内、その一つは異形に形成されている。すなわち、図１（ｃ）に示すように、例えば、紙面左上側の１個の電極１３が異形電極１３ａに構成され、他の５個の電極１３は通常形状に形成された通常形電極１３ｂに構成されている。異形電極１３ａと通常形電極１３ｂとは、一目瞭然に容易に区別できるように構成されている。図１（ｃ）に示す場合には、異形電極１３ａは、角が切られた五角形の形状に形成され、通常形電極１３ｂの四角形とは、容易に区別できるようになっている。

かかる構成の半導体装置１０は、次のようにして製造することができる。すなわち、図２のフローに示すように、ステップＳ１１０で、用意したフレーム２０上にニッケル（Ｎｉ）で電極１３を形成する。フレーム２０は、例えば、ステンレス（ＳＵＳ）または銅（Ｃｕ）等で構成されている。

電極１３の形成には、例えば、かかるフレーム２０上にレジストを形成し、かかるレジストをフォトリソグラフィー処理で所定の電極パターンに形成する。かかる電極パターンを用いて、電界メッキにより電極１３を形成する。電極１３は、フレーム２０上にＡｕ（金）メッキを薄く形成し、その後に層厚を厚くＮｉ（ニッケル）メッキを施す。さらにＮｉメッキ上に再度Ａｕメッキで薄く覆う。このようにして電極形成後、レジストをエッチングで除去すればよい。

かかる様子を、図２（ａ）に示した。図２（ａ）には、説明を簡単にするために電極１３を２個しか示していないが、電極１３は、例えば図３に示すように、フレーム２０上に多数形成されている。

電極１３を形成するに際して、例えば、図１（ｃ）に示すように、６個の電極１３を一つのグループとして、その内の隅にある電極１３の形状を、他の５個の電極１３とは異なる形状に形成する。図１（ｃ）に示す場合には、紙面左上の電極１３の角を落とした五角形の異形電極１３ａに形成し、その他の５個の電極１３は四角形の通常形電極１３ｂに形成すればよい。このようにして、ステップＳ１１０でフレーム２０上に異形電極１３ａと通常形電極１３ｂとからなる電極１３を形成する。

ステップＳ１２０で、電極１３上に半導体チップ１１をペレットボンディングにより搭載する。かかる様子を、図２（ｂ）に示した。半導体チップ１１は、図３に示すように、異形電極１３ａ、通常形電極１３ｂ上に互い違いに搭載されている。因みに、図３は、かかる状況を上からみた様子を示す平断面図である。

その後、ステップＳ１３０で、半導体チップ１１と、半導体チップ１１を搭載せずに半導体チップ１１と対向位置にある電極１３とを金（Ａｕ）線１４ａ等のワイヤボンディング１４で接続する。かかる様子を、図２（ｃ）に示した。

ステップＳ１４０で、ワイヤボンディング１４で接続した半導体チップ１１、電極１３を樹脂１５で一括モールドして封止する。かかる様子を、図２（ｄ）に示した。

その後、ステップＳ１５０で、フレーム２０を除去する。フレーム２０の除去に際しては、例えば、薄いフレーム２０を引き剥がすようにして除去すればよい。このようにしてフレーム２０が除かれた状態では、樹脂１５でモールドされている側とは反対側が、電極１３がＡｕ薄膜側を外側に向けた状態にされている。かかる様子を、図２（ｅ）、図３、図４に示した。尚、図３の裏面側からみた様子が図４である。

ステップＳ１５０の状態では、図３、４に示すように、多数の半導体チップ１１が電極１３上に形成され、かかる半導体チップ１１と電極１３とがワイヤボンディング１４で接続され、樹脂１５で封止された状態で、その裏面側に電極１３が見えている。

図４に示す構成では、横３列、縦２列の計６個の電極１３を一つのグループとして、かかるグループが多数形成されていることが容易に分かる。グループは、図４の紙面右上に当たる位置の電極１３が、他の５個の電極１３の四角形状とは異なり五角形状の異形電極１３ａに形成されている。かかる五角形の異形電極１３ａと四角形の通常形電極１３ｂとが隣接する箇所は、縦方向には一つ置きに、横方向には二つ置きに、それぞれ規則的に縦横に形成されている。

ステップＳ１６０で、四角形の通常形電極１３ｂと五角形の異形電極１３ａとが隣接す箇所を目安にして、ダイシングする。すなわち、かかる隣接箇所の間にダイシング位置を決めることで、容易に電極が６個取りの半導体装置１０が形成されることとなる。モールド後に、一つのパッケージに６個の電極１３が含まれた半導体装置１０を個辺化することができる。

このように四角形と五角形の異なる形状の電極１３同士が隣接する箇所が、縦方向、横方向にそれぞれ規則的に形成されているため、ダイシング位置の確認が容易に行える。従って、ダイシングの位置決めを周辺の四角形と五角形の電極１３同士が隣接する箇所で行った後でも、ダイシング途中で、再度四角形と五角形の電極１３同士が隣接する箇所で位置確認して、より精度の高いダイシングを行うことができる。

周辺にアライメントマークがある場合とは異なり、反ったりして途中の製品間のピッチが異なる場合でも、その位置でダイシング位置を確認することができ、精度の高いダイシングが可能となる。

図３、４に示す場合は、一つのパッケージに電極１３が６個含まれるようにグループ分けした場合を示したが、一つのパッケージに含む電極１３の個数は自由に設定することができる。要は、グループ毎の境界が分かるように、左端あるいは右端の電極１３の形状が、異形電極１３ａに形成されて、他の通常形電極１３ｂと区別がつくように形成されていればよい。

尚、上記構成では、異形電極１３ａと通常形電極１３ｂとは異なる形状に形成した場合について説明したが、異形電極１３ａ、通常形電極１３ｂとは相似形であって、その大きさが明瞭に異なるように形成しても構わない。要は、異形電極１３ａと通常形電極１３ｂとが、容易に区別できるものであればよい。

また、図５（ａ）、（ｂ）に比較するように、例えばフレーム２０の周辺にダイシング位置のアライメントマークを設定した場合と、上記説明のようにダイシング位置の目安を電極形状だけから判断する場合とでは、半導体装置１０の面積当たりの作り込み量が大幅に異なる。

図５（ａ）に示す場合は、これまでは周辺にアライメントマークが形成されていたので、アライメントマークの形成領域分、製品の作り込み面積が少なくなっている。しかし、図５（ｂ）に示すように、異形電極１３ａをダイシングの見当位置とすることで、周辺にアライメントマークを形成する必要がなくなり、その分製品の作り込み領域が増加する。

尚、図５に示す場合には、一つのパッケージ１２に、半導体チップ１１が３個搭載されている電極１３の６個取りの例を示した。

このように、周辺のアライメントマークを無くすことで、一回のダイシングにより形成される個辺化されたパッケージの数を多くすることができる。いわゆる、これまでの場合に比べて、一括モールドあたりの取得数を多くすることができるのである。

さらに、電極１３をアライメントマークの代わりに利用しているので、ダイシングに際してこれまでのアライメントマークの形成領域を取り除く手間がなくなり、その分、生産効率の向上に繋がる。

また、前記ペレットボンディングでは、半導体チップ１１をボンディングする際に、異形電極１３ａを基準にして位置決定を行うこともできる。

また異なる電極を配置することで多数個のパッケージの中から一つのパッケージ構成を容易に判断することができ、ペレットボンディング、ワイヤボンディングなどの工程から発生した不良品を容易に除去することができる。

また異なる電極を配置することで電極側からでも１ピンの位置及びペレット搭載位置を明確に判断できる。

（実施の形態２）
前記実施の形態では、電極１３の６個取りの例を挙げて説明したが、かかる構成では、図６（ａ）に示すように、角が落ちた形状の五角形の異形電極１３ａと、四角形に形成した残り５個の通常形電極１３ｂとで、６個取りのダイシング位置が分かるように構成した。

しかし、電極１３の形状は、どのようなものでも構わなく、例えば図６（ｂ）に示すように、異形電極１３ａを六角形状に形成しても構わない。また、図６（ｃ）に示すように、６個取りの対角線状の二隅に、五角形状等の異形電極１３ａを２個形成しても構わない。さらには、図６（ｄ）に示すように、異形電極１３ａを二つ等に分割構成しても構わない。

また、図６（ａ）等に示すように、アライメントマークの代わりをさせる異形電極１３ａは、他の通常形電極１３ｂより少し大きめに形成しておいても構わない。あるいは、他の通常形電極１３ｂの大きさを踏襲して、その角を切り欠いたような形状にしておいても構わない。

（実施の形態３）
本実施の形態では、前記実施の形態１とは異なり、フレーム２０をバックエッチングで除去し製造した半導体装置１０について説明する。その他の構成は、前記実施の形態１で説明した場合と略同様である。

かかる構成の半導体装置１０は、次のようにして製造される。すなわち、図７のフローに示すように、ステップＳ２１０で、用意したフレーム２０上に電極１３を前記実施の形態１で説明したように形成する。フレーム２０は、例えば、ステンレスまたは銅等で構成されている。

フレーム２０上に形成される電極１３は、フレーム２０上に層厚を厚くＮｉメッキを形成し、その後にＮｉメッキ上にＡｕメッキで薄膜を形成すればよい。かかる様子を、図７（ａ）に示した。図７（ａ）には、説明を簡単にするため電極１３を２個しか示していないが、電極１３は、例えば前掲の図３の如く、フレーム２０上に多数形成されている。

電極１３を形成するに際しては、複数個の電極１３を一つのグループとして、その内の隅にある電極１３の形状を、残りの他の通常形電極１３ｂとは異なる異形形状に形成しておけばよい。例えば、図１（ｃ）に示すように、紙面左上の異形電極１３ａを角を落とした五角形状に形成し、その他の５個の通常形電極１３ｂは四角形に形成しておけばよい。

ステップＳ２１０でフレーム２０上に複数の電極１３を形成した後、ステップＳ２２０で、電極１３上に半導体チップ１１をペレットボンディングにより搭載する。かかる様子を、図７（ｂ）に示した。

その後、ステップＳ２３０で、半導体チップ１１と、半導体チップ１１を搭載せずに半導体チップ１１と対向位置にある電極１３とを金線１４ａ等のワイヤボンディング１４で接続する。かかる様子を、図７（ｃ）に示した。

ステップＳ２４０で、ワイヤボンディング１４で接続した半導体チップ１１、電極１３を樹脂１５で一括モールドして封止する。かかる様子を、図７（ｄ）に示した。

その後、ステップＳ２５０で、フレーム２０を除去する。フレーム２０の除去に際しては、バックエッチングで処理する。このようにしてフレーム２０が除かれた状態では、樹脂１５でモールドされている側とは反対側には、電極１３が外側に向けた状態に形成されている。かかる様子を、図７（ｅ）に示した。

ステップＳ２６０で、フレーム２０のバックエッチングにより電極１３が裏面に露出しているので、電極１３上にＡｕメッキを施す。その後に、かかるＡｕメッキを施した四角形と五角形の異形電極１３ａと通常形電極１３ｂとが隣接する箇所で、ダイシングして６個取りの半導体装置１０が形成される。

かかる構成では、横３列、縦２列の計６個の電極１３を一つのグループとして、図４に示すように、かかるグループが多数形成されている。かかるグループでは、隅には異形電極１３ａが、他の５個の通常形電極１３ｂの四角形状とは異なる五角形状に形成されている。かかる四角形と五角形の電極１３同士が隣接する箇所は、縦方向、横方向にそれぞれ規則的に形成され、パッケージの個辺化に際してのダイシング位置の目安とすることができる。かかる様子を、図７（ｆ）に示した。

このようにして、モールド後に、一つのパッケージに６個の電極１３が含まれた多素子入りリードレスパッケージ１２ａの半導体装置１０を個辺化して製造することができる。

かかる方法で製造された半導体装置１０の構成は、図８（ａ）に示すように、電極１３の下方のＡｕメッキが、樹脂１５の外側に形成されている点を除いては、図２に示す製造方法で製造された半導体装置１０と同様の構成を有する。

（実施の形態４）
前記実施の形態では、電極１３の形状を五角形等の異形形状とし、他の四角形の電極１３と区別できるようにして、ダイシング時のアライメントマークの代わりとする場合について説明したが、ダイオード等のようにフレームに直接接続する場合についても同様に考えることができる。

例えば、図９に示すように、ステップＳ３１０で異極に構成したリードフレーム３０ａ、３０ｂ等のフレーム３０を準備する。すなわち、銅（Ｃｕ）等に形成されたリードフレーム（カソード側）３０ａ（３０）と、リードフレーム（アノード側）３０ｂ（３０）とを相対して設ける。かかる構成で、リードフレーム３０ａ、３０ｂの形状は容易に分かるように異なった形状をしている。かかる様子を、図９（ａ）に示した。

その後ステップＳ３２０で、カソード側として形成したリードフレーム３０ａ上に、ダイオード１１ａ等に形成された半導体チップ１１を、ペレットボンディングにより接続する。かかるリードフレーム３０ａ上には、例えば、銀（Ａｇ）メッキが薄く施され、金（Ａｕ）テープあるいはＡｕペーストを接着材として、所定温度で半導体チップ１１が接着されている。半導体チップ１１は、Ａｕ−Ｓｉ共晶で接合されている。かかる様子は、図９（ｂ）に示した。

その後に、ステップＳ３３０で、ダイオード１１ａとアノード側に構成したリードフレーム３０ｂとを、金線１４ａ等を用いてワイヤボンディング１４で接続する。かかる様子を、図９（ｃ）に示した。

ステップＳ３４０で、樹脂１５を用いて上記構成をモールド封止する。かかる様子を、図９（ｄ）に示した。モールド後に、ステップＳ３５０で、リードフレーム３０ａを目安にして、図９（ｅ）に示すように、ダイシングして個辺化することで半導体装置１０を製造することができる。かかる方法で製造された半導体装置１０の構成を、図１０に模式的に示した。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の適用は、前記実施の形態からも明らかなように、ダイオード、トランジスタ等のリードレスで多素子入りに構成したパッケージのダイシングに適用することができる。ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式で生産する半導体装置、液晶等の電子部品の製造に使用することができる。

前記説明では、半導体装置を例に挙げて説明したが、液晶等の分野でも同様に使用することができる。

本発明は、半導体装置のダイシング等の分野で有効に利用することができる。

１０ 半導体装置
１１ 半導体チップ
１１ａ ダイオード
１２ パッケージ
１２ａ 多素子入りリードレスパッケージ
１３ 電極
１３ａ 異形電極
１３ｂ 通常形電極
１４ ワイヤボンディング
１４ａ 金線
１５ 樹脂
２０ フレーム
３０ フレーム
３０ａ リードフレーム
３０ｂ リードフレーム
Ｓ１１０、Ｓ１２０、Ｓ１３０、Ｓ１４０、Ｓ１５０、Ｓ１６０ ステップ
Ｓ２１０、Ｓ２２０、Ｓ２３０、Ｓ２４０、Ｓ２５０、Ｓ２６０ ステップ
Ｓ３１０、Ｓ３２０、Ｓ３３０、Ｓ３４０、Ｓ３５０ ステップ

Claims (12)

1. 個片化された複数の半導体チップと前記複数の半導体チップに接続された複数のワイヤとが樹脂により封止された半導体装置であって、
   前記半導体装置は、主面と、前記主面に対向する裏面とを有し、
   前記裏面は、
   第１辺と、
   前記第１辺に対向する第２辺と、
   前記第１辺と前記第２辺との間に設けられた第３辺と、
   前記第３辺に対向する第４辺と、を有し、
   前記半導体装置は、前記裏面から露出し、行列状に規則的に配置された複数の電極を含み、
   前記複数の電極は、前記第１辺と前記第３辺との交差する部分の近傍に設けられた第１電極と、前記第１電極と大きさ又は形状の異なる複数の第２電極とを含み、
   前記複数の半導体チップのそれぞれは、平面視における寸法がほぼ同じであり、
   前記複数の半導体チップのそれぞれは、前記第１電極または前記複数の第２電極のうちの複数の第３電極に搭載され、
   前記複数のワイヤのそれぞれは、一方の端部が前記複数の半導体チップの上面に接続され、前記一方の端部とは反対側の端部が、前記第１電極または前記複数の第２電極のうちの複数の第４電極に接続されており、
   前記複数の第３電極と前記複数の第４電極のそれぞれは、互いに対向する位置に配置されていることを特徴とする半導体装置。
2. 前記第１電極は、五角形であり、
   前記複数の第２電極は、四角形であることを特徴とする請求項１記載の半導体装置。
3. 前記第１電極は、六角形であり、
   前記複数の第２電極は、四角形であることを特徴とする請求項１記載の半導体装置。
4. 前記第１電極は、複数の電極からなることを特徴とする請求項１記載の半導体装置。
5. 前記第１電極と前記複数の第２電極は、相似形であり、大きさが異なることを特徴とする請求項１記載の半導体装置。
6. 前記複数の半導体チップは、それぞれダイオードであり、
   前記第３電極は、カソード電極であり、
   前記第４電極は、アノード電極であることを特徴とする請求項１乃至５のうちのいずれか１項に記載の半導体装置。
7. 個片化された複数の半導体チップを樹脂により一括して封止した後、おのおの１つの半導体チップを含むように前記樹脂をダイシングにより複数に個片化することによって得られた半導体装置であって、
   前記半導体装置は、主面と、前記主面に対向する裏面とを有し、
   前記裏面から露出する複数の電極を含み、
   前記複数の電極は、第１電極と、前記第１電極と異なる複数の第２電極とを有し、
   前記複数の半導体チップのそれぞれは、平面視における寸法がほぼ同じであるダイオードであり、
   前記第１電極および前記複数の第２電極には、
   前記複数の半導体チップのそれぞれが搭載される複数のカソード電極と、
   ワイヤを介して前記複数の半導体チップのそれぞれと電気的に接続される複数のアノード電極と、が含まれ、
   前記第１電極と前記複数の第２電極とは、大きさ又は形状が異なることを特徴とする半導体装置。
8. 前記裏面は、
   第１辺と、
   前記第１辺に対向する第２辺と、
   前記第１辺と前記第２辺との間に設けられた第３辺と、
   前記第３辺に対向する第４辺と、有し、
   前記第１電極、前記第１辺と前記第３辺との交差する部分の近傍に設けられ、
   前記ダイシングの時、前記第１電極がアライメントに利用されることを特徴とする請求項７記載の半導体装置。
9. 前記第１電極は、五角形であり、
   前記複数の第２電極は、四角形であることを特徴とする請求項７又は８記載の半導体装置。
10. 前記第１電極は、六角形であり、
    前記複数の第２電極は、四角形であることを特徴とする請求項７又は８記載の半導体装置。
11. 前記第１電極は、複数の電極からなることを特徴とする請求項７又８は記載の半導体装置。
12. 前記第１電極と前記複数の第２電極は、相似形であり、大きさが異なることを特徴とする請求項７又は８記載の半導体装置。

Images