JP2002299551A - パワーモジュールおよびその製造方法 - Google Patents
パワーモジュールおよびその製造方法Info
- Publication number
- JP2002299551A JP2002299551A JP2001103345A JP2001103345A JP2002299551A JP 2002299551 A JP2002299551 A JP 2002299551A JP 2001103345 A JP2001103345 A JP 2001103345A JP 2001103345 A JP2001103345 A JP 2001103345A JP 2002299551 A JP2002299551 A JP 2002299551A
- Authority
- JP
- Japan
- Prior art keywords
- recognition mark
- circuit pattern
- case
- external connection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【課題】 ワイヤボンディングを所望の位置に確実に行
うことである。 【解決手段】 外部接続端子と、基板と、該基板上に設
けられ、電力用半導体チップを有する回路パターンであ
って、その内部に認識マークが形成された回路パターン
と、回路パターン内の認識マークに基づいて設けられ
た、外部接続端子と電力用半導体チップ、および、外部
接続端子と回路パターンの少なくとも一方を接続するボ
ンディングワイヤとを備えたパワーモジュールを提供す
る。
うことである。 【解決手段】 外部接続端子と、基板と、該基板上に設
けられ、電力用半導体チップを有する回路パターンであ
って、その内部に認識マークが形成された回路パターン
と、回路パターン内の認識マークに基づいて設けられ
た、外部接続端子と電力用半導体チップ、および、外部
接続端子と回路パターンの少なくとも一方を接続するボ
ンディングワイヤとを備えたパワーモジュールを提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーモジュール
の構造に関する。
の構造に関する。
【０００２】
【従来の技術】パワーモジュールは、そのケースに一体
成形された電極、絶縁基板、および、絶縁基板上の半導
体素子を相互にワイヤボンディングして製造される。ワ
イヤボンディングの位置は予め決められていることか
ら、事前にプログラムすることができる。ワイヤボンド
装置は、まず半導体素子の位置を認識して、プログラム
された位置にワイヤボンディングを行っていた。
成形された電極、絶縁基板、および、絶縁基板上の半導
体素子を相互にワイヤボンディングして製造される。ワ
イヤボンディングの位置は予め決められていることか
ら、事前にプログラムすることができる。ワイヤボンド
装置は、まず半導体素子の位置を認識して、プログラム
された位置にワイヤボンディングを行っていた。
【０００３】
【発明が解決しようとする課題】従来のワイヤボンド装
置では、ワイヤボンディングすべき位置にボンディング
が行われないことがあった。これは、ワイヤボンド装置
は半導体チップの位置のみを認識してワイヤボンディン
グを行っており、半導体チップを載置した回路パター
ン、電極、絶縁基板等の位置を認識していなかったから
である。回路パターンの各金属線が細くなればなるほ
ど、位置精度の高いワイヤボンディングが必要になる。
その上、部品の寸法ばらつきや、製造工程内での取り付
け位置精度のばらつきも存在する。したがって半導体チ
ップの位置のみの認識では、事前にプログラムされた位
置にワイヤボンディングすると位置ずれが大きくなりす
ぎ、ボンディング不良が発生してしまう。
置では、ワイヤボンディングすべき位置にボンディング
が行われないことがあった。これは、ワイヤボンド装置
は半導体チップの位置のみを認識してワイヤボンディン
グを行っており、半導体チップを載置した回路パター
ン、電極、絶縁基板等の位置を認識していなかったから
である。回路パターンの各金属線が細くなればなるほ
ど、位置精度の高いワイヤボンディングが必要になる。
その上、部品の寸法ばらつきや、製造工程内での取り付
け位置精度のばらつきも存在する。したがって半導体チ
ップの位置のみの認識では、事前にプログラムされた位
置にワイヤボンディングすると位置ずれが大きくなりす
ぎ、ボンディング不良が発生してしまう。
【０００４】本発明の目的は、ワイヤボンディングを所
望の位置に確実に行うことである。
望の位置に確実に行うことである。
【０００５】
【課題を解決するための手段】本発明のパワーモジュー
ルは、外部接続端子と、基板と、該基板上に設けられ、
電力用半導体チップを有する回路パターンであって、そ
の内部に認識マークが形成された回路パターンと、回路
パターン内の前記認識マークに基づいて設けられた、外
部接続端子と電力用半導体チップ、および、外部接続端
子と回路パターンの少なくとも一方を接続するボンディ
ングワイヤとを備えたパワーモジュールであり、これに
より上記目的が達成される。
ルは、外部接続端子と、基板と、該基板上に設けられ、
電力用半導体チップを有する回路パターンであって、そ
の内部に認識マークが形成された回路パターンと、回路
パターン内の前記認識マークに基づいて設けられた、外
部接続端子と電力用半導体チップ、および、外部接続端
子と回路パターンの少なくとも一方を接続するボンディ
ングワイヤとを備えたパワーモジュールであり、これに
より上記目的が達成される。
【０００６】本発明のパワーモジュールは、ケースに囲
まれたパワーモジュールであって、該ケースには認識マ
ークが設けられており、該ケースは、外部接続端子と、
基板と、電力用半導体チップを有する、該基板上に設け
られた回路パターンと、ケース上の前記認識マークに基
づいて、外部接続端子と電力用半導体チップ、および、
外部接続端子と回路パターンの少なくとも一方を接続す
るボンディングワイヤとを備えたパワーモジュールであ
り、これにより上記目的が達成される。
まれたパワーモジュールであって、該ケースには認識マ
ークが設けられており、該ケースは、外部接続端子と、
基板と、電力用半導体チップを有する、該基板上に設け
られた回路パターンと、ケース上の前記認識マークに基
づいて、外部接続端子と電力用半導体チップ、および、
外部接続端子と回路パターンの少なくとも一方を接続す
るボンディングワイヤとを備えたパワーモジュールであ
り、これにより上記目的が達成される。
【０００７】本発明のパワーモジュールは、ケースに囲
まれたパワーモジュールであって、該ケースには第１の
認識マークが設けられており、該ケースは、外部接続端
子と、基板と、該基板上に設けられ、電力用半導体チッ
プおよび第２の認識マークを有する回路パターンと、ケ
ース上の前記第１の認識マーク、および、回路パターン
上の前記第２の認識マークに基づいて設けられた、外部
接続端子と電力用半導体チップ、および、外部接続端子
と回路パターンの少なくとも一方を接続するボンディン
グワイヤとを備えたパワーモジュールであり、これによ
り上記目的が達成される。
まれたパワーモジュールであって、該ケースには第１の
認識マークが設けられており、該ケースは、外部接続端
子と、基板と、該基板上に設けられ、電力用半導体チッ
プおよび第２の認識マークを有する回路パターンと、ケ
ース上の前記第１の認識マーク、および、回路パターン
上の前記第２の認識マークに基づいて設けられた、外部
接続端子と電力用半導体チップ、および、外部接続端子
と回路パターンの少なくとも一方を接続するボンディン
グワイヤとを備えたパワーモジュールであり、これによ
り上記目的が達成される。
【０００８】前記回路パターンは複数、かつ基板上に直
線状に配置されており、各回路パターンは、各回路パタ
ーン上の同じ位置に、前記認識マークを有していてもよ
い。
線状に配置されており、各回路パターンは、各回路パタ
ーン上の同じ位置に、前記認識マークを有していてもよ
い。
【０００９】前記回路パターンは複数存在し、前記ケー
スには、各回路パターンに対応して認識マークが複数設
けられており、各回路パターンと、各認識マークの位置
関係は同じであってもよい。
スには、各回路パターンに対応して認識マークが複数設
けられており、各回路パターンと、各認識マークの位置
関係は同じであってもよい。
【００１０】前記認識マーク部分と、前記認識マークに
隣接する部分との反射率は異なっていてもよい。
隣接する部分との反射率は異なっていてもよい。
【００１１】前記認識マーク部分と、前記認識マークの
周辺部分の面粗度は異なっていてもよい。
周辺部分の面粗度は異なっていてもよい。
【００１２】１つの該基板上には、該基板の中心に対し
て非対称の位置に、複数の認識マークが設けられていて
もよい。
て非対称の位置に、複数の認識マークが設けられていて
もよい。
【００１３】本発明のパワーモジュールの製造方法は、
外部接続端子および基板を提供するステップと、該基板
上に、電力用半導体チップと、その内部に認識マークを
有する回路パターンとを形成するステップと、回路パタ
ーン内の前記認識マークに基づいて、外部接続端子と電
力用半導体チップ、および、外部接続端子と回路パター
ンの少なくとも一方をボンディングワイヤで接続するス
テップとからなるパワーモジュールの製造方法であり、
これにより上記目的が達成される。
外部接続端子および基板を提供するステップと、該基板
上に、電力用半導体チップと、その内部に認識マークを
有する回路パターンとを形成するステップと、回路パタ
ーン内の前記認識マークに基づいて、外部接続端子と電
力用半導体チップ、および、外部接続端子と回路パター
ンの少なくとも一方をボンディングワイヤで接続するス
テップとからなるパワーモジュールの製造方法であり、
これにより上記目的が達成される。
【００１４】本発明のパワーモジュールの製造方法は、
認識マークが設けられたケースを提供し、該ケース上に
外部接続端子および基板を提供するステップと、該基板
上に、電力用半導体チップと、回路パターンとを形成す
るステップと、ケース上の前記認識マークに基づいて、
外部接続端子と電力用半導体チップ、および、外部接続
端子と回路パターンの少なくとも一方をボンディングワ
イヤで接続するステップとからなるパワーモジュールの
製造方法であって、これにより上記目的が達成される。
認識マークが設けられたケースを提供し、該ケース上に
外部接続端子および基板を提供するステップと、該基板
上に、電力用半導体チップと、回路パターンとを形成す
るステップと、ケース上の前記認識マークに基づいて、
外部接続端子と電力用半導体チップ、および、外部接続
端子と回路パターンの少なくとも一方をボンディングワ
イヤで接続するステップとからなるパワーモジュールの
製造方法であって、これにより上記目的が達成される。
【００１５】本発明のパワーモジュールの製造方法は、
第１の認識マークが設けられたケースを提供し、該ケー
ス上に外部接続端子および基板を提供するステップと、
該基板上に、電力用半導体チップと、その内部に第２の
認識マークを有する回路パターンとを形成するステップ
と、ケース上の前記第１の認識マーク、および、回路パ
ターン上の前記第２の認識マークに基づいて、外部接続
端子と電力用半導体チップ、および、外部接続端子と回
路パターンの少なくとも一方をボンディングワイヤで接
続するステップとからなるパワーモジュールの製造方法
であって、これにより上記目的が達成される。
第１の認識マークが設けられたケースを提供し、該ケー
ス上に外部接続端子および基板を提供するステップと、
該基板上に、電力用半導体チップと、その内部に第２の
認識マークを有する回路パターンとを形成するステップ
と、ケース上の前記第１の認識マーク、および、回路パ
ターン上の前記第２の認識マークに基づいて、外部接続
端子と電力用半導体チップ、および、外部接続端子と回
路パターンの少なくとも一方をボンディングワイヤで接
続するステップとからなるパワーモジュールの製造方法
であって、これにより上記目的が達成される。
【００１６】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。
発明の実施の形態を説明する。
【００１７】図１は、本実施の形態におけるパワーモジ
ュール１００の上断面図を示す。パワーモジュール１０
０は、複数個の半導体チップを用途、目的に応じて結線
し、１つのパッケージに収めた複合型半導体である。内
蔵する主要チップの種類の違いにより、ダイオード・モ
ジュール、サイリスタ・モジュール、トランジスタ・モ
ジュール、ＭＯＳＦＥＴ・モジュール、ＩＧＢＴ・モジ
ュール等が知られている。図１に示すパワーモジュール
１００は、例えば、ＩＧＢＴ・モジュールである。
ュール１００の上断面図を示す。パワーモジュール１０
０は、複数個の半導体チップを用途、目的に応じて結線
し、１つのパッケージに収めた複合型半導体である。内
蔵する主要チップの種類の違いにより、ダイオード・モ
ジュール、サイリスタ・モジュール、トランジスタ・モ
ジュール、ＭＯＳＦＥＴ・モジュール、ＩＧＢＴ・モジ
ュール等が知られている。図１に示すパワーモジュール
１００は、例えば、ＩＧＢＴ・モジュールである。
【００１８】パワーモジュール１００は、パワーモジュ
ール１００の熱を発散させる放熱板１、後述の回路パタ
ーンを形成するための絶縁基板２（ａ）〜２（ｃ）、パ
ワーモジュール１００の用途、目的に応じて設けられた
複数の半導体チップ３（例えばＩＧＢＴチップ）、外部
電源回路と接続される電極４（ａ）〜４（ｅ）、電極一
体型樹脂ケース５、所定の回路が銅等によりプリントさ
れた回路パターン９（１ａ）〜９（１ｃ）、９（２ａ）
〜９（２ｃ）、外部接続端子５０（１ａ）〜５０（１
ｃ）、５０（２ａ）〜５０（２ｃ）を有する。さらに複
数のボンディングワイヤは、Ａｕ、Ａｌ等の金属細線で
ある。なお以下の説明では、例えば「回路パターン９
（１ａ）」と記載した場合にはその特定の構成要素を表
し、「回路パターン９」と記載した場合には、回路パタ
ーン９（１ａ）〜９（１ｃ）、９（２ａ）〜９（２ｃ）
のいずれをも表すとする。
ール１００の熱を発散させる放熱板１、後述の回路パタ
ーンを形成するための絶縁基板２（ａ）〜２（ｃ）、パ
ワーモジュール１００の用途、目的に応じて設けられた
複数の半導体チップ３（例えばＩＧＢＴチップ）、外部
電源回路と接続される電極４（ａ）〜４（ｅ）、電極一
体型樹脂ケース５、所定の回路が銅等によりプリントさ
れた回路パターン９（１ａ）〜９（１ｃ）、９（２ａ）
〜９（２ｃ）、外部接続端子５０（１ａ）〜５０（１
ｃ）、５０（２ａ）〜５０（２ｃ）を有する。さらに複
数のボンディングワイヤは、Ａｕ、Ａｌ等の金属細線で
ある。なお以下の説明では、例えば「回路パターン９
（１ａ）」と記載した場合にはその特定の構成要素を表
し、「回路パターン９」と記載した場合には、回路パタ
ーン９（１ａ）〜９（１ｃ）、９（２ａ）〜９（２ｃ）
のいずれをも表すとする。
【００１９】次に、各構成要素の構造を説明する。まず
放熱板１と絶縁基板２とは、はんだ等のろう材を用いて
接合されている。絶縁基板２上には回路パターン９が形
成されている。回路パターン９には半導体チップ３がろ
う材で接合され、回路パターンとの電気的な接続を確保
している。ケース５は、放熱板１、絶縁基板２の周囲を
囲うパワーモジュール１００の容器であり、電極４
（ａ）〜４（ｅ）がインサートされ樹脂で一体成形され
ている。複数のボンディングワイヤ６は、上述の外部接
続端子と電力用半導体チップ３とを電気的に接続する。
または複数のボンディングワイヤ６は、上述の外部接続
端子５０と回路パターンとを電気的に接続する。
放熱板１と絶縁基板２とは、はんだ等のろう材を用いて
接合されている。絶縁基板２上には回路パターン９が形
成されている。回路パターン９には半導体チップ３がろ
う材で接合され、回路パターンとの電気的な接続を確保
している。ケース５は、放熱板１、絶縁基板２の周囲を
囲うパワーモジュール１００の容器であり、電極４
（ａ）〜４（ｅ）がインサートされ樹脂で一体成形され
ている。複数のボンディングワイヤ６は、上述の外部接
続端子と電力用半導体チップ３とを電気的に接続する。
または複数のボンディングワイヤ６は、上述の外部接続
端子５０と回路パターンとを電気的に接続する。
【００２０】本実施の形態における主要な特徴として、
パワーモジュール１００はさらに、ワイヤボンディング
用認識マークを有する。すなわち認識マークは、回路パ
ターン９上のワイヤボンディング用認識マーク７およ
び、樹脂ケース５上のワイヤボンディング用認識マーク
８である。これらの認識マークは、パワーモジュール１
００のワイヤボンディング時に使用される。認識マーク
の位置に応じて、放熱板１に対する絶縁基板２の位置ず
れ、寸法ばらつきを矯正して、ワイヤボンディングを行
うことができる。認識マークをどのようにして設けるか
については、その形状の説明とともに後述する。
パワーモジュール１００はさらに、ワイヤボンディング
用認識マークを有する。すなわち認識マークは、回路パ
ターン９上のワイヤボンディング用認識マーク７およ
び、樹脂ケース５上のワイヤボンディング用認識マーク
８である。これらの認識マークは、パワーモジュール１
００のワイヤボンディング時に使用される。認識マーク
の位置に応じて、放熱板１に対する絶縁基板２の位置ず
れ、寸法ばらつきを矯正して、ワイヤボンディングを行
うことができる。認識マークをどのようにして設けるか
については、その形状の説明とともに後述する。
【００２１】以下、ワイヤボンディング用認識マークの
位置、および、形状を具体的に説明し、その後、認識マ
ークを利用したワイヤボンディング手法を説明する。ま
ずワイヤボンディング用認識マーク７は、絶縁基板２の
回路パターン９内に設けられる。その理由は、絶縁基板
２上の回路パターン９より外の部分に認識マーク７を設
けるとすれば、その部分には認識マーク７を設けるスペ
ースがさらに必要になり、モジュールの小型化を図れな
いからである。このように絶縁基板２上の回路パターン
９に認識マーク７を設けたことにより、はんだ等のろう
材で放熱板１に絶縁基板２が接合された際に、絶縁基板
の位置ずれや絶縁基板の寸法ばらつきを吸収でき、より
位置精度の高いワイヤボンドが可能になる。これは特に
位置精度を要求される細い金属パターンになればなるほ
ど（ファインピッチ化が進むほど）、効果といえる。
位置、および、形状を具体的に説明し、その後、認識マ
ークを利用したワイヤボンディング手法を説明する。ま
ずワイヤボンディング用認識マーク７は、絶縁基板２の
回路パターン９内に設けられる。その理由は、絶縁基板
２上の回路パターン９より外の部分に認識マーク７を設
けるとすれば、その部分には認識マーク７を設けるスペ
ースがさらに必要になり、モジュールの小型化を図れな
いからである。このように絶縁基板２上の回路パターン
９に認識マーク７を設けたことにより、はんだ等のろう
材で放熱板１に絶縁基板２が接合された際に、絶縁基板
の位置ずれや絶縁基板の寸法ばらつきを吸収でき、より
位置精度の高いワイヤボンドが可能になる。これは特に
位置精度を要求される細い金属パターンになればなるほ
ど（ファインピッチ化が進むほど）、効果といえる。
【００２２】図１に示されるように、パワーモジュール
１００には回路パターン９は複数存在する。複数の絶縁
基板２（ａ）〜２（ｃ）が直線状に配置されていること
によって、複数の回路パターン９（１ａ）〜９（１
ｃ）、および９（２ａ）〜９（２ｃ）も直線状に配置さ
れることになる。留意すべきは、ワイヤボンディング用
認識マーク７（１ａ）〜７（１ｃ）は、直線状に配置さ
れた絶縁基板２（ａ）〜２（ｃ）内の同じ位置に設けら
れていることである。このように統一することにより、
ワイヤボンド装置でワイヤボンディングを行う際に、認
識マーク７の位置を個別に入力する必要がなくなる。す
なわち、認識マーク７の位置に関して絶縁基板２を標準
化することになり有効である。このことは、ワイヤボン
ディング用認識マーク７（２ａ）〜７（２ｃ）について
も同様である。なお標準化の目的等がない場合には、い
うまでもなく認識マーク７は各回路パターン９内の任意
の位置に設けることができる。
１００には回路パターン９は複数存在する。複数の絶縁
基板２（ａ）〜２（ｃ）が直線状に配置されていること
によって、複数の回路パターン９（１ａ）〜９（１
ｃ）、および９（２ａ）〜９（２ｃ）も直線状に配置さ
れることになる。留意すべきは、ワイヤボンディング用
認識マーク７（１ａ）〜７（１ｃ）は、直線状に配置さ
れた絶縁基板２（ａ）〜２（ｃ）内の同じ位置に設けら
れていることである。このように統一することにより、
ワイヤボンド装置でワイヤボンディングを行う際に、認
識マーク７の位置を個別に入力する必要がなくなる。す
なわち、認識マーク７の位置に関して絶縁基板２を標準
化することになり有効である。このことは、ワイヤボン
ディング用認識マーク７（２ａ）〜７（２ｃ）について
も同様である。なお標準化の目的等がない場合には、い
うまでもなく認識マーク７は各回路パターン９内の任意
の位置に設けることができる。
【００２３】図２を参照して、認識マーク７のさらなる
特徴を説明する。図２は、１つの絶縁基板２（図１）を
抜き出した図である。図示されるように、１つの絶縁基
板２上には複数の認識用マーク７（ａ）および７（ｂ）
を設けている。図示の例の場合には２つの認識用マーク
７（ａ）および７（ｂ）である。留意すべきは、認識用
マーク７（ａ）および７（ｂ）が、絶縁基板２の中心点
Ｃに関し、絶縁基板２内の非対称の位置に設けられてい
ることである。これにより、複数の絶縁基板２が配設さ
れている場合でもその配設されている方向が識別でき、
絶縁基板２の配設組み立てミスを防止できる。
特徴を説明する。図２は、１つの絶縁基板２（図１）を
抜き出した図である。図示されるように、１つの絶縁基
板２上には複数の認識用マーク７（ａ）および７（ｂ）
を設けている。図示の例の場合には２つの認識用マーク
７（ａ）および７（ｂ）である。留意すべきは、認識用
マーク７（ａ）および７（ｂ）が、絶縁基板２の中心点
Ｃに関し、絶縁基板２内の非対称の位置に設けられてい
ることである。これにより、複数の絶縁基板２が配設さ
れている場合でもその配設されている方向が識別でき、
絶縁基板２の配設組み立てミスを防止できる。
【００２４】再び図１を参照して、ワイヤボンディング
用認識マーク８を説明する。ワイヤボンディング用認識
マーク８は、樹脂ケース５上に設けられる。回路パター
ン９のみならず、ケース５上にも認識マークを設けるこ
とにより、放熱板１に接着剤等で接着された際の、ケー
スの位置ずれやケース寸法のバラつきを吸収でき、より
位置精度の高いワイヤボンドが可能になる。特にケース
に配設された中継端子等のワイヤボンド面積を小さくし
た場合、位置精度の高いワイヤボンドが必要なので有効
である。なお、ワイヤボンド面積を小さくすることがで
きれば、中継端子の配設ピッチを狭くでき、パッケージ
の小型化にも寄与できる。
用認識マーク８を説明する。ワイヤボンディング用認識
マーク８は、樹脂ケース５上に設けられる。回路パター
ン９のみならず、ケース５上にも認識マークを設けるこ
とにより、放熱板１に接着剤等で接着された際の、ケー
スの位置ずれやケース寸法のバラつきを吸収でき、より
位置精度の高いワイヤボンドが可能になる。特にケース
に配設された中継端子等のワイヤボンド面積を小さくし
た場合、位置精度の高いワイヤボンドが必要なので有効
である。なお、ワイヤボンド面積を小さくすることがで
きれば、中継端子の配設ピッチを狭くでき、パッケージ
の小型化にも寄与できる。
【００２５】図１に示すように、認識マーク８は、直線
状に配置された絶縁基板２に対応して設けられている。
そして、例えば絶縁基板２（ａ）と、それに対応する認
識マーク８（１ａ）との位置関係は、絶縁基板２（ｂ）
と、それに対応する認識マーク８（１ｂ）との位置関係
と同じである。これはさらに絶縁基板２（ｃ）と、それ
に対応する認識マーク８（１ｃ）との位置関係について
も同様である。このように、絶縁基板２と認識マーク８
との位置関係が同じになるように規則的に認識マーク８
を設けることで、ワイヤボンド装置を動作させるワイヤ
ボンドプログラムの設定が容易にできる。すなわち、１
つの絶縁基板の位置と１つの認識マークの位置とを設定
すれば、残りの基板と認識マークの設定も容易に行うこ
とができる。よってプログラム作成時間を短縮できる。
状に配置された絶縁基板２に対応して設けられている。
そして、例えば絶縁基板２（ａ）と、それに対応する認
識マーク８（１ａ）との位置関係は、絶縁基板２（ｂ）
と、それに対応する認識マーク８（１ｂ）との位置関係
と同じである。これはさらに絶縁基板２（ｃ）と、それ
に対応する認識マーク８（１ｃ）との位置関係について
も同様である。このように、絶縁基板２と認識マーク８
との位置関係が同じになるように規則的に認識マーク８
を設けることで、ワイヤボンド装置を動作させるワイヤ
ボンドプログラムの設定が容易にできる。すなわち、１
つの絶縁基板の位置と１つの認識マークの位置とを設定
すれば、残りの基板と認識マークの設定も容易に行うこ
とができる。よってプログラム作成時間を短縮できる。
【００２６】ここで、絶縁基板２の回路パターン９内と
ケース５の両方に認識マークを設けることで、ケースに
一体成形された電極４または外部接続端子５０と絶縁基
板２の金属パターン間について、ワイヤボンドの位置精
度を向上できる。
ケース５の両方に認識マークを設けることで、ケースに
一体成形された電極４または外部接続端子５０と絶縁基
板２の金属パターン間について、ワイヤボンドの位置精
度を向上できる。
【００２７】続いてワイヤボンディング用認識マークの
形状を、その作成方法とともに具体的に説明する。まず
回路パターン９内のワイヤボンディング用認識マーク７
から説明する。回路パターン９内のワイヤボンディング
用認識マーク７は、パターン形成時に設けられる。その
方法は、例えば薬品等による基板への穿孔、または、め
っきである。穿孔する場合には、当然に絶縁基板２の厚
さ方向に対し深さを有するマークになる。図３は、絶縁
基板に空けられた穴としての認識マークを示す図であ
る。認識マークの周辺領域１０−１は、絶縁基板の他の
領域と比較してより高い光沢を有するようにされてい
る。そして認識マークの穴の底部１０−２は光の反射を
抑えるために半球面状に加工されている。これにより、
認識マークを上部からみたとき、穴の底部１０−２、そ
の周辺部分１０−１、および、さらにそれ以外の基板部
分の３者について、コントラストが異なることになる。
すなわち光の反射がない穴の底部１０−２および基板部
分に対して周辺部分１０−１は光の反射があるため、認
識マークの識別精度が向上し、識別時間が削減される。
なお穴の底部１０−２の形状は、光の反射を抑えること
ができるのであれば、例えば図４に示す凸形状１１、ま
たは多角形等の他の形状であってもよい。
形状を、その作成方法とともに具体的に説明する。まず
回路パターン９内のワイヤボンディング用認識マーク７
から説明する。回路パターン９内のワイヤボンディング
用認識マーク７は、パターン形成時に設けられる。その
方法は、例えば薬品等による基板への穿孔、または、め
っきである。穿孔する場合には、当然に絶縁基板２の厚
さ方向に対し深さを有するマークになる。図３は、絶縁
基板に空けられた穴としての認識マークを示す図であ
る。認識マークの周辺領域１０−１は、絶縁基板の他の
領域と比較してより高い光沢を有するようにされてい
る。そして認識マークの穴の底部１０−２は光の反射を
抑えるために半球面状に加工されている。これにより、
認識マークを上部からみたとき、穴の底部１０−２、そ
の周辺部分１０−１、および、さらにそれ以外の基板部
分の３者について、コントラストが異なることになる。
すなわち光の反射がない穴の底部１０−２および基板部
分に対して周辺部分１０−１は光の反射があるため、認
識マークの識別精度が向上し、識別時間が削減される。
なお穴の底部１０−２の形状は、光の反射を抑えること
ができるのであれば、例えば図４に示す凸形状１１、ま
たは多角形等の他の形状であってもよい。
【００２８】一方メッキにより回路パターン９内のワイ
ヤボンディング用認識マーク７（図１）を形成する場合
には、絶縁基板２の表面に形成された平面的なマークに
なる。この場合には、銅にアルミのめっきする等、めっ
きのつけ方を変化させることもできる。
ヤボンディング用認識マーク７（図１）を形成する場合
には、絶縁基板２の表面に形成された平面的なマークに
なる。この場合には、銅にアルミのめっきする等、めっ
きのつけ方を変化させることもできる。
【００２９】次に、樹脂ケース５上のワイヤボンディン
グ用認識マーク８を説明する。認識マーク８は、樹脂成
形時にその金型に予めピンを立てておくことにより設け
ることができる。したがって、図３または図４に示すよ
うな絶縁基板２の厚さ方向に対し深さを有するマークと
なる。この認識マークの場合には、穴の周辺領域１０−
１（図３）とそれ以外の領域の面粗度を変化させて、識
別精度を向上させることができる。面粗度は、樹脂ケー
ス成形用金型において、周辺領域１０−１（図３）に相
当する部分の面粗度をその他の領域と差別化することに
より変化させることができる。よって、容易に認識マー
クを設けることができる。なお穴の底部の形状は、上述
のように光の反射を抑えることができるのであれば、任
意である。
グ用認識マーク８を説明する。認識マーク８は、樹脂成
形時にその金型に予めピンを立てておくことにより設け
ることができる。したがって、図３または図４に示すよ
うな絶縁基板２の厚さ方向に対し深さを有するマークと
なる。この認識マークの場合には、穴の周辺領域１０−
１（図３）とそれ以外の領域の面粗度を変化させて、識
別精度を向上させることができる。面粗度は、樹脂ケー
ス成形用金型において、周辺領域１０−１（図３）に相
当する部分の面粗度をその他の領域と差別化することに
より変化させることができる。よって、容易に認識マー
クを設けることができる。なお穴の底部の形状は、上述
のように光の反射を抑えることができるのであれば、任
意である。
【００３０】以下、認識マークを利用したワイヤボンデ
ィング手法を説明する。図５は、ワイヤボンド装置５０
を示す概略図である。ワイヤボンド装置５０は、カメラ
５１でテーブル７上の絶縁基板２（図１）および樹脂ケ
ース５（図１）における認識マーク７、８（図１）を撮
影し、画像処理に基づいて算出したその位置に基づいて
ボンディングアーム５６を動作させ、パワーモジュール
１００のワイヤボンディングを行う装置である。
ィング手法を説明する。図５は、ワイヤボンド装置５０
を示す概略図である。ワイヤボンド装置５０は、カメラ
５１でテーブル７上の絶縁基板２（図１）および樹脂ケ
ース５（図１）における認識マーク７、８（図１）を撮
影し、画像処理に基づいて算出したその位置に基づいて
ボンディングアーム５６を動作させ、パワーモジュール
１００のワイヤボンディングを行う装置である。
【００３１】ワイヤボンド装置５０の構成および動作を
より具体的に説明する。まずカメラ５１は、パワーモジ
ュール１００のボンディング前のケース５（図１）が搬
送されてテーブル５７上で位置決めされると、そのケー
ス５（図１）の全部または一部を撮像する。フレームに
は既に回路パターン９（図１）が設けられた絶縁基板２
（図１）等が載置されている。絶縁基板２（図１）の回
路パターン９上にはワイヤボンディング用認識マーク７
が、樹脂ケース５上にはワイヤボンディング用認識マー
ク８が設けられている。撮像された画像データは、画像
処理部５３に入力される。
より具体的に説明する。まずカメラ５１は、パワーモジ
ュール１００のボンディング前のケース５（図１）が搬
送されてテーブル５７上で位置決めされると、そのケー
ス５（図１）の全部または一部を撮像する。フレームに
は既に回路パターン９（図１）が設けられた絶縁基板２
（図１）等が載置されている。絶縁基板２（図１）の回
路パターン９上にはワイヤボンディング用認識マーク７
が、樹脂ケース５上にはワイヤボンディング用認識マー
ク８が設けられている。撮像された画像データは、画像
処理部５３に入力される。
【００３２】画像処理部５３は、予めプログラムされた
おおよその認識マーク７、８（図１）の位置、および、
コントラストが高い画像内の部位を抽出する等の画像処
理を行い、認識マーク７、８（図１）の位置を算出す
る。上述のように、認識マーク７、８（図１）とその周
辺領域１０−１（図３）との間には反射率または面粗度
の差によるコントラストの差があるので、認識マーク
７、８（図１）を識別するための画像処理は容易であ
る。画像処理部５３は、識別した認識マーク７、８（図
１）の位置を制御部５４に送信する。
おおよその認識マーク７、８（図１）の位置、および、
コントラストが高い画像内の部位を抽出する等の画像処
理を行い、認識マーク７、８（図１）の位置を算出す
る。上述のように、認識マーク７、８（図１）とその周
辺領域１０−１（図３）との間には反射率または面粗度
の差によるコントラストの差があるので、認識マーク
７、８（図１）を識別するための画像処理は容易であ
る。画像処理部５３は、識別した認識マーク７、８（図
１）の位置を制御部５４に送信する。
【００３３】制御部５４は、認識マーク７、８（図１）
の位置を認識すると予めプログラムされた基準位置と比
較する。基準位置は、正確に配置された場合の、放熱板
１（図１）、ケース５（図１）、および絶縁基板２（図
１）の位置である。制御部５４は、比較結果に基づい
て、放熱板１（図１）に対するケース５（図１）の位置
ずれ量、および、放熱板１（図１）またはケース５（図
１）に対する絶縁基板２（図１）の位置ずれ量を計算す
る。さらに絶縁基板の寸法も基準寸法と比較され、その
ばらつきを計算する。それらの計算の結果、制御部５４
はボンディングする位置を決定し、その位置にボンディ
ングアーム５６およびテーブル５７を駆動させるための
駆動信号を出力する。
の位置を認識すると予めプログラムされた基準位置と比
較する。基準位置は、正確に配置された場合の、放熱板
１（図１）、ケース５（図１）、および絶縁基板２（図
１）の位置である。制御部５４は、比較結果に基づい
て、放熱板１（図１）に対するケース５（図１）の位置
ずれ量、および、放熱板１（図１）またはケース５（図
１）に対する絶縁基板２（図１）の位置ずれ量を計算す
る。さらに絶縁基板の寸法も基準寸法と比較され、その
ばらつきを計算する。それらの計算の結果、制御部５４
はボンディングする位置を決定し、その位置にボンディ
ングアーム５６およびテーブル５７を駆動させるための
駆動信号を出力する。
【００３４】駆動部５５は、制御部５４からの駆動信号
に基づいて、テーブル５７の位置を変更し、さらにボン
ディングアーム５６を動作させ、ワイヤボンディングを
行う。例えば、外部接続端子５０と電力用半導体チップ
３や、外部接続端子５０と回路パターン９のワイヤボン
ディングを行う。制御部５４からの駆動信号に基づいて
ボンディングするので、正確かつ迅速に行うことができ
る。なお、カメラ５１が認識マーク７、８（図１）を全
て含むように撮像できる場合には、そのケース５（図
１）に対する絶縁基板２（図１）のそれぞれの位置ずれ
量が一度の撮像で計算できることから、さらにワイヤボ
ンディング動作を高速にできる。
に基づいて、テーブル５７の位置を変更し、さらにボン
ディングアーム５６を動作させ、ワイヤボンディングを
行う。例えば、外部接続端子５０と電力用半導体チップ
３や、外部接続端子５０と回路パターン９のワイヤボン
ディングを行う。制御部５４からの駆動信号に基づいて
ボンディングするので、正確かつ迅速に行うことができ
る。なお、カメラ５１が認識マーク７、８（図１）を全
て含むように撮像できる場合には、そのケース５（図
１）に対する絶縁基板２（図１）のそれぞれの位置ずれ
量が一度の撮像で計算できることから、さらにワイヤボ
ンディング動作を高速にできる。
【００３５】
【発明の効果】本発明の第１の発明および第９の発明に
よれば、絶縁基板の回路パターン内に認識マークを設け
たので、放熱板またはケースに対する絶縁基板の位置ず
れや、絶縁基板の寸法ばらつきを吸収でき、より位置精
度の高いワイヤボンドが実現できる。また、絶縁基板上
の回路パターン以外の部分には設けないことから、当該
部分を確保するための更なるスペースが必要なくなり、
モジュールの小型化を図れる。
よれば、絶縁基板の回路パターン内に認識マークを設け
たので、放熱板またはケースに対する絶縁基板の位置ず
れや、絶縁基板の寸法ばらつきを吸収でき、より位置精
度の高いワイヤボンドが実現できる。また、絶縁基板上
の回路パターン以外の部分には設けないことから、当該
部分を確保するための更なるスペースが必要なくなり、
モジュールの小型化を図れる。
【００３６】また本発明の第２の発明および第１０の発
明によれば、ケース上に認識マークを設けたので、放熱
板に対するケースの位置ずれやケースの寸法ばらつきも
吸収でき、より位置精度の高いワイヤボンドが実現でき
る。特にケースに配設された中継端子等のワイヤボンド
面積を小さくした場合、位置精度の高いワイヤボンドが
必要なので有効である。なお、ワイヤボンド面積を小さ
くすることができれば、中継端子の配設ピッチを狭くで
き、パッケージの小型化にも寄与できる。
明によれば、ケース上に認識マークを設けたので、放熱
板に対するケースの位置ずれやケースの寸法ばらつきも
吸収でき、より位置精度の高いワイヤボンドが実現でき
る。特にケースに配設された中継端子等のワイヤボンド
面積を小さくした場合、位置精度の高いワイヤボンドが
必要なので有効である。なお、ワイヤボンド面積を小さ
くすることができれば、中継端子の配設ピッチを狭くで
き、パッケージの小型化にも寄与できる。
【００３７】本発明の第３の発明および第１１の発明に
よれば、絶縁基板の回路パターン内とケースの両方に認
識マークを設けたので、ケースに一体成形された電極ま
たは外部接続端子と絶縁基板の金属パターン間につい
て、ワイヤボンドの位置精度を向上できる。
よれば、絶縁基板の回路パターン内とケースの両方に認
識マークを設けたので、ケースに一体成形された電極ま
たは外部接続端子と絶縁基板の金属パターン間につい
て、ワイヤボンドの位置精度を向上できる。
【００３８】本発明の第４の発明によれば、基板上の直
線状に配置された各回路パターンは、各回路パターン上
の同じ位置に認識マークを有する。このように統一する
ことにより、ワイヤボンド装置でワイヤボンディングを
行う際に、認識マークの位置を個別に入力する必要がな
くなる。すなわち、認識マークの位置に関して絶縁基板
２を標準化することになり有効である。
線状に配置された各回路パターンは、各回路パターン上
の同じ位置に認識マークを有する。このように統一する
ことにより、ワイヤボンド装置でワイヤボンディングを
行う際に、認識マークの位置を個別に入力する必要がな
くなる。すなわち、認識マークの位置に関して絶縁基板
２を標準化することになり有効である。
【００３９】本発明の第５の発明によれば、ケースに
は、各回路パターンに対応する認識マークが複数設けら
れており、対応する各々については、各回路パターン
と、各認識マークの位置関係は同じである。これにより
ワイヤボンド装置を動作させるワイヤボンドプログラム
の設定が容易にできる。すなわち、１つの絶縁基板の位
置と１つの認識マークの位置とを設定すれば、残りの基
板と認識マークの設定も容易に行うことができる。よっ
てプログラム作成時間を短縮できる。
は、各回路パターンに対応する認識マークが複数設けら
れており、対応する各々については、各回路パターン
と、各認識マークの位置関係は同じである。これにより
ワイヤボンド装置を動作させるワイヤボンドプログラム
の設定が容易にできる。すなわち、１つの絶縁基板の位
置と１つの認識マークの位置とを設定すれば、残りの基
板と認識マークの設定も容易に行うことができる。よっ
てプログラム作成時間を短縮できる。
【００４０】本発明の第６の発明によれば、認識マーク
部分と、認識マークに隣接する部分との反射率を異なら
せることにより、認識マークの識別が容易にできる。
部分と、認識マークに隣接する部分との反射率を異なら
せることにより、認識マークの識別が容易にできる。
【００４１】本発明の第７の発明によれば、認識マーク
部分と、認識マークの周辺部分の面粗度を異ならせるこ
とにより、認識マークの識別が容易にできる。
部分と、認識マークの周辺部分の面粗度を異ならせるこ
とにより、認識マークの識別が容易にできる。
【００４２】本発明の第８の発明によれば、１つの該基
板上には、該基板の中心に対して非対称の位置に複数の
認識マークが設けられている。これにより、複数の絶縁
基板が配設されている場合でもその配設されている方向
が識別でき、絶縁基板の配設組み立てミスを防止でき
る。
板上には、該基板の中心に対して非対称の位置に複数の
認識マークが設けられている。これにより、複数の絶縁
基板が配設されている場合でもその配設されている方向
が識別でき、絶縁基板の配設組み立てミスを防止でき
る。
【図１】 実施の形態におけるパワーモジュールの上断
面図である。
面図である。
【図２】 絶縁基板の図である。
【図３】 絶縁基板に空けられた穴としての認識マーク
を示す図である。
を示す図である。
【図４】 認識マークの底部の形状を示す図である。
【図５】 ワイヤボンド装置を示す概略図である。
２ 絶縁基板、 ３ 半導体チップ、 ４ 電極、 ５
ケース、 ６ ボンディングワイヤ、 ７ 回路パタ
ーン内のワイヤボンディング用認識マーク、８ ケース
上のワイヤボンディング用認識マーク、 ９ 回路パタ
ーン、 １０−１ 穴の周辺領域、 １０−２ 穴の底
部、 １１ 凸形状の穴の底部、 １００ パワーモジ
ュール
ケース、 ６ ボンディングワイヤ、 ７ 回路パタ
ーン内のワイヤボンディング用認識マーク、８ ケース
上のワイヤボンディング用認識マーク、 ９ 回路パタ
ーン、 １０−１ 穴の周辺領域、 １０−２ 穴の底
部、 １１ 凸形状の穴の底部、 １００ パワーモジ
ュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴迫 浩一 福岡県福岡市西区今宿東一丁目１番１号 福菱セミコンエンジニアリング株式会社内 Ｆターム(参考） 5F044 AA02 AA07 AA12 AA18 AA19 DD06 DD07 DD10 DD18
Claims (11)
- 【請求項１】 外部接続端子と、 基板と、 該基板上に設けられ、電力用半導体チップを有する回路
パターンであって、その内部に認識マークが形成された
回路パターンと、 回路パターン内の前記認識マークに基づいて設けられ
た、外部接続端子と電力用半導体チップ、および、外部
接続端子と回路パターンの少なくとも一方を接続するボ
ンディングワイヤとを備えたパワーモジュール。 - 【請求項２】 ケースに囲まれたパワーモジュールであ
って、該ケースには認識マークが設けられており、該ケ
ースは、 外部接続端子と、 基板と、 電力用半導体チップを有する、該基板上に設けられた回
路パターンと、 ケース上の前記認識マークに基づいて、外部接続端子と
電力用半導体チップ、および、外部接続端子と回路パタ
ーンの少なくとも一方を接続するボンディングワイヤ
と、 を備えたパワーモジュール。 - 【請求項３】 ケースに囲まれたパワーモジュールであ
って、該ケースには第１の認識マークが設けられてお
り、該ケースは、 外部接続端子と、 基板と、 該基板上に設けられ、電力用半導体チップおよび第２の
認識マークを有する回路パターンと、 ケース上の前記第１の認識マーク、および、回路パター
ン上の前記第２の認識マークに基づいて設けられた、外
部接続端子と電力用半導体チップ、および、外部接続端
子と回路パターンの少なくとも一方を接続するボンディ
ングワイヤとを備えたパワーモジュール。 - 【請求項４】 前記回路パターンは複数、かつ基板上に
直線状に配置されており、各回路パターンは、各回路パ
ターン上の同じ位置に、前記認識マークを有する、請求
項１に記載のパワーモジュール。 - 【請求項５】 前記回路パターンは複数存在し、 前記ケースには、各回路パターンに対応して認識マーク
が複数設けられており、 各回路パターンと、各認識マークの位置関係は同じであ
る、請求項２に記載のパワーモジュール。 - 【請求項６】 前記認識マーク部分と、前記認識マーク
に隣接する部分との反射率が異なる、請求項１〜５のい
ずれかに記載のパワーモジュール。 - 【請求項７】 前記認識マーク部分と、前記認識マーク
の周辺部分の面粗度が異なる、請求項１〜５のいずれか
に記載のパワーモジュール。 - 【請求項８】 １つの該基板上には、該基板の中心に対
して非対称の位置に、複数の認識マークが設けられてい
る、請求項１に記載のパワーモジュール。 - 【請求項９】 外部接続端子および基板を提供するステ
ップと、 該基板上に、電力用半導体チップと、その内部に認識マ
ークを有する回路パターンとを形成するステップと、 回路パターン内の前記認識マークに基づいて、外部接続
端子と電力用半導体チップ、および、外部接続端子と回
路パターンの少なくとも一方をボンディングワイヤで接
続するステップとからなるパワーモジュールの製造方
法。 - 【請求項１０】 認識マークが設けられたケースを提供
し、該ケース上に外部接続端子および基板を提供するス
テップと、 該基板上に、電力用半導体チップと、回路パターンとを
形成するステップと、 ケース上の前記認識マークに基づいて、外部接続端子と
電力用半導体チップ、および、外部接続端子と回路パタ
ーンの少なくとも一方をボンディングワイヤで接続する
ステップとからなるパワーモジュールの製造方法。 - 【請求項１１】 第１の認識マークが設けられたケース
を提供し、該ケース上に外部接続端子および基板を提供
するステップと、 該基板上に、電力用半導体チップと、その内部に第２の
認識マークを有する回路パターンとを形成するステップ
と、 ケース上の前記第１の認識マーク、および、回路パター
ン上の前記第２の認識マークに基づいて、外部接続端子
と電力用半導体チップ、および、外部接続端子と回路パ
ターンの少なくとも一方をボンディングワイヤで接続す
るステップとからなるパワーモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103345A JP4236826B2 (ja) | 2001-04-02 | 2001-04-02 | パワーモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103345A JP4236826B2 (ja) | 2001-04-02 | 2001-04-02 | パワーモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299551A true JP2002299551A (ja) | 2002-10-11 |
| JP4236826B2 JP4236826B2 (ja) | 2009-03-11 |
Family
ID=18956416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103345A Expired - Lifetime JP4236826B2 (ja) | 2001-04-02 | 2001-04-02 | パワーモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4236826B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474410A (zh) * | 2013-09-11 | 2013-12-25 | 杰群电子科技（东莞）有限公司 | 一种功率半导体封装件及其焊线方法 |
| WO2014080476A1 (ja) * | 2012-11-21 | 2014-05-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP2016086009A (ja) * | 2014-10-23 | 2016-05-19 | 株式会社ケーヒン | 電力変換装置 |
| CN111755390A (zh) * | 2019-03-28 | 2020-10-09 | 株式会社京滨 | 功率模块 |
| JP2022522494A (ja) * | 2019-04-26 | 2022-04-19 | 寧徳時代新能源科技股▲分▼有限公司 | 電池モジュール、二次電池及びその上蓋組立体 |
| US11610826B2 (en) | 2020-08-27 | 2023-03-21 | Fuji Electric Co., Ltd. | Semiconductor module |
-
2001
- 2001-04-02 JP JP2001103345A patent/JP4236826B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6040993B2 (ja) * | 2012-11-21 | 2016-12-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2014080476A1 (ja) * | 2012-11-21 | 2014-05-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| KR20150063162A (ko) | 2012-11-21 | 2015-06-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN104798193A (zh) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9257408B2 (en) | 2012-11-21 | 2016-02-09 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| KR101688350B1 (ko) * | 2012-11-21 | 2016-12-20 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN103474410A (zh) * | 2013-09-11 | 2013-12-25 | 杰群电子科技（东莞）有限公司 | 一种功率半导体封装件及其焊线方法 |
| CN103474410B (zh) * | 2013-09-11 | 2017-10-27 | 杰群电子科技（东莞）有限公司 | 一种功率半导体封装件及其焊线方法 |
| JP2016086009A (ja) * | 2014-10-23 | 2016-05-19 | 株式会社ケーヒン | 電力変換装置 |
| CN111755390A (zh) * | 2019-03-28 | 2020-10-09 | 株式会社京滨 | 功率模块 |
| JP2022522494A (ja) * | 2019-04-26 | 2022-04-19 | 寧徳時代新能源科技股▲分▼有限公司 | 電池モジュール、二次電池及びその上蓋組立体 |
| JP7239728B2 (ja) | 2019-04-26 | 2023-03-14 | 寧徳時代新能源科技股▲分▼有限公司 | 電池モジュール、二次電池及びその上蓋組立体 |
| US11610826B2 (en) | 2020-08-27 | 2023-03-21 | Fuji Electric Co., Ltd. | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4236826B2 (ja) | 2009-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
| KR100995961B1 (ko) | 플래시 메모리 카드 제조방법 | |
| JP4969113B2 (ja) | 回路装置の製造方法 | |
| JP4872683B2 (ja) | モールドパッケージの製造方法 | |
| US20120168919A1 (en) | Semiconductor package and method of fabricating the same | |
| JP2011023654A (ja) | パワーモジュール | |
| JP2002299551A (ja) | パワーモジュールおよびその製造方法 | |
| US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
| JP2007150045A (ja) | 半導体装置 | |
| US20080185737A1 (en) | Integrated circuit system with pre-configured bond wire ball | |
| JP4435050B2 (ja) | 半導体装置 | |
| JP4877779B2 (ja) | 発光ダイオード装置及びその製造方法 | |
| US20150171042A1 (en) | Sensor package and manufacturing method | |
| JP2007214186A (ja) | モールドパッケージおよびその製造方法 | |
| KR100196119B1 (ko) | 반도체장치 및 그 제조방법 및 전자 장치 | |
| JP4849802B2 (ja) | 半導体装置 | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4946959B2 (ja) | 半導体装置の製造方法 | |
| KR20060039613A (ko) | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지 및 그제조 방법 | |
| JP4965393B2 (ja) | 樹脂封止型半導体装置 | |
| JP4522802B2 (ja) | Ｉｃモジュール | |
| JP2006013555A (ja) | 半導体装置 | |
| JP2006310821A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2007234921A (ja) | モールドパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4236826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |