KR102377816B1 - 세라믹 회로 기판 및 그 제조 방법 - Google Patents

세라믹 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102377816B1
KR102377816B1 KR1020187031737A KR20187031737A KR102377816B1 KR 102377816 B1 KR102377816 B1 KR 102377816B1 KR 1020187031737 A KR1020187031737 A KR 1020187031737A KR 20187031737 A KR20187031737 A KR 20187031737A KR 102377816 B1 KR102377816 B1 KR 102377816B1
Authority
KR
South Korea
Prior art keywords
circuit board
ceramic
metal
resin
ceramic circuit
Prior art date
Application number
KR1020187031737A
Other languages
English (en)
Other versions
KR20190002503A (ko
Inventor
아키마사 유아사
고우지 니시무라
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20190002503A publication Critical patent/KR20190002503A/ko
Application granted granted Critical
Publication of KR102377816B1 publication Critical patent/KR102377816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 세라믹 회로 기판에 있어서, 생산성의 저하나 절연 수지의 위치 어긋남에 의한 부분 방전 특성의 악화나 절연 특성을 저하시키지 않고, 솔더 흐름이나 칩 어긋남을 방지하는 절연 수지와, 부분 방전이나 절연성의 저하를 방지하는 절연 수지가 도포된 파워 모듈용 세라믹 회로 기판을 얻는 것이다.
(해결 수단) 세라믹 회로 기판에 있어서, 솔더 흐름이나 칩 어긋남을 방지하는 절연 수지와, 부분 방전이나 절연성의 저하를 방지하는 절연 수지를 각각 금속 회로의 주면 상 및 금속 회로의 외주부 또는 금속 회로 사이에 도포함으로써, 파워 모듈용 세라믹 회로 기판이 얻어진다.

Description

세라믹 회로 기판 및 그 제조 방법
본 발명은, 특히 파워 반도체 모듈 등에 적용되는 세라믹 회로 기판, 및 그 제조 방법에 관한 것이다.
파워 모듈 등에 이용되는 회로용 기판으로서, 열전도율이나 비용, 안전성 등의 점에서, 알루미나, 베릴리아, 질화규소, 질화알루미늄 등의 세라믹 기판이 이용되고 있다. 이들 세라믹 기판은, 구리나 알루미늄 등의 금속 회로나 방열판을 접합함으로써 회로 기판으로서 사용된다. 이것들은 수지 기판이나 수지층을 절연재로 하는 금속 기판에 대해 높은 절연성이 안정적으로 얻어지는 점이 특장이다.
종래, 엘리베이터, 차량, 하이브리드 카 등과 같은 파워 모듈 용도에는, 반도체 탑재용 세라믹 기판의 주면에, 도전성을 갖는 금속 회로를 접합 브레이징재로 접합하고, 또한 금속 회로의 소정의 위치에 반도체 소자를 탑재한 세라믹 회로 기판이 사용되고 있다. 최근, 회로 기판의 소형화, 파워 모듈의 고출력화가 진행되는 가운데, 세라믹 기판 재료에는 방열 특성에 더하여, 높은 전기 절연성이 요구되고 있어, 열전도성과 절연 특성이 우수한 질화알루미늄 기판이나 질화규소 기판 등이 주목받고 있다.
상기 세라믹 회로 기판은, 반도체 칩으로서, Si 칩이나 SiC 칩을 솔더에 의해 접합하여 사용하지만, 솔더링시에 솔더 자체의 흐름이나 칩의 위치 어긋남을 방지하기 위해, 솔더 레지스트로서 절연 수지를 금속 회로의 주면에 도포하고 있다 (특허문헌 1).
또, 특히 전기 철도 등의 차량 용도에서는 세라믹 회로 기판을 고전압으로 사용하고 있고, 회로 단부, 접합부로부터의 부분 방전이나 마이그레이션에 의한 절연성의 열화를 방지하기 위해, 절연 수지를 도포하고 있다 (특허문헌 2).
그러나, 솔더 흐름을 방지하는 솔더 레지스트는, 일반적으로 금속 회로의 주면에 스크린 인쇄법으로 도포되는 경우가 많고, 세라믹 회로 기판의 레지스트 인쇄공정의 일부로서 실시된다. 또 부분 방전이나 마이그레이션을 방지하는 절연 수지의 도포는, 일반적으로 회로 기판 상에 반도체 소자를 실장하는 공정 중에서 디스펜서를 사용하여 도포된다. 이들 절연 수지를 도포하기 위해서는, 각각 별도의 공정이 필요하고, 생산성의 저하 및 절연 수지의 위치 어긋남에 의한 부분 방전 특성의 저하 및 절연 특성의 열화로 이어진다는 문제가 있었다.
일본 공개특허공보 평10-70212호 일본 공개특허공보 2002-76190호
본 발명의 목적은, 상기 과제를 감안하여, 세라믹 회로 기판에 있어서, 생산성의 저하나 절연 수지의 위치 어긋남에 의한 부분 방전 특성의 악화나 절연 특성을 저하시키지 않고, 솔더 흐름이나 칩 어긋남을 방지하는 절연 수지와, 부분 방전이나 절연성의 저하를 방지하는 절연 수지가 도포된 세라믹 회로 기판과 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하는 본 발명은, 하기로 구성된다.
(1) 금속 회로와 세라믹 기판이 접합되어 이루어지는 세라믹 회로 기판에 있어서, 금속 회로의 주면 상과, 금속 회로의 외주부 및/또는 금속 회로 사이에 절연 수지가 도포되어 있는 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판.
(2) 상기 세라믹 기판이, 질화알루미늄, 질화규소 또는 알루미나 기판이고, 상기 금속 회로가, 구리 및 알루미늄에서 선택된 1 종 이상의 금속으로 구성되어 있고, 또한 상기 절연 수지가 에폭시 수지, 폴리이미드 수지, 아크릴 수지 및 실리콘 수지에서 선택된 1 종 이상을 함유하는 수지를 사용하는 것을 특징으로 하는 (1) 의 파워 모듈용 세라믹 회로 기판.
(3) (1) 또는 (2) 에 기재된 파워 모듈용 세라믹 회로 기판의 제조 방법으로서, 절연 수지를, 금속 회로의 주면 상과, 금속 회로의 외주부 및/또는 금속 회로 사이에 동시에 도포하는 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판의 제조 방법.
(4) 상기 절연 수지의 도포 방법이 잉크젯 인쇄법 또는 탐포 인쇄법인 것을 특징으로 하는 (3) 의 파워 모듈용 세라믹 회로 기판의 제조 방법.
도 1 은, 실시예에 사용한 세라믹 회로 기판의 금속 회로 패턴 형상을 나타낸 설명도이다.
도 2 는, 도 1 에 나타낸 금속 회로에 절연 수지 (3) (솔더 레지스트 목적) 와 절연 수지 (4) (부분 방전 및 절연성 저하 방지 목적) 를 도포한 상태를 나타낸 설명도이다.
도 3 은, 도 2 의 A-A 방향에 따른 단면도이다.
이하, 파워 모듈용 세라믹 회로 기판의 여러 가지 실시형태를 설명하고, 이어서 세라믹 회로 기판의 제조 방법에 대해 설명하지만, 일 실시형태에 대해 기재한 특정한 설명이 다른 실시형태에 대해서도 적용되는 경우에는, 다른 실시형태에 있어서는 그 설명을 생략하였다.
[파워 모듈용 세라믹 회로 기판]
본 발명의 제 1 실시형태에 관련된 파워 모듈용 세라믹 회로 기판은, 금속 회로와 세라믹 기판이 접합되어 이루어지는 세라믹 회로 기판에 있어서, 금속 회로의 주면 상과, 금속 회로의 외주부 및/또는 금속 회로 사이에 절연 수지가 도포되어 있는 것을 특징으로 하는 파워 모듈에 사용하기 위한 세라믹 회로 기판이다.
절연 수지를 도포하는 금속 회로의 외주부 및/또는 금속 회로 사이는, 금속 회로와 세라믹 기판을 접합하는 브레이징재 부분 또는 브레이징재에 의해 접합된 세라믹 기판 주면, 금속 회로 주면의 외주 단부를 포함하는 것이다.
(금속 회로)
금속 회로의 재료로는, 전기 전도성 및 열전도율의 점에서, 구리, 알루미늄, 은, 금 등을 사용할 수 있지만, 가격면 및 그 후의 회로 형성 등의 관점에서 구리 또는 알루미늄이 사용된다. 본 실시형태에 있어서의 금속 회로에서는, 구리 또는 알루미늄, 혹은 구리와 알루미늄의 2 층 클래드재로 구성된 금속을 사용할 수 있다.
본 실시형태에 있어서의 금속 회로의 판두께는 특별히 한정되지 않지만, 0.10 ∼ 1.5 ㎜ 가 바람직하다. 판두께 0.10 ㎜ 이상으로 함으로써, 파워 모듈용의 회로 기판으로서 사용하는 경우에, 충분한 도전성을 확보할 수 있어, 금속 회로 부분의 발열 등의 문제가 억제되고, 판두께 1.5 ㎜ 이하로 함으로써, 금속 회로 자체의 열저항이 커져 회로 기판의 방열 특성이 저하되는 것이 억제된다.
(세라믹 기판)
본 실시형태에 있어서, 세라믹 기판으로는, 특별히 한정되는 것이 아니고, 질화규소, 질화알루미늄 등의 질화물계 세라믹, 산화알루미늄, 산화지르코늄 등의 산화물계 세라믹, 탄화규소 등의 탄화물계 세라믹, 붕화란탄 등의 붕화물계 세라믹 등을 사용할 수 있다. 파워 모듈에 사용하는 경우, 질화알루미늄, 질화규소 등의 비산화물계 세라믹이나 산화알루미늄 등의 산화물형 세라믹이 바람직하다.
세라믹 기판의 두께는 특별히 한정되지 않지만, 0.2 ㎜ 이상으로 함으로써 내구성이 얻어지고, 1.5 ㎜ 이하로 함으로써 열저항이 커지는 것을 억제할 수 있기 때문에 0.2 ∼ 1.5 ㎜ 가 바람직하다.
(절연 수지)
본 실시형태에 있어서의 절연 수지는, 절연성을 갖는 수지이면 특별히 한정되지 않지만, 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지에서 선택된 적어도 1 종류 이상을 주성분으로 하는 수지여도 된다.
본 실시형태에 있어서, 솔더 흐름이나 칩 어긋남을 방지하는 것을 목적으로 하는 절연 수지 (제 1 절연 수지) 와, 부분 방전이나 절연성의 저하를 방지하는 것을 목적으로 하는 절연 수지 (제 2 절연 수지) 가, 각각 금속 회로의 주면 상과, 금속 회로의 외주부 및/또는 금속 회로 사이에 도포되어 있다.
또, 제 1 절연 수지와 제 2 절연 수지는, 동일한 수지를 주성분으로 하는 것이어도 되고, 상이한 수지를 주성분으로 하는 것이어도 된다.
세라믹 회로 기판에 도포하는 절연 수지의 두께는 특별히 제약은 없지만, 5 ∼ 500 ㎛ 의 두께로 인쇄하는 것이 바람직하다.
[접합 방법]
세라믹 기판 상에 금속 회로 및 금속판을 접합하는 방법은, 브레이징재를 이용하는 활성 금속법 등이나 직접 세라믹 기판 상에 금속 회로판이나 금속판을 배치하여 불활성 분위기하에서 가열하는 직접 접합법이 있다. 예를 들어, 구리판과 세라믹 기판을 접합하는 경우, 무산소 구리판의 표면을 산화 처리한 것이나 터프 피치 구리판을 알루미나 등의 산화물계 세라믹 기판 상에 배치하여 불활성 가스 중에서 가열하면, 구리판과 세라믹 기판이 직접 접합하는 것이 알려져 있다. 본 실시형태에서는, 어느 경우에도 동일한 효과가 얻어진다.
또, 금속 회로판의 소정의 회로 패턴을 형성하는 방법으로서, 금속판을 접합한 후에 그 금속판의 표면에 회로 형상의 레지스트를 형성하여 에칭에 의해 패터닝을 실시하는 방법, 미리 회로 형상의 금속판을 프레스나 에칭에 의해 형성한 후에 세라믹 기판에 접합하는 방법 등이 있다. 패턴을 형성한 후에 필요에 따라 금속판에 Ni 도금이나 Ni 합금 도금, 금 도금, 은 도금, 녹 방지 처리를 실시해도 된다.
[파워 모듈용 세라믹 회로 기판의 제조 방법]
본 발명의 일 실시형태의 파워 모듈용 세라믹 회로 기판의 제조 방법은, 금속 회로와 세라믹 기판이 접합되어 이루어지는 세라믹 회로 기판에 있어서, 절연 수지를, 금속 회로의 주면 상과, 금속 회로의 외주부 또는 금속 회로 사이에 동시에 도포하는 것을 특징으로 한다. 여기에서의 동시에 도포한다는 것은, 금속 회로의 주면 상으로의 도포와 금속 회로의 외주부 또는 금속 회로 사이로의 도포를 일련의 공정 중에서 연속적 또는 동시에 실시하는 것을 의미한다.
또, 상기 절연 수지의 도포 방법은, 잉크젯 인쇄법 또는 탐포 인쇄법을 사용한 인쇄여도 된다. 특히 잉크젯 인쇄법은, 잉크 이외에는 회로 기판에 비접촉의 다이렉트 패터닝법으로, 인쇄 데이터를 입력함으로써, 높이가 상이한 인쇄면에도 양호한 위치 정밀도로, 효율적으로 인쇄할 수 있다. 또 인쇄폭이 좁은 금속 회로의 외주부나 금속 회로 사이, 혹은 세라믹 기판과 금속 회로 주면 사이의 단차 부분에도 바람직하게 인쇄할 수 있다. 탐포 인쇄법에 있어서도, 인쇄폭이 좁은 금속 회로의 외주부나 금속 회로 사이, 혹은 세라믹 기판과 금속 회로 주면 사이의 단차 부분에도 바람직하게 인쇄할 수 있다.
[인쇄 정밀도]
본 실시형태의 세라믹 회로 기판의 제조 방법에 있어서, 절연 수지는, 어긋남량이 0.4 ㎜ 이하, 바람직하게는 0.25 ㎜ 이하, 보다 바람직하게는 0.2 ㎜ 이하의 인쇄 정밀도로 세라믹 회로 기판에 도포된다.
[부분 방전 특성]
본 실시형태의 세라믹 회로 기판의 부분 방전 전하량은, 1.0 pC 이하, 바람직하게는 0.7 pC 이하, 보다 바람직하게는 0.5 pC 이하이다.
실시예
이하, 본 발명을 실시예 및 비교예를 들어 보다 구체적으로 설명하지만, 본 발명은 실시예 등의 내용에 전혀 한정되는 것은 아니다.
[실시예 1]
55 ㎜ × 48 ㎜ × 1.0 ㎜t 의 질화알루미늄 기판의 일 주면에 0.3 ㎜t 의 구리판으로 도 1 에 나타낸 패턴으로 30 ㎜ × 44 ㎜ 와 20.5 ㎜ × 44 ㎜ 를 0.50 ㎜ 의 패턴간 거리가 되도록 금속 회로를 배치하였다. 타방의 주면은, 52 ㎜ × 45 ㎜ × 0.3 ㎜t 구리판 (방열판) 을 접합하여 세라믹 회로 기판을 제작하였다. 그 세라믹 회로 기판에, 잉크젯 인쇄법 (장치명 닛폰 분카세이코 제조 잉크젯 인쇄기 (헤드 : 리코 제조 GEN5)) 으로 에폭시 수지를 주성분으로 하는 수지 (타이요 잉크 제조 (주) 제조 IJSR-4000) 를 도 2 에 나타낸 패턴으로 금속 회로 주면 상에는 회로 외주부로부터 내측 3.00 ㎜ 의 위치에 폭 3.00 ㎜ 로, 회로부의 외주부에는 폭 1.00 ㎜ 로, 금속 회로 사이에는 폭 0.50 ㎜ 로 동시에 도포하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 2]
구리판 대신에, 0.2 ㎜t 의 구리판과 0.2 ㎜t 의 알루미늄판이 확산 접합된 2 층 클래드재 (알루미늄판측이 질화알루미늄 기판에 접합) 를 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 3]
에폭시 수지를 주성분으로 하는 수지 대신에, 폴리이미드 수지를 주성분으로 하는 수지 (JNC (주) 제조 릭손 코트) 를 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 4]
에폭시 수지를 주성분으로 하는 수지 대신에, 아크릴 수지를 주성분으로 하는 수지 (고오 화학 공업 (주) 제조 PER400) 를 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 5]
0.3 ㎜t 의 구리판 대신에, 0.4 ㎜t 의 알루미늄판을 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 6]
에폭시 수지를 주성분으로 하는 수지 대신에, 폴리이미드 수지를 주성분으로 하는 수지 (JNC (주) 제조 릭손 코트) 를 사용한 것 이외에는, 실시예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 7]
에폭시 수지를 주성분으로 하는 수지 대신에, 아크릴 수지를 주성분으로 하는 수지 (고오 화학 공업 (주) 제조 PER400) 를 사용한 것 이외에는, 실시예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 8]
에폭시 수지를 주성분으로 하는 수지 대신에, 실리콘 수지를 주성분으로 하는 수지 (토레이·다우코닝 (주) 제조 WL-5351) 를 사용한 것 이외에는, 실시예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 9]
질화알루미늄 기판 대신에, 두께 0.635 ㎜ 의 질화규소 기판을 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 10]
에폭시 수지를 주성분으로 하는 수지 대신에, 폴리이미드 수지 (JNC (주) 제조 릭손 코트) 를 사용한 것 이외에는, 실시예 9 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 11]
에폭시 수지를 주성분으로 하는 수지 대신에, 아크릴 수지를 주성분으로 하는 수지 (고오 화학 공업 (주) 제조 PER400) 를 사용한 것 이외에는, 실시예 9 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 12]
0.3 ㎜t 의 구리판 대신에, 0.4 ㎜t 의 알루미늄판을 사용한 것 이외에는, 실시예 9 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 13]
에폭시 수지를 주성분으로 하는 수지 대신에, 폴리이미드 수지를 주성분으로 하는 수지 (JNC (주) 제조 릭손 코트) 를 사용한 것 이외에는, 실시예 12 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 14]
질화알루미늄 기판 대신에, 0.635 ㎜t 의 알루미나 기판을 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 15]
에폭시 수지를 주성분으로 하는 수지 (타이요 잉크 제조 (주) 제조 UVR-150G) 를 잉크젯 인쇄법 대신에, 탐포 인쇄법으로 회로면 상과 회로부의 외주부 및 금속 회로 사이에 동시에 도포한 것 이외에는, 실시예 1 과 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[실시예 16]
에폭시 수지를 주성분으로 하는 수지 대신에, 실리콘 수지를 주성분으로 하는 수지 (토레이·다우코닝 (주) 제조 WL-5351) 를 사용한 것 이외에는, 실시예 15 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[비교예 1]
실시예 1 과 동일하게 제작한 세라믹 회로 기판에 절연 수지를 도포하지 않은 상태에서 사용하였다.
[비교예 2]
실시예 5 와 동일하게 제작한 세라믹 회로 기판에 절연 수지를 도포하지 않은 상태에서 사용하였다.
[비교예 3]
실시예 9 와 동일하게 제작한 세라믹 회로 기판에 절연 수지를 도포하지 않은 상태에서 사용하였다.
[비교예 4]
실시예 14 와 동일하게 제작한 세라믹 회로 기판에 절연 수지를 도포하지 않은 상태에서 사용하였다.
[비교예 5]
실시예 1 에 기재한 금속 회로와 방열판을 배치한 세라믹 회로 기판에, 종래 공정과 동일하게, 금속 회로의 주면에 절연 수지를 도포하는 공정을 실시한 후에, 일단 떼어내고, 다시 설정하고 나서, 회로부의 외주부 및 금속 회로 사이에 절연 수지를 도포하는 공정으로 나눠, 에폭시 수지를 주성분으로 하는 수지 (타이요 잉크 제조 제조 IJSR-4000) 를 잉크젯 인쇄법으로 개별 도포하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[비교예 6]
에폭시 수지를 주성분으로 하는 수지 대신에, 폴리이미드 수지를 주성분으로 하는 수지 (JNC (주) 제조 릭손 코트) 를 사용한 것 이외에는, 비교예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[비교예 7]
에폭시 수지를 주성분으로 하는 수지 대신에, 아크릴 수지를 주성분으로 하는 수지 (고오 화학 공업 (주) 제조 PER400) 를 사용한 것 이외에는, 비교예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
[비교예 8]
에폭시 수지를 주성분으로 하는 수지 대신에, 실리콘 수지를 주성분으로 하는 수지 (토레이·다우코닝 (주) 제조 WL-5351) 를 사용한 것 이외에는, 비교예 5 와 동일하게 하여, 도 2 에 나타내는 세라믹 회로 기판을 얻었다.
실시예 1 ∼ 16 및 비교예 1 ∼ 8 에서 제작한 세라믹 회로 기판의 부분 방전 특성 및 절연 특성은 하기 방법으로 평가하였다. 그것들의 결과를 표 1 에 나타낸다.
＜인쇄 정밀도＞
얻어진 세라믹 회로 기판 30 장에 있어서, 도 2 에 나타내는 B 부에 있어서의 절연 수지 (솔더 레지스트) (3) 및 절연 수지 (절연 열화·방전 방지) (4) 사이의 기정 거리 3.00 ㎜ 로부터의 어긋남량을 광학 현미경 (배율 30 배) 으로 측정하여, 인쇄 정밀도 (어긋남량) 로 하였다.
＜부분 방전 특성의 평가＞
얻어진 세라믹 회로 기판을 절연유 중에서, 승압 속도 0.3 ㎸/s 로 10 ㎸ 까지 승압시키고, 그 후 0.5 ㎸/s 속도로 8 ㎸ 까지 강압시켜, 10 초간 8 ㎸ 를 유지하고, 그 때의 부분 방전 전하량을 Mess-&Prufsysteme GmbH 사 제조 부분 방전 측정기 (TTP15) 로 측정하였다.
＜절연 특성의 평가＞
세라믹 회로 기판 30 장을 85 ℃, 93 ％Rh, 전압 1.0 ㎸ 로 500 시간 인가하면서 절연 저항을 측정하고, 절연 저항값이 1 × 106 Ω 이하가 되는 기판의 장 수를 절연 열화 기판으로 하였다.
Figure 112018108094487-pct00001
이상으로부터, 본 실시예의 세라믹 기판은, 금속 회로 주면에 절연 수지가 도포되어 있는 것으로부터 솔더 흐름이나 칩 어긋남을 방지할 수 있음과 함께, 절연 수지가 금속 회로의 외주부 또는 금속 회로 사이에 도포되어 있음으로써, 전압 인가시의 부분 방전 개시 전압의 저하나 브레이징재 성분의 마이그레이션에 의한 절연 저항의 저하가 방지되었다. 또, 절연 수지를 동시에 인쇄함으로써, 생산성을 저하시키지 않고, 인쇄 정밀도가 양호해지고, 부분 방전 특성 및 절연성이 향상되었다.
산업상 이용가능성
본 발명에 의하면, 금속 회로와 세라믹 기판을 접합한 회로 기판에, 솔더 흐름이나 칩 어긋남을 방지하는 절연 수지와, 금속 회로의 외주부 또는 금속 회로 사이에 부분 방전이나 절연성의 저하를 방지하는 절연 수지를 도포함으로써, 전압 인가시의 부분 방전 개시 전압의 저하나 브레이징재 성분의 마이그레이션에 의한 절연 저항의 저하가 방지된 세라믹 회로 기판을 얻을 수 있다.
1 : 세라믹 기판
2 : 금속 회로
3 : 절연 수지 (솔더 레지스트)
4 : 절연 수지 (절연 열화·방전 방지)

Claims (4)

  1. 금속 회로와, 세라믹 기판과, 제 1 절연 수지를 포함하는 둑부(weir part)와, 제 2 절연 수지를 포함하는 절연부를 포함하는 세라믹 회로 기판으로서,
    상기 금속 회로와 상기 세라믹 기판이 접합되어 있고,
    상기 둑부가, 상기 금속 회로의 주면 상에, 상기 금속 회로의 가장자리를 따라 띠 모양으로 형성되고,
    상기 절연부가, 상기 금속 회로의 외주부 및/또는 상기 금속 회로 사이에 형성되고,
    또한, 상기 둑부와 상기 절연부가, 서로 접촉하지 않도록 독립하여 설치되어 있는 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판.
  2. 제 1 항에 있어서,
    상기 세라믹 기판이, 질화알루미늄, 질화규소 또는 알루미나 기판이고, 상기 금속 회로가, 구리 및 알루미늄에서 선택된 1 종 이상의 금속으로 구성되어 있고, 또한 상기 제 1 및 제 2 절연 수지가 에폭시 수지, 폴리이미드 수지, 아크릴 수지 및 실리콘 수지에서 선택된 1 종 이상을 함유하는 수지를 사용하는 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판.
  3. 제 1 항 또는 제 2 항에 기재된 파워 모듈용 세라믹 회로 기판의 제조 방법으로서, 상기 제 1 및 제 2 절연 수지를, 금속 회로의 주면 상과, 금속 회로의 외주부 및/또는 금속 회로 사이에 동시에 도포하는 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 절연 수지의 도포 방법이 잉크젯 인쇄법 또는 탐포 인쇄법인 것을 특징으로 하는 파워 모듈용 세라믹 회로 기판의 제조 방법.
KR1020187031737A 2016-04-28 2017-04-25 세라믹 회로 기판 및 그 제조 방법 KR102377816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-090858 2016-04-28
JP2016090858 2016-04-28
PCT/JP2017/016425 WO2017188273A1 (ja) 2016-04-28 2017-04-25 セラミック回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190002503A KR20190002503A (ko) 2019-01-08
KR102377816B1 true KR102377816B1 (ko) 2022-03-22

Family

ID=60159683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031737A KR102377816B1 (ko) 2016-04-28 2017-04-25 세라믹 회로 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10796925B2 (ko)
EP (1) EP3451373B1 (ko)
JP (1) JP6995743B2 (ko)
KR (1) KR102377816B1 (ko)
CN (1) CN109075136B (ko)
TW (1) TWI722179B (ko)
WO (1) WO2017188273A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809945B2 (ja) * 2017-03-17 2021-01-06 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
DE102018104532B4 (de) * 2018-02-28 2023-06-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
US20220223546A1 (en) * 2019-06-19 2022-07-14 Mitsubishi Electric Corporation Semiconductor device and power converter
CN114375495A (zh) 2019-09-20 2022-04-19 电化株式会社 电路基板及具备其的模块
TWI724792B (zh) * 2020-02-17 2021-04-11 江文忠 活性金屬釺焊基板及其阻焊法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653643A (ja) * 1992-08-03 1994-02-25 Seiko Epson Corp ソルダーレジストの印刷構造
JP2897100B2 (ja) * 1993-09-30 1999-05-31 株式会社村田製作所 電子部品の半田流れ止め膜形成方法
JPH07263845A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント配線板の製造方法及びその製造装置
JPH1070212A (ja) * 1996-08-28 1998-03-10 Dowa Mining Co Ltd パワーモジュール用基板
CA2255441C (en) 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP2001185664A (ja) * 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002076190A (ja) 2000-08-24 2002-03-15 Toshiba Corp 回路基板、半導体装置及びこれらの製造方法
JP2004087927A (ja) * 2002-08-28 2004-03-18 Kyocera Corp セラミック回路基板
JP2004193174A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI304234B (en) * 2005-03-04 2008-12-11 Int Rectifier Corp Semiconductor package fabrication
JP4439432B2 (ja) * 2005-05-30 2010-03-24 株式会社東芝 セラミックス回路基板製造方法
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
WO2012070261A1 (ja) 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8716870B2 (en) 2011-12-16 2014-05-06 General Electric Company Direct write interconnections and method of manufacturing thereof
CN104798194B (zh) 2013-01-11 2017-07-18 三菱电机株式会社 半导体器件
KR101569156B1 (ko) * 2014-01-14 2015-11-13 메이코 일렉트로닉스 컴파니 리미티드 프린트 배선 기판
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US20160141275A1 (en) * 2014-11-19 2016-05-19 Littelfuse, Inc. Semiconductor power module using discrete semiconductor components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201810549A (zh) 2018-03-16
US10796925B2 (en) 2020-10-06
JP6995743B2 (ja) 2022-01-17
CN109075136A (zh) 2018-12-21
EP3451373A1 (en) 2019-03-06
US20190115228A1 (en) 2019-04-18
TWI722179B (zh) 2021-03-21
EP3451373B1 (en) 2022-03-16
CN109075136B (zh) 2022-08-02
EP3451373A4 (en) 2019-10-30
KR20190002503A (ko) 2019-01-08
JPWO2017188273A1 (ja) 2019-02-28
WO2017188273A1 (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
KR102377816B1 (ko) 세라믹 회로 기판 및 그 제조 방법
EP3306655B1 (en) Substrate for power modules, substrate assembly for power modules, and method for producing substrate for power modules
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
JP2012531728A (ja) 電子装置
US20100112372A1 (en) Component having a ceramic base the surface of which is metalized
US11430727B2 (en) Ceramic circuit substrate
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
JP2007266224A (ja) パワーモジュール
US20150366075A1 (en) Multi-level metalization on a ceramic substrate
JP2003318330A (ja) セラミック回路基板
JP4721929B2 (ja) 多層回路基板および電子部品モジュール
JP2014154571A (ja) パワーモジュール用基板
JPH10200219A (ja) 回路基板
US20210305062A1 (en) Method for forming a semiconductor substrate arrangement
WO2024095813A1 (ja) 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法
JP7426833B2 (ja) シート体の製造方法
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JPH03118161A (ja) 高熱伝導性金属ベースを有する厚膜基板
JP2006192468A (ja) アルミニウム−セラミックス接合基板およびその製造方法
KR101843252B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP4731771B2 (ja) 回路基板の製造方法
JP2009158530A (ja) パワーモジュール用基板の製造方法
JP2013021115A (ja) セラミック回路基板およびそれを用いた電子装置
JP2014067821A (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant