JP6995743B2 - セラミック回路基板及びその製造方法 - Google Patents

セラミック回路基板及びその製造方法 Download PDF

Info

Publication number
JP6995743B2
JP6995743B2 JP2018514636A JP2018514636A JP6995743B2 JP 6995743 B2 JP6995743 B2 JP 6995743B2 JP 2018514636 A JP2018514636 A JP 2018514636A JP 2018514636 A JP2018514636 A JP 2018514636A JP 6995743 B2 JP6995743 B2 JP 6995743B2
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
resin
metal
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018514636A
Other languages
English (en)
Other versions
JPWO2017188273A1 (ja
Inventor
晃正 湯浅
浩二 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Publication of JPWO2017188273A1 publication Critical patent/JPWO2017188273A1/ja
Application granted granted Critical
Publication of JP6995743B2 publication Critical patent/JP6995743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、特にパワー半導体モジュール等に適用されるセラミック回路基板、及びその製造方法に関する。
パワーモジュール等に利用される回路用基板として、熱伝導率やコスト、安全性等の点から、アルミナ、ベリリア、窒化珪素、窒化アルミニウム等のセラミック基板が利用されている。これらのセラミック基板は、銅やアルミニウム等の金属回路や放熱板を接合することで回路基板として用いられる。これらは、樹脂基板や樹脂層を絶縁材とする金属基板に対して高い絶縁性が安定して得られる点が特長である。
従来、エレベーター、車両、ハイブリッドカー等といったパワーモジュール用途には、半導体搭載用セラミック基板の主面に、導電性を有する金属回路を接合ろう材で接合し、更に金属回路の所定の位置に半導体素子を搭載したセラミック回路基板が用いられている。近年、回路基板の小型化、パワーモジュールの高出力化が進む中、セラミック基板材料には放熱特性に加えて、高い電気絶縁性が要求されており、熱伝導性と絶縁特性に優れた窒化アルミニウム基板や窒化珪素基板などが注目されている。
上記セラミック回路基板は、半導体チップとして、ＳｉチップやＳｉＣチップを半田により接合して使用するが、半田付け時に半田自体の流れやチップの位置ずれを防止すために、半田レジストとして絶縁樹脂を金属回路の主面に塗布している（特許文献１）。
また、特に電気鉄道等の車両用途ではセラミック回路基板を高電圧で使用しており、回路端部、接合部からの部分放電やマイグレーションによる絶縁性の劣化を防止するために、絶縁樹脂を塗布している（特許文献２）。
しかし、半田流れを防止する半田レジストは、一般的に金属回路の主面にスクリーン印刷法にて塗布されることが多く、セラミック回路基板のレジスト印刷工程の一部として行われる。また部分放電やマイグレーションを防止する絶縁樹脂の塗布は、一般的に回路基板上に半導体素子を実装する工程の中でディスペンサーを用いて塗布される。これらの絶縁樹脂を塗布するためには、それぞれ別の工程が必要であり、生産性の低下及び絶縁樹脂の位置ずれによる部分放電特性の低下及び絶縁特性の劣化に繋がるという問題があった。
特開平１０－７０２１２号公報 特開２００２－７６１９０号公報
本発明の目的は、上記課題に鑑み、セラミック回路基板において、生産性の低下や絶縁樹脂の位置ずれによる部分放電特性の悪化や絶縁特性の低下をさせることなく、半田流れやチップずれを防止する絶縁樹脂と、部分放電や絶縁性の低下を防止する絶縁樹脂とが塗布されたセラミック回路基板とその製造方法を提供するものである。
上記課題を解決する本発明は、下記より構成される。
（１）金属回路とセラミック基板が接合されてなるセラミック回路基板において、金属回路の主面上と、金属回路の外周部および／または金属回路間とに絶縁樹脂が塗布されていることを特徴とするパワーモジュール用セラミック回路基板。
（２）上記セラミック基板が、窒化アルミニウム、窒化珪素またはアルミナ基板であり、上記金属回路が、銅及びアルミニウムから選ばれた１種以上の金属から構成されており、且つ上記絶縁樹脂がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂及びシリコーン樹脂から選ばれた１種以上を含有する樹脂を用いることを特徴とする（１）のパワーモジュール用セラミック回路基板。
（３）（１）又は（２）に記載のパワーモジュール用セラミック回路基板の製造方法であって、絶縁樹脂を、金属回路の主面上と、金属回路の外周部および／または金属回路間とに同時に塗布することを特徴とするパワーモジュール用セラミック回路基板の製造方法。
（４）上記絶縁樹脂の塗布方法がインクジェット印刷法またはタンポ印刷法であることを特徴とする（３）のパワーモジュール用セラミック回路基板の製造方法。
図１は、実施例に用いたセラミック回路基板の金属回路パターン形状を示した説明図である。 図２は、図１に示した金属回路に絶縁樹脂３（半田レジスト目的）と絶縁樹脂４（部分放電及び絶縁性低下防止目的）を塗布した状態を示した説明図である。 図３は、図２のＡ－Ａ方向に沿った断面図である。
以下、パワーモジュール用セラミック回路基板の種々の実施形態を説明し、ついでセラミック回路基板の製造方法について説明するが、一実施形態について記載した特定の説明が他の実施形態についても当てはまる場合には、他の実施形態においてはその説明を省略している。
［パワーモジュール用セラミック回路基板］
本発明の第一実施形態に係るパワーモジュール用セラミック回路基板は、金属回路とセラミック基板が接合されてなるセラミック回路基板において、金属回路の主面上と、金属回路の外周部および／または金属回路間とに絶縁樹脂が塗布されていることを特徴とするパワーモジュールに用いるためのセラミック回路基板である。
絶縁樹脂を塗布する金属回路の外周部および／または金属回路間とは、金属回路とセラミック基板を接合するろう材部分またはろう材により接合されたセラミック基板主面、金属回路主面の外周端部を含むものである。
（金属回路）
金属回路の材料としては、電気伝導性および熱伝導率の点から、銅、アルミニウム、銀、金等を使用することができるが、価格面およびその後の回路形成等の観点から銅又はアルミニウムが用いられる。本実施形態における金属回路では、銅またはアルミニウム、或いは銅とアルミニウムの２層クラッド材により構成された金属を用いることができる。
本実施形態における金属回路の板厚は特に限定されないが、０．１０～１．５ｍｍが好ましい。板厚０．１０ｍｍ以上とすることで、パワーモジュール用の回路基板として用いる場合に、十分な導電性を確保することができ、金属回路部分の発熱等の問題が抑制され、板厚１．５ｍｍ以下とすることで、金属回路自体の熱抵抗が大きくなって回路基板の放熱特性が低下することが抑制される。
（セラミック基板）
本実施形態において、セラミック基板としては、特に限定されるものではなく、窒化ケイ素、窒化アルミニウムなどの窒化物系セラミック、酸化アルミニウム、酸化ジルコニウムなどの酸化物系セラミック、炭化ケイ素等の炭化物系セラミック、ほう化ランタン等のほう化物系セラミック等を使用できる。パワーモジュールに用いる場合、窒化アルミニウム、窒化ケイ素等の非酸化物系セラミックや酸化アルミニウム等の酸化物型セラミックが好ましい。
セラミック基板の厚みは特に限定されないが、０．２ｍｍ以上とすることで耐久性が得られ、１．５ｍｍ以下とすることで熱抵抗が大きくなるのを抑制できるため、０．２～１．５ｍｍが好ましい。
（絶縁樹脂）
本実施形態における絶縁樹脂は、絶縁性を有する樹脂であれば特に限定されないが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂から選ばれた少なくとも１種類以上を主成分とする樹脂であってもよい。
本実施形態において、半田流れやチップずれを防止することを目的とする絶縁樹脂（第一の絶縁樹脂）と、部分放電や絶縁性の低下を防止することを目的とする絶縁樹脂（第二の絶縁樹脂）とが、それぞれ金属回路の主面上と、金属回路の外周部および／または金属回路間とに塗布されている。
また、第一の絶縁樹脂と第二の絶縁樹脂は、同一の樹脂を主成分とするものであってもよく、異なる樹脂を主成分とするものであってもよい。
セラミック回路基板に塗布する絶縁樹脂の厚みは特に制約はないが、５～５００μｍの厚みで印刷することが好ましい。
［接合方法］
セラミック基板上に金属回路および金属板を接合する方法は、ろう材を利用する活性金属法などや直接セラミック基板上に金属回路板や金属板を配置して不活性雰囲気下で加熱する直接接合法がある。例えば、銅板とセラミック基板を接合する場合、無酸素銅板の表面を酸化処理したものやタフピッチ銅板をアルミナなどの酸化物系セラミック基板上に配置して不活性ガス中で加熱すると、銅板とセラミック基板が直接接合することが知られている。本実施形態では、どちらの場合でも同様の効果が得られる。
また、金属回路板の所定の回路パターンを形成する方法として、金属板を接合した後にその金属板の表面に回路形状のレジストを形成してエッチングによりパターンニングを行う方法、予め回路形状の金属板をプレスやエッチングにより形成した後にセラミック基板に接合する方法などがある。パターンを形成した後に必要に応じて金属板にＮｉめっきやＮｉ合金めっき、金めっき、銀めっき、防錆処理を施してもよい。
［パワーモジュール用セラミック回路基板の製造方法］
本発明の一実施形態のパワーモジュール用セラミック回路基板の製造方法は、金属回路とセラミック基板が接合されてなるセラミック回路基板において、絶縁樹脂を、金属回路の主面上と、金属回路の外周部または金属回路間とに同時に塗布することを特徴とする。ここでの同時に塗布するとは、金属回路の主面上への塗布と金属回路の外周部または金属回路間への塗布を一連の工程の中で連続的または同時に行うことを意味する。
また、上記絶縁樹脂の塗布方法は、インクジェット印刷法またはタンポ印刷法を用いた印刷であってもよい。特にインクジェット印刷法は、インク以外は回路基板に非接触のダイレクトパターニング法であり、印刷データを入力することで、高さの異なる印刷面にも位置精度良く、効率的に印刷することができる。また印刷幅の狭い金属回路の外周部や金属回路間、或いはセラミック基板と金属回路主面の間の段差部分にも好適に印刷することができる。タンポ印刷法においても、印刷幅の狭い金属回路の外周部や金属回路間、或いはセラミック基板と金属回路主面の間の段差部分にも好適に印刷することができる。
［印刷精度］
本実施形態のセラミック回路基板の製造方法において、絶縁樹脂は、ずれ量が０．４ｍｍ以下、好ましくは０．２５ｍｍ以下、より好ましくは０．２ｍｍ以下の印刷精度でセラミック回路基板に塗布される。
［部分放電特性］
本実施形態のセラミック回路基板の部分放電電荷量は、１．０ｐＣ以下、好ましくは０．７ｐＣ以下、より好ましくは０．５ｐＣ以下である。
以下、本発明を実施例及び比較例を挙げてより具体的に説明するが、本発明は実施例等の内容に何ら限定されるものではない。
［実施例１］
５５ｍｍ×４８ｍｍ×１．０ｍｍｔの窒化アルミニウム基板の一主面に０．３ｍｍｔの銅板で図１に示したパターンで３０ｍｍ×４４ｍｍと２０．５ｍｍ×４４ｍｍを０．５０ｍｍのパターン間距離になるよう金属回路を配置した。他方の主面は、５２ｍｍ×４５ｍｍ×０．３ｍｍｔ銅板（放熱板）を接合してセラミック回路基板を作製した。該セラミック回路基板に、インクジェット印刷法（装置名 日本文化精工製インクジェット印刷機（ヘッド：リコー製ＧＥＮ５））でエポキシ樹脂を主成分とする樹脂（太陽インキ製造（株）製ＩＪＳＲ－４０００）を図２に示したパターンで金属回路主面上には回路外周部から内側３．００ｍｍの位置に幅３．００ｍｍで、回路部の外周部には幅１．００ｍｍで、金属回路間には幅０．５０ｍｍで同時に塗布して、図２に示すセラミック回路基板を得た。
［実施例２］
銅板の代わりに、０．２ｍｍｔの銅板と０．２ｍｍｔのアルミニウム板が拡散接合された２層クラッド材（アルミニウム板側が窒化アルミニウム基板に接合）を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例３］
エポキシ樹脂を主成分とする樹脂の代わりに、ポリイミド樹脂を主成分とする樹脂（ＪＮＣ（株）製リクソンコート）を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例４］
エポキシ樹脂を主成分とする樹脂の代わりに、アクリル樹脂を主成分とする樹脂（互応化学工業（株）製ＰＥＲ４００）を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例５］
０．３ｍｍｔの銅板の代わりに、０．４ｍｍｔのアルミニウム板を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例６］
エポキシ樹脂を主成分とする樹脂の代わりに、ポリイミド樹脂を主成分とする樹脂（ＪＮＣ（株）製リクソンコート）を用いた以外は、実施例５と同様にして、図２に示すセラミック回路基板を得た。
［実施例７］
エポキシ樹脂を主成分とする樹脂の代わりに、アクリル樹脂を主成分とする樹脂（互応化学工業（株）製ＰＥＲ４００）を用いた以外は、実施例５と同様にして、図２に示すセラミック回路基板を得た。
［実施例８］
エポキシ樹脂を主成分とする樹脂の代わりに、シリコーン樹脂を主成分とする樹脂（東レ・ダウコーニング（株）製ＷＬ-５３５１）を用いた以外は、実施例５と同様にして、図２に示すセラミック回路基板を得た。
［実施例９］
窒化アルミニウム基板の代わりに、厚み０．６３５ｍｍの窒化珪素基板を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例１０］
エポキシ樹脂を主成分とする樹脂の代わりに、ポリイミド樹脂（ＪＮＣ（株）製リクソンコート）を用いた以外は、実施例９と同様にして、図２に示すセラミック回路基板を得た。
［実施例１１］
エポキシ樹脂を主成分とする樹脂の代わりに、アクリル樹脂を主成分とする樹脂（互応化学工業（株）製ＰＥＲ４００）を用いた以外は、実施例９と同様にして、図２に示すセラミック回路基板を得た。
［実施例１２］
０．３ｍｍｔの銅板の代わりに、０．４ｍｍｔのアルミニウム板を用いた以外は、実施例９と同様にして、図２に示すセラミック回路基板を得た。
［実施例１３］
エポキシ樹脂を主成分とする樹脂の代わりに、ポリイミド樹脂を主成分とする樹脂（ＪＮＣ（株）製リクソンコート）を用いた以外は、実施例１２と同様にして、図２に示すセラミック回路基板を得た。
［実施例１４］
窒化アルミニウム基板の代わりに、０．６３５ｍｍｔのアルミナ基板を用いた以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例１５］
エポキシ樹脂を主成分とする樹脂（太陽インキ製造（株）製ＵＶＲ－１５０Ｇ）をインクジェット印刷法の代わりに、タンポ印刷法で回路面上と回路部の外周部及び金属回路間に同時に塗布した以外は、実施例１と同様にして、図２に示すセラミック回路基板を得た。
［実施例１６］
エポキシ樹脂を主成分とする樹脂の代わりに、シリコーン樹脂を主成分とする樹脂（東レ・ダウコーニング（株）製ＷＬ-５３５１）を用いた以外は、実施例１５と同様にして、図２に示すセラミック回路基板を得た。
［比較例１］
実施例１と同様に作製したセラミック回路基板に絶縁樹脂を塗布しない状態で使用した。
［比較例２］
実施例５と同様に作製したセラミック回路基板に絶縁樹脂を塗布しない状態で使用した。
［比較例３］
実施例９と同様に作製したセラミック回路基板に絶縁樹脂を塗布しない状態で使用した。
［比較例４］
実施例１４と同様に作製したセラミック回路基板に絶縁樹脂を塗布しない状態で使用した。
［比較例５］
実施例１に記載した金属回路と放熱板を配置したセラミック回路基板に、従来工程同様に、金属回路の主面に絶縁樹脂を塗布する工程を行った後に、一旦取り外し、再度設定してから、回路部の外周部及び金属回路間に絶縁樹脂を塗布する工程に分けて、エポキシ樹脂を主成分とする樹脂（太陽インキ製造製ＩＪＳＲ－４０００）をインクジェット印刷法で個別塗布して、図２に示すセラミック回路基板を得た。
［比較例６］
エポキシ樹脂を主成分とする樹脂の代わりに、ポリイミド樹脂を主成分とする樹脂（ＪＮＣ（株）製リクソンコート）を用いた以外は、比較例５と同様にして、図２に示すセラミック回路基板を得た。
［比較例７］
エポキシ樹脂を主成分とする樹脂の代わりに、アクリル樹脂を主成分とする樹脂（互応化学工業（株）製ＰＥＲ４００）を用いた以外は、比較例５と同様にして、図２に示すセラミック回路基板を得た。
［比較例８］
エポキシ樹脂を主成分とする樹脂の代わりに、シリコーン樹脂を主成分とする樹脂（東レ・ダウコーニング（株）製ＷＬ-５３５１）を用いた以外は、比較例５と同様にして、図２に示すセラミック回路基板を得た。
実施例１～１６及び比較例１～８で作製したセラミック回路基板の部分放電特性及び絶縁特性は下記の方法にて評価した。それらの結果を表１に示す。
＜印刷精度＞
得られたセラミック回路基板３０枚において、図２に示すＢ部における絶縁樹脂（半田レジスト）（３）及び絶縁樹脂（絶縁劣化・放電防止）（４）間の既定距離３．００ｍｍからのずれ量を光学顕微鏡（倍率３０倍）で測定し、印刷精度（ずれ量）とした。
＜部分放電特性の評価＞
得られたセラミック回路基板を絶縁油中で、昇圧速度０．３ｋＶ／ｓで１０ｋＶまで昇圧し、その後０．５ｋＶ／ｓの速度で８ｋＶまで降圧させ、１０秒間８ｋＶを維持し、その時の部分放電電荷量をＭｅｓｓ-&Ｐｒuｆｓｙｓｔｅｍｅ ＧｍｂＨ社製部分放電測定機（ＴＴＰ１５）で測定した。
＜絶縁特性の評価＞
セラミック回路基板３０枚を８５℃、９３％Ｒｈ、電圧１．０ｋＶで５００時間印加しながら絶縁抵抗を測定し、絶縁抵抗値が１×１０６Ω以下となる基板の枚数を絶縁劣化基板とした。
Figure 0006995743000001
以上より、本実施例のセラミック基板は、金属回路主面に絶縁樹脂が塗布されていることから半田流れやチップずれを防止できるとともに、絶縁樹脂が金属回路の外周部または金属回路間に塗布されていることで、電圧印加時の部分放電開始電圧の低下やろう材成分のマイグレーションによる絶縁抵抗の低下が防止された。また、絶縁樹脂を同時に印刷することで、生産性を低下させることなく、印刷精度が良くなり、部分放電特性及び絶縁性が向上した。
本発明によれば、金属回路とセラミック基板を接合した回路基板に、半田流れやチップずれを防止する絶縁樹脂と、金属回路の外周部または金属回路間に部分放電や絶縁性の低下を防止する絶縁樹脂とを塗布することで、電圧印加時の部分放電開始電圧の低下やろう材成分のマイグレーションによる絶縁抵抗の低下が防止されたセラミック回路基板を得ることができる。
１ セラミック基板
２ 金属回路
３ 絶縁樹脂（半田レジスト）
４ 絶縁樹脂（絶縁劣化・放電防止）

Claims (4)

  1. 金属回路と、セラミック基板と、第一の絶縁樹脂を含む堰部と、第二の絶縁樹脂を含む絶縁部とを含むセラミック回路基板であって、
    前記金属回路と前記セラミック基板とが接合されており、
    前記堰部が、前記金属回路の主面上に、前記金属回路の縁に沿って帯状に形成され、
    前記絶縁部が、前記金属回路の外周部および／または前記金属回路間に形成され、
    かつ、前記堰部と前記絶縁部とが、互いに接触しないように独立して設けられていることを特徴とするパワーモジュール用セラミック回路基板。
  2. 上記セラミック基板が、窒化アルミニウム、窒化珪素またはアルミナ基板であり、上記金属回路が、銅及びアルミニウムから選ばれた１種以上の金属から構成されており、且つ上記第一及び第二の絶縁樹脂がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂及びシリコーン樹脂から選ばれた１種以上を含有する樹脂を用いることを特徴とする請求項１のパワーモジュール用セラミック回路基板。
  3. 請求項１又は２に記載のパワーモジュール用セラミック回路基板の製造方法であって、上記第一及び第二の絶縁樹脂を、金属回路の主面上と、金属回路の外周部および／または金属回路間とに同時に塗布することを特徴とするパワーモジュール用セラミック回路基板の製造方法。
  4. 上記第一及び第二の絶縁樹脂の塗布方法がインクジェット印刷法またはタンポ印刷法であることを特徴とする請求項３記載のパワーモジュール用セラミック回路基板の製造方法。
JP2018514636A 2016-04-28 2017-04-25 セラミック回路基板及びその製造方法 Active JP6995743B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016090858 2016-04-28
JP2016090858 2016-04-28
PCT/JP2017/016425 WO2017188273A1 (ja) 2016-04-28 2017-04-25 セラミック回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017188273A1 JPWO2017188273A1 (ja) 2019-02-28
JP6995743B2 true JP6995743B2 (ja) 2022-01-17

Family

ID=60159683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514636A Active JP6995743B2 (ja) 2016-04-28 2017-04-25 セラミック回路基板及びその製造方法

Country Status (7)

Country Link
US (1) US10796925B2 (ja)
EP (1) EP3451373B1 (ja)
JP (1) JP6995743B2 (ja)
KR (1) KR102377816B1 (ja)
CN (1) CN109075136B (ja)
TW (1) TWI722179B (ja)
WO (1) WO2017188273A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809945B2 (ja) * 2017-03-17 2021-01-06 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
DE102018104532B4 (de) * 2018-02-28 2023-06-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
WO2020255297A1 (ja) * 2019-06-19 2020-12-24 三菱電機株式会社 半導体装置及び電力変換装置
WO2021054316A1 (ja) * 2019-09-20 2021-03-25 デンカ株式会社 回路基板及びこれを備えるモジュール
TWI724792B (zh) * 2020-02-17 2021-04-11 江文忠 活性金屬釺焊基板及其阻焊法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080476A1 (ja) 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653643A (ja) * 1992-08-03 1994-02-25 Seiko Epson Corp ソルダーレジストの印刷構造
JP2897100B2 (ja) 1993-09-30 1999-05-31 株式会社村田製作所 電子部品の半田流れ止め膜形成方法
JPH07263845A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント配線板の製造方法及びその製造装置
JPH1070212A (ja) 1996-08-28 1998-03-10 Dowa Mining Co Ltd パワーモジュール用基板
CN1146988C (zh) 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP2001185664A (ja) 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002076190A (ja) 2000-08-24 2002-03-15 Toshiba Corp 回路基板、半導体装置及びこれらの製造方法
JP2004087927A (ja) * 2002-08-28 2004-03-18 Kyocera Corp セラミック回路基板
JP2004193174A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI304234B (en) * 2005-03-04 2008-12-11 Int Rectifier Corp Semiconductor package fabrication
JP4439432B2 (ja) * 2005-05-30 2010-03-24 株式会社東芝 セラミックス回路基板製造方法
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
JP5638623B2 (ja) 2010-11-25 2014-12-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8716870B2 (en) 2011-12-16 2014-05-06 General Electric Company Direct write interconnections and method of manufacturing thereof
WO2014109208A1 (ja) 2013-01-11 2014-07-17 三菱電機株式会社 半導体装置
KR101569156B1 (ko) * 2014-01-14 2015-11-13 메이코 일렉트로닉스 컴파니 리미티드 프린트 배선 기판
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US20160141275A1 (en) * 2014-11-19 2016-05-19 Littelfuse, Inc. Semiconductor power module using discrete semiconductor components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080476A1 (ja) 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201810549A (zh) 2018-03-16
EP3451373B1 (en) 2022-03-16
CN109075136B (zh) 2022-08-02
US10796925B2 (en) 2020-10-06
EP3451373A1 (en) 2019-03-06
US20190115228A1 (en) 2019-04-18
KR102377816B1 (ko) 2022-03-22
WO2017188273A1 (ja) 2017-11-02
EP3451373A4 (en) 2019-10-30
KR20190002503A (ko) 2019-01-08
TWI722179B (zh) 2021-03-21
JPWO2017188273A1 (ja) 2019-02-28
CN109075136A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP6995743B2 (ja) セラミック回路基板及びその製造方法
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JPWO2016190440A1 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
KR20200015519A (ko) 세라믹스 회로 기판
JP2010238753A (ja) 放熱用部材およびこれを用いたモジュール
JP2005235968A (ja) 接着性高熱伝導樹脂シートおよびそれを用いた電子機器装置
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP2015225948A (ja) パワーモジュール用基板
JP2007266224A (ja) パワーモジュール
JP2017065935A (ja) セラミックス回路基板
JP4669965B2 (ja) アルミニウム−セラミックス接合基板およびその製造方法
US20210305062A1 (en) Method for forming a semiconductor substrate arrangement
JP7478569B2 (ja) 配線基板、電子装置及び電子モジュール
WO2024095813A1 (ja) 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法
WO2021200801A1 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
JP5003347B2 (ja) 電子装置およびその製造方法
JP3774327B2 (ja) 配線基板
JP2006319313A (ja) 回路基板および電子部品モジュール
JP6578987B2 (ja) パワーモジュール用基板の製造方法
JP2016032032A (ja) 回路基板、および電子装置
JP2023045082A (ja) 金属－セラミックス接合基板およびその製造方法
JP2016046289A (ja) セラミックス回路基板
JP2004080063A (ja) 高信頼性半導体用基板
JP4731771B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6995743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150