JP5278371B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5278371B2
JP5278371B2 JP2010112867A JP2010112867A JP5278371B2 JP 5278371 B2 JP5278371 B2 JP 5278371B2 JP 2010112867 A JP2010112867 A JP 2010112867A JP 2010112867 A JP2010112867 A JP 2010112867A JP 5278371 B2 JP5278371 B2 JP 5278371B2
Authority
JP
Japan
Prior art keywords
metal base
semiconductor device
circuit board
manufacturing
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010112867A
Other languages
English (en)
Other versions
JP2010212723A (ja
Inventor
進 鳥羽
両角  朗
一生 降幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010112867A priority Critical patent/JP5278371B2/ja
Publication of JP2010212723A publication Critical patent/JP2010212723A/ja
Application granted granted Critical
Publication of JP5278371B2 publication Critical patent/JP5278371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、パワーモジュールなどの、回路基板の一方の面に半導体チップを、他方の面に半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置の製造方法に関する。
パワーモジュールなどの半導体装置の製造の際、半田付けにより金属ベース上へ複数の放熱絶縁基板の接合を行っている。その際、従来では、一般に市販されているソルダレジストを金属ベース上へ印刷し、乾燥させて半田流れを防止していた(例えば特許文献1参照)。また、ソルダレジストが使用できない組み立て環境下では、基板を位置決め治具などで固定して半田接合を行っていた。
一方で、半田流れを防止するために、レーザービームにより金属ベースへ酸化膜や凹みを形成する方法もあるが、半田の量が多くなると(厚さで0.05mm以上)ほとんど効果がない。
特開平6−244224号公報(段落番号〔0010〕)
しかし、従来のソルダレジストでは印刷用のスクリーンを製版製作することと、印刷から乾燥までの工程に費用及び時間がかかるという問題があった。
また、ソルダレジストは、一般にエポキシ樹脂などの有機物なので、半田耐熱がそれほど高くなく、例えば、水素ガス雰囲気中のフラックスレス半田付けの際に、ソルダレジストからのアウトガスの発生により半田付け性が阻害され、装置の汚染などの問題があり、使用が制限されていた。
本発明はこのような点に鑑みてなされたものであり、半田流れを防止するためのダム材の作成が容易であり、しかも信頼性の高い半導体装置の製造方法を提供することを目的とする。
上記問題を解決するために、回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、前記金属ベース上に、複数の前記回路基板を前記金属ベース上へ接合する際に用いる半田の流動を制限するように、溶射法を用いてダム部を形成することを特徴とする半導体装置の製造方法が提供される。
また、回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、前記金属ベース上に、複数の前記回路基板を前記金属ベース上へ接合する際に用いる半田の流動を制限するように、めっきによりダム部を形成することを特徴とする半導体装置の製造方法が提供される。
また、回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、前記金属ベース上に、複数の前記回路基板を接合する際に用いる半田の流動を制限するように、前記回路基板の前記金属ベース上への位置決めに用いるカーボン製の治具をダム部として装着したことを特徴とする半導体装置の製造方法が提供される。
開示の半導体装置の製造方法によれば、半田流れを防止するためのダム部を容易に作成でき、信頼性の高い半導体装置を製造できる。
本実施の形態の半導体装置の主要部の斜視図である。 ダム部のパターンを示す図である(その1)。 ダム部のパターンを示す図である(その2)。 金属ベースへカーボン治具を取り付けた状態を示す図である。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図1は、本実施の形態の半導体装置の主要部の斜視図である。
本実施の形態の半導体装置10は、回路基板11の一方の面に半導体チップ12を、他方の面にこの半導体チップ12で発生した熱を放熱させる金属ベース13を接合したものであり、複数の回路基板11を金属ベース13上へ接合する際に用いる半田14の流動を制限するダム材15を金属ベース13上に配置した構成となっている。
ここで、回路基板11は、セラミックス基板の表裏両面に直接接合法(Direct Bonding)や、活性金属接合法(Active Metal Bonding)などにより、導体パターンを接合して構成された放熱絶縁基板であり、以下、銅をセラミックス基板の表裏両面に接合した、DCB(Direct Copper Bonding)基板を用いるものとして説明する。
半導体チップ12は、例えば、IGBT(Insulated Gate Bipolar Transistor)などのパワーモジュール用の素子であり、図示しない半田により回路基板11に接合される。
金属ベース13は、搭載されている半導体チップ12で発生した熱を放熱させる機能を有するヒートシンクであり、例えば、Ni(ニッケル)がめっきされたCu(銅)が用いられる。
本実施の形態の特徴部であるダム材15は、金属ベース13上に、描画や、溶射法や、めっきによって所定のパターンのダム部として形成されている。
図2、3は、ダム部のパターンを示す図である。
図2(A)で示すダム部15aのパターンは一般的なものであり、それぞれの回路基板11の裏面の銅板外形11a(点線で図示している(以下の図も同様))を囲うようにダム部15aを形成するパターンである。図2(B)は、6つの回路基板11の銅板外形11aを囲うようにダム部15bを形成するパターンである。これは、半田量が少なく、回路基板11間での半田の流出が少ない場合に用いられる。
図3(A)で示すダム部15cのパターンは、それぞれの回路基板11の裏面の銅板外形11aと同寸法か、少し小さめに形成した例である。また、図3(B)で示すダム部15dのパターンは、それぞれの回路基板11の銅板外形11a間にのみに形成した例であり、図1に示したものと同じである。使用する半田の量が多い場合は、この図3(B)のように、パターンの幅を太くしたダム部15dを形成すると、効果的に半田の流出を防止できる。また、半田の流出があっても支障がない側はパターンを形成しないようにすれば、半田付け時にそちら側に半田が流れ、流出を防止したい側の半田の流出を効果的に防止できる。
以下、ダム材15の形成方法について説明する。
ダム材15に用いる材料は、半田耐熱性の高い無機材料を主成分とするものを用いる。具体的には、カーボンやセラミックスの微粒子を主成分とし、このような微粒子を揮発性のあるバインダーと混成したものを用いる。セラミックスを主成分としたダム材として、セラミックス製の部材の接合に用いるセラミックス接着剤を適用してもよい。セラミックス接着剤は、珪酸と硼酸を主成分とし1000℃以上に耐える。ただし、セラミックス接着剤の中で、有機バインダーが乾燥後に残らないものを用いる。これにより、水素還元雰囲気での半田付けに使用できる。セラミックス系の場合は、絶縁性がよいものを選び厚く塗布することで、ダム効果と電気的絶縁が更に高まる。これらの材料により、例えば、ディスペンサによる微小塗布技術を用い、金属ベース13上に所定のパターンのダム材15を描画して形成する。スクリーン印刷の手法を用いてもよい。これにより、数のまとまった量産品を、効率よくインライン自動化で製造することができ、半導体装置10の高品質・高信頼性・低価格・製作期間短縮が図れる。
また、ダム材15として、鉛筆の芯などの固形のカーボンを用いてもよい。鉛筆の芯はカーボンのほかに粘土が含まれるが、半田付けに問題はなく、半田をはじく効果のほうが大きい。鉛筆を用いた描画の際には、例えばテンプレートを重ねてパターンを描画する。このとき、カーボンをより多く金属ベース13に付着させるために、鉛筆の芯の硬さは2B〜6Bのものが望ましい。描画後は、エアーなどで不要な(表面に浮いている)ものを除去する。
パターン描画は、デジタルデータに基づいてディスペンサを用いて自動的に行うようにしてもよいが、特に鉛筆描画のような場合は、人手によって描画するようにしてもよい。これは、少量多品種の製品を製作するのに向いている。この場合でも、品質・信頼性・価格・製作期間短縮を十分満足する。
また、半田濡れ性の低い(半田が濡れない)金属またはセラミックスを主成分としたダム材15を、金属ベース13上に溶射してダム部を形成してもよい。溶射法は、コーティング材料を加熱により溶融もしくは軟化させ、微粒子状にして加速し被覆対象物表面に衝突させて、扁平に潰れた粒子を凝固・堆積させることにより皮膜を形成する方法である。溶射法には、常温溶射やプラズマ溶射法などがある。また、半田が濡れない金属の例として、Al(アルミニウム)、Mo(モリブデン)、W(タングステン)、Cr(クロム)などがある。溶射法はコストが高めとなるが、使える素材が多く、厚さを自由に設定でき、製品の用途にあった材質選定が可能である。
また、Crなどのダム材は、めっきにより所定のパターンのダム部を形成できる。めっきは厚さを0.01mm以下にできるので厚さの制限をしたい場合に用いる。また、金属ベース13のNiめっき工程につづいて所望のパターンでCrめっきを施しておけばよい。
このようなダム部を金属ベース13上に形成することで、半田の流動を制限でき、エポキシ樹脂などの有機物からなるソルダレジストとして用いた場合のように、半田付け時のアウトガスの発生させることがない。これにより、半田付け時において、半田付け性が阻害されることがなく、装置汚染も回避できる。
上記のように構成した半導体装置10に更に、基板位置決め用のカーボン治具と、カーボン材などの仕切り板を用いるとさらに効果的に半田の流出が防止できる。
図4は、金属ベースへカーボン治具を取り付けた状態を示す図である。
カーボン治具は、外枠16aと、内駒16bとから構成され、回路基板11、半導体チップ12、金属ベース13と、半田14(ここでは図示を省略している)の位置を固定する。また、仕切り板17を図1で示したダム部の上部に配置しており、半田量が多い時に半田流れを効果的に防止できる。仕切り板17は、半田接合部の近傍に配されるため、半田濡れ性の低い材料を選択する必要がある。半田濡れ性の低い材料にセラミックスがある。しかし、セラミックスは剛性がカーボンに比べて高いため、半田付け後の金属ベース13の収縮により、仕切り板17が回路基板11間に挟まれたとき回路基板11を破損してしまうことがあるので、仕切り板17はカーボン製とするのが好適である。ウェイト18は、回路基板11を押さえるためのものである。
図4のような構成のまま水素雰囲気中にて加熱半田付けを行うことによって各部(回路基板11と半導体チップ12及び金属ベース13)の接合を行う。これにより、効果的に半田の流出が防止でき、回路基板11同士の機械的破損の防止と電気的絶縁が図れる。
10 半導体装置
11 回路基板
12 半導体チップ
13 金属ベース
14 半田
15 ダム材

Claims (6)

  1. 回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、
    前記金属ベース上に、複数の前記回路基板を前記金属ベース上へ接合する際に用いる半田の流動を制限するように、溶射法を用いてダム部を形成し、
    内駒と外枠とを有するカーボン製の治具の、前記内駒によって前記半導体チップを前記回路基板上で位置決めし、前記外枠によって前記回路基板を前記金属ベース上で位置決めし、
    前記ダム部上に、
    記回路基板を、前記外枠内の所定の位置に拘束するカーボン製の仕切り板を配置したことを特徴とする半導体装置の製造方法。
  2. 前記ダム部は、半田濡れ性の低い金属のダム材を用いて形成することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記ダム部は、セラミックスのダム材を用いて形成することを特徴とする請求項1記載の半導体装置の製造方法。
  4. 回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、
    前記金属ベース上に、複数の前記回路基板を前記金属ベース上へ接合する際に用いる半田の流動を制限するように、めっきによりダム部を形成し、
    内駒と外枠とを有するカーボン製の治具の、前記内駒によって前記半導体チップを前記回路基板上で位置決めし、前記外枠によって前記回路基板を前記金属ベース上で位置決めし、
    前記ダム部上に、
    記回路基板を、前記外枠内の所定の位置に拘束するカーボン製の仕切り板を配置したことを特徴とする半導体装置の製造方法。
  5. 前記ダム部は、クロムをダム材として形成することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する半導体装置の製造方法において、
    内駒と外枠とを有するカーボン製の治具の、前記内駒によって前記半導体チップを前記回路基板上で位置決めし、前記外枠によって前記回路基板を前記金属ベース上で位置決めし、
    前記金属ベース上に、複数の前記回路基板を接合する際に用いる半田の流動を制限するように、前記回路基板を前記外枠内の所定の位置に拘束するカーボン製の仕切り板をダム部として配置したことを特徴とする半導体装置の製造方法。
JP2010112867A 2010-05-17 2010-05-17 半導体装置の製造方法 Active JP5278371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010112867A JP5278371B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112867A JP5278371B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005027164A Division JP4600065B2 (ja) 2005-02-03 2005-02-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010212723A JP2010212723A (ja) 2010-09-24
JP5278371B2 true JP5278371B2 (ja) 2013-09-04

Family

ID=42972508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112867A Active JP5278371B2 (ja) 2010-05-17 2010-05-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5278371B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017159335A (ja) * 2016-03-10 2017-09-14 株式会社デンソー 半導体装置及びその製造方法
KR102377816B1 (ko) * 2016-04-28 2022-03-22 덴카 주식회사 세라믹 회로 기판 및 그 제조 방법
CN113241325A (zh) 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215027A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd 金属ベースはんだ付部の構造
JPH0223694A (ja) * 1988-07-12 1990-01-25 Murata Mfg Co Ltd チップ部品の取付構造
JPH0722044Y2 (ja) * 1989-07-19 1995-05-17 富士通株式会社 半田接合構造
JPH05166431A (ja) * 1991-12-12 1993-07-02 Stanley Electric Co Ltd スイッチの製造方法
JP3086081B2 (ja) * 1992-08-20 2000-09-11 日本特殊陶業株式会社 配線基板とその製造方法
JPH06177290A (ja) * 1992-12-04 1994-06-24 Nippon Steel Corp 半導体装置
JPH06244224A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体装置の部品半田付け方法
JPH06310861A (ja) * 1993-04-21 1994-11-04 Oki Electric Ind Co Ltd セラミック多層基板におけるサーマルビアの形成方法
AT405591B (de) * 1997-10-03 1999-09-27 Schaffler & Co Heizelement und verfahren zu dessen herstellung
JP2000311905A (ja) * 1999-04-28 2000-11-07 Nippon Inter Electronics Corp 複合半導体装置の製造方法
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP3710742B2 (ja) * 2001-10-17 2005-10-26 株式会社日立製作所 絶縁被覆導線と導電部材の接続構造およびその接続方法
JP3937952B2 (ja) * 2002-07-15 2007-06-27 東陶機器株式会社 放熱回路基板とその作製方法
JP4600065B2 (ja) * 2005-02-03 2010-12-15 富士電機システムズ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010212723A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP4600065B2 (ja) 半導体装置及びその製造方法
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
US9887173B2 (en) Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer
WO2015064430A1 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2009043851A (ja) 半導体パッケージ
JP2006269966A (ja) 配線基板およびその製造方法
JP5278371B2 (ja) 半導体装置の製造方法
JP4407521B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
KR20140034781A (ko) Al 냉각체를 포함하는 세라믹 인쇄 회로 보드
JP3981090B2 (ja) 電子機器装置の製造方法
JP2010165807A (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
WO2016157478A1 (ja) 配線基板および電子装置
JP6312527B2 (ja) 放熱板を備えた電子部品の実装構造
JP2005236266A (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP6967063B2 (ja) パワー・デバイスのパッケージ構造
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JPH10242331A (ja) パワーモジュール用基板及びその製造法
JPH10242330A (ja) パワーモジュール用基板及びその製造法
JP2006216659A (ja) 絶縁回路基板およびパワーモジュール
JP2016046430A (ja) 回路基板、および電子装置
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP4457921B2 (ja) パワーモジュール用の絶縁回路基板およびパワーモジュール
JPH10256443A (ja) パワーモジュール用ヒートシンク体
JP2006192468A (ja) アルミニウム−セラミックス接合基板およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250