JP2005311209A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005311209A
JP2005311209A JP2004129108A JP2004129108A JP2005311209A JP 2005311209 A JP2005311209 A JP 2005311209A JP 2004129108 A JP2004129108 A JP 2004129108A JP 2004129108 A JP2004129108 A JP 2004129108A JP 2005311209 A JP2005311209 A JP 2005311209A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
electrodes
conductive adhesive
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004129108A
Other languages
English (en)
Inventor
Toshitaka Akaboshi
年隆 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004129108A priority Critical patent/JP2005311209A/ja
Publication of JP2005311209A publication Critical patent/JP2005311209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体素子を電極ピッチに関わらず短絡なく確実に半導体キャリア上にフリップチップ実装した半導体装置およびその製造方法を提供する。
【解決手段】複数の電極１を一側面に有した半導体素子３と、前記半導体素子３上の複数の電極１にそれぞれ対応する複数の電極５を上面に有した半導体キャリア４とが、互いの電極１，５どうし導電性接着剤６により接続され、前記半導体素子３と半導体キャリア４との間隙および前記半導体素子３の周辺端部が封止樹脂７で充填被覆された半導体装置において、複数組の前記電極１，５は、電極配列方向に沿って半導体素子３側と半導体キャリア４側とに交互にＡｕバンプ２ａ，２ｂが形成され、各Ａｕバンプ２ａ，２ｂ上に供給された導電性接着剤６により接続された構成とする。これにより、導電性接着剤６の濡れ拡がりに起因する隣接電極間の短絡を防止することができ、半導体素子３（および半導体キャリア４）の電極ピッチが狭くても十分量の導電性接着剤６を供給して、確実にフリップチップ接続することが可能である。
【選択図】 図１

Description

本発明は半導体素子をフリップチップ方式で搭載した半導体装置およびその製造方法に関するものである。
図３に従来の半導体装置の構成を示す。（ａ）は同半導体装置の平面図、（ｂ）は同半導体装置の断面図（（ａ）におけるＢ−Ｂ’断面）である。
表面の電極１にＡｕバンプ２が形成された半導体素子３が、表面側を下にしてフリップチップ方式で半導体キャリア４上に搭載されている。半導体キャリア４は、セラミックを絶縁基体とした多層回路基板の上面に、前記半導体素子３との導通をとるための複数の電極５が形成されていて、各電極５に対して半導体素子３のＡｕバンプ２が導電性接着剤６によって接続されている。半導体素子３と半導体キャリア４との隙間および半導体素子３の周辺端部は封止樹脂７によって封止されている。８は半導体キャリア４の下面に格子状に形成された外部電極端子である（たとえば特許文献１参照）。
特開平６−２２４２５９号公報
従来の半導体装置では、半導体素子３の全ての電極１にＡｕバンプ２を形成し、各Ａｕバンプ２上に導電性接着剤６を供給しているのであるが、このＡｕバンプ２上の導電性接着剤６が、半導体素子３を半導体キャリア４上にフリップチップ接続する際に半導体キャリア４側に濡れ拡がる。
そのため、近年のように半導体素子３の多機能化、微細化が進み、半導体素子３上の電極１のピッチ（および半導体キャリア４上の電極５のピッチ）が狭くなってくると、半導体キャリア４側に濡れ拡がる導電性接着剤６によって隣接電極間で短絡が生じ、電気的接続不具合が生じてしまう。短絡を防ぐために導電性接着剤６の濡れ拡がりを小さくしようとすると、導電性接着剤６の供給量が不十分となり、接続性を確保できなくなり、接続オープンが生じてしまう。
本発明は上記問題を解決するもので、半導体素子を電極ピッチに関わらず短絡なく確実に半導体キャリア上にフリップチップ実装した半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、複数の電極を一側面に有した半導体素子と前記半導体素子上の複数の電極にそれぞれ対応する複数の電極を上面に有した半導体キャリアとが、互いの電極どうし導電性接着剤により接続され、前記半導体素子と半導体キャリアとの間隙および前記半導体素子の周辺端部が樹脂で充填被覆された半導体装置において、複数組の前記電極は、電極配列方向に沿って半導体素子側と半導体キャリア側とに交互に金属バンプが形成され、各金属バンプ上に供給された導電性接着剤により接続されたことを特徴とする。
また本発明の半導体装置の製造方法は、半導体素子の一側面に配列された複数の電極の内、一つ置きの電極上に金属バンプを形成する工程と、半導体キャリアの上面に前記半導体素子上の複数の電極にそれぞれ対応して形成された複数の電極の内、前記半導体素子の金属バンプが形成されない電極に対応する電極上に金属バンプを形成する工程と、前記半導体素子および半導体キャリアの金属バンプ上に導電性接着剤を供給する工程と、前記半導体キャリア上に前記半導体素子をフリップチップ接合し、前記導電性接着剤を硬化させる工程と、前記半導体素子と半導体キャリアとの間に樹脂を注入して両者間の間隙および前記半導体素子の周辺端部を充填被覆し、前記樹脂を硬化させる工程とを有することを特徴とする。
上記した各構成によれば、金属バンプ上の導電性接着剤が対向電極の周囲まで濡れ拡がっても、その対向電極に隣接した電極の周囲に濡れ拡がりが発生することはなく、隣接電極間の短絡は生じにくい。したがって、電極ピッチが狭い場合も各金属バンプ上に十分量の導電性接着剤を供給して、電極どうし確実に接続することが可能である。
本発明の半導体装置およびその製造方法は、電極配列方向に沿って半導体素子側の電極上と半導体キャリア側の電極上とに交互に金属バンプを形成し、各金属バンプ上に導電性接着剤を供給して対向電極と接続するので、導電性接着剤の濡れ拡がりに起因する隣接電極間の短絡は生じにくく、半導体素子（および半導体キャリア）の電極ピッチが狭くても十分量の導電性接着剤を供給して、確実にフリップチップ接続することが可能である。よって、小型化、高信頼性化された半導体装置を安定かつ容易に提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は本発明の一実施形態における半導体装置の構成を示す（ａ）平面図、（ｂ）背面図、（ｃ）断面図（（ａ）のＡ−Ａ’断面）であり、図２は同半導体装置の製造方法を説明する工程断面図である。図中、先に図３を用いて説明した従来の半導体装置と同様の作用を有する部材に図３と同じ符号を付す。
半導体装置においては、表面周縁部の電極１にＡｕバンプ２が形成された半導体素子３が、表面側を下にしてフリップチップ方式で半導体キャリア４上に搭載されている。半導体キャリア４は、セラミックを絶縁基体とした多層回路基板の上面に、半導体素子３との導通をとるための複数の電極５が形成されていて、各電極５に対して半導体素子３のＡｕバンプ２が導電性接着剤６によって接続されている。半導体素子３と半導体キャリア４との隙間および半導体素子３の周辺端部は封止樹脂７によって封止されている。電極１，５はアルミニウムなどで形成されている。８は半導体キャリア４の下面に一定の間隔で格子状に形成された外部電極端子である。
この半導体装置が従来のものと相違するのは、複数組の電極１，５は、電極配列方向に沿って半導体素子３側の電極１上と半導体キャリア４側の電極５上とに交互にＡｕバンプ２（２ａ，２ｂ）が形成されていて、各Ａｕバンプ２上に供給された導電性接着剤６により接続されている点である。
以下、上記半導体装置の製造方法について説明する。
図２（ａ）に示すように、半導体素子３の表面周縁部に配列された複数の電極１の内、一つ置きの電極１上にＡｕバンプ（Ａｕ二段突起）２ａを形成する。
その際には、ワイヤーボンディング法（ボールボンディング法）を用いて、キャピラリー９のＡｕワイヤー１０の先端に形成したボールを電極１に熱圧接させることにより二段突起の下段部を形成し、さらにキャピラリー９を移動させて形成したループをもって二段突起の上段部を形成する。この状態ではＡｕバンプ２ａの高さは均一でなく、また頭頂部の平坦性にも欠けているので、上方から加圧することにより、高さの均一化ならびに頭頂部の平坦化、いわゆるレベリングを行っておく（後述する図２（ｄ）参照）。
同様にして、図２（ｂ）に示すように、半導体キャリア４の上面に前記半導体素子３上の複数の電極１にそれぞれ対応して形成された複数の電極５の内、Ａｕバンプ２ａが形成されない電極１に対応する一つ置きの電極５上にＡｕバンプ２ｂを形成する。これらＡｕバンプ２ｂもレベリングしておく。
次に、回転する円盤上にドクターブレード法を用いて導電性接着剤６を適当な厚みに塗布する。この際、導電性接着剤６は常に新鮮な表面を維持する目的にてスキージにて円盤上で攪拌される。
そして、Ａｕバンプ２ｂを設けた半導体キャリア４を導電性接着剤６に押し当ててから引き上げる方法、いわゆる転写法によって、図２（ｃ）に示すようにＡｕバンプ２ｂの上段部領域に導電性接着剤６を供給する。導電性接着剤６としては、信頼性、熱応力などを考慮して、例えばバインダーとしてのエポキシレジンと導体フィラーとしてのＡｇ−Ｐｄ合金とを含んだ接着剤を用いることができる。
同様にして、図２（ｄ）に示すように、半導体素子３のＡｕバンプ２ａの上に導電性接着剤６を適当な厚みにて供給する。
その後に、図２（ｅ）に示すように、導電性接着剤６が供給された半導体キャリア４を、反転ツール等を用いて、平坦性の確保された搭載用ステージ１１上に設置し、この半導体キャリア４上に半導体素子３を表面を下にしてフリップチップ接合する。
その際には、半導体素子３上の導電性接着剤６が供給されたＡｕバンプ２ａと、半導体キャリア４上の電極５とを位置精度よく対向させる。また、半導体キャリア４上の導電性接着剤６が供給されたＡｕバンプ２ｂと半導体素子３上の電極１とを位置精度よく対向させる。その後に導電性接着剤６を一定の温度で熱硬化させる。
次に、図２（ｆ）に示すように、半導体素子３と半導体キャリア４との間隙および半導体素子３の周辺端部を熱硬化性の封止樹脂７で充填被覆し、この封止樹脂７を一定の温度にて硬化させて樹脂モールドする。
その際には、半導体素子３，半導体キャリア４間の間隙に封止樹脂７を注入ノズルにより一方向から注入し、間隙が埋まった後に半導体素子３の周辺端部を封止する。封止樹脂７としては、たとえばエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム（ＡｌＮ）もしくは窒化珪素（ＳｉＣ）等をフィラーとして添加したものを用い、オーブン中で加熱することにより硬化させる。
そして最後に、半導体キャリア４の下面に一定の間隔で格子状に外部接続端子８を形成する。
以上のようにすることにより、フリップチップ接合の際に、半導体素子３のＡｕバンプ２ａ上に供給された導電性接着剤６が半導体キャリア４の電極５の周囲まで濡れ拡がっても、それに隣接した半導体キャリア４の電極５上にはＡｕバンプ２ｂが形成されていて、そのＡｕバンプ２ｂ上に供給された導電性接着剤６は半導体素子３上の電極１の周囲に濡れ拡がることになるので、隣接する電極５どうしや電極１どうしが導電性接着剤６によって短絡する不具合は発生しない。
したがって、半導体素子３（および半導体キャリア４）の電極ピッチが狭い場合も、各Ａｕバンプ２ａ，２ｂ上に十分量の導電性接着剤６を供給して確実に安定して接合することが可能である。よって、狭ピッチ化された半導体素子３を用いて、小型化、高信頼性化された半導体装置を安定かつ容易に製造することができる。
本発明の半導体装置およびその製造方法は、フリップチップ方式で接合させる積層型半導体装置及びその製造方法として有用である。
本発明の一実施形態における半導体装置の構成を示す平面図、背面図、および断面図 図１の半導体装置の製造方法を説明する工程断面図 従来の半導体装置の構成を示す平面図および断面図
符号の説明
１ 電極
2a,2b Ａｕバンプ
３ 半導体素子
４ 半導体キャリア
５ 電極
６ 導電性接着剤
７ 封止樹脂

Claims (2)

  1. 複数の電極を一側面に有した半導体素子と前記半導体素子上の複数の電極にそれぞれ対応する複数の電極を上面に有した半導体キャリアとが、互いの電極どうし導電性接着剤により接続され、前記半導体素子と半導体キャリアとの間隙および前記半導体素子の周辺端部が樹脂で充填被覆された半導体装置において、
    複数組の前記電極は、電極配列方向に沿って半導体素子側と半導体キャリア側とに交互に金属バンプが形成され、各金属バンプ上に供給された導電性接着剤により接続された半導体装置。
  2. 半導体素子の一側面に配列された複数の電極の内、一つ置きの電極上に金属バンプを形成する工程と、
    半導体キャリアの上面に前記半導体素子上の複数の電極にそれぞれ対応して形成された複数の電極の内、前記半導体素子の金属バンプが形成されない電極に対応する電極上に金属バンプを形成する工程と、
    前記半導体素子および半導体キャリアの金属バンプ上に導電性接着剤を供給する工程と、
    前記半導体キャリア上に前記半導体素子をフリップチップ接合し、前記導電性接着剤を硬化させる工程と、
    前記半導体素子と半導体キャリアとの間に樹脂を注入して両者間の間隙および前記半導体素子の周辺端部を充填被覆し、前記樹脂を硬化させる工程と
    を有する半導体装置の製造方法。
JP2004129108A 2004-04-26 2004-04-26 半導体装置およびその製造方法 Pending JP2005311209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004129108A JP2005311209A (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129108A JP2005311209A (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005311209A true JP2005311209A (ja) 2005-11-04

Family

ID=35439591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129108A Pending JP2005311209A (ja) 2004-04-26 2004-04-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005311209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285238A1 (en) * 2012-04-30 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285238A1 (en) * 2012-04-30 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US10879203B2 (en) 2012-04-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies

Similar Documents

Publication Publication Date Title
JP3819851B2 (ja) 半導体装置およびその製造方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JPH07302858A (ja) 半導体パッケージ
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2826049B2 (ja) 半導体装置およびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JP3307207B2 (ja) 半導体装置およびその製造方法
JP2005311209A (ja) 半導体装置およびその製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP4688443B2 (ja) 半導体装置の製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2001102409A (ja) 半導体装置およびその製造方法
JP2005150179A (ja) 半導体装置およびその製造方法
JP4331179B2 (ja) 半導体装置
JPH10209204A (ja) 半導体装置およびその製造方法
JPH07273244A (ja) 半導体パッケージ
US8703533B2 (en) Semiconductor package and method for manufacturing the same
JPH09181120A (ja) 半導体装置およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP3184491B2 (ja) 半導体装置およびその製造方法