JP3184491B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3184491B2 JP3184491B2 JP13797498A JP13797498A JP3184491B2 JP 3184491 B2 JP3184491 B2 JP 3184491B2 JP 13797498 A JP13797498 A JP 13797498A JP 13797498 A JP13797498 A JP 13797498A JP 3184491 B2 JP3184491 B2 JP 3184491B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- carrier
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置に関するものである。本発明の半導体装
置により、情報通信機器、事務用電子機器、家庭用電子
機器、測定装置、組み立てロボット等の産業用電子機
器、医療用電子機器、電子玩具等の小型化を容易にする
ものである。
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
した半導体装置に関するものである。本発明の半導体装
置により、情報通信機器、事務用電子機器、家庭用電子
機器、測定装置、組み立てロボット等の産業用電子機
器、医療用電子機器、電子玩具等の小型化を容易にする
ものである。
【０００２】
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。図１１はクワッドフラットパッ
ク（ＱＦＰ）と呼ばれる従来の半導体装置を示す断面図
である。図１１を参照しながら従来の半導体装置の構成
について説明する。従来の半導体装置としては、外部電
極端子が半導体パッケージの側面に設けられている半導
体装置を例として説明する。
参照しながら説明する。図１１はクワッドフラットパッ
ク（ＱＦＰ）と呼ばれる従来の半導体装置を示す断面図
である。図１１を参照しながら従来の半導体装置の構成
について説明する。従来の半導体装置としては、外部電
極端子が半導体パッケージの側面に設けられている半導
体装置を例として説明する。
【０００３】表面に電極（図示せず）を有した半導体素
子１が、セラミックなどを絶縁基体とした半導体パッケ
ージ２のくぼみ部３に搭載されている。半導体パッケー
ジ２の半導体素子１が搭載されているくぼみ部３の周辺
には、ワイヤボンドエリア４が形成されており、ワイヤ
ボンドエリア４には電極５が半導体素子１に形成されて
いる電極と対応して形成されている。そして、ワイヤボ
ンドエリア４の電極５と半導体素子１上に形成された電
極とがＡｕなどの細線６で接合されている。また、ワイ
ヤボンドエリア４の電極５と外部との導通のために、半
導体パッケージ２の側面には外部電極端子７が形成され
ている。そして、蓋体８が半導体素子１、ワイヤボンド
エリア４の電極５と半導体素子１上に形成された電極と
接合しているＡｕなどの細線６を保護する目的で取り付
けられている。
子１が、セラミックなどを絶縁基体とした半導体パッケ
ージ２のくぼみ部３に搭載されている。半導体パッケー
ジ２の半導体素子１が搭載されているくぼみ部３の周辺
には、ワイヤボンドエリア４が形成されており、ワイヤ
ボンドエリア４には電極５が半導体素子１に形成されて
いる電極と対応して形成されている。そして、ワイヤボ
ンドエリア４の電極５と半導体素子１上に形成された電
極とがＡｕなどの細線６で接合されている。また、ワイ
ヤボンドエリア４の電極５と外部との導通のために、半
導体パッケージ２の側面には外部電極端子７が形成され
ている。そして、蓋体８が半導体素子１、ワイヤボンド
エリア４の電極５と半導体素子１上に形成された電極と
接合しているＡｕなどの細線６を保護する目的で取り付
けられている。
【０００４】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図１２〜図１４は従来の
半導体装置の製造方法を示す断面図である。
図面を参照しながら説明する。図１２〜図１４は従来の
半導体装置の製造方法を示す断面図である。
【０００５】従来の半導体装置の製造方法は、ダイスボ
ンド工程と、ワイヤボンド工程と、封止工程とよりなる
ものである。
ンド工程と、ワイヤボンド工程と、封止工程とよりなる
ものである。
【０００６】まず図１２を参照して、ダイスボンド工程
について説明する。半導体素子１を、セラミックなどを
絶縁基体とした半導体パッケージ２のくぼみ部３に、導
電性接着剤により接着し搭載する。この工程はダイスボ
ンダーと呼ばれる装置で行なわれる。
について説明する。半導体素子１を、セラミックなどを
絶縁基体とした半導体パッケージ２のくぼみ部３に、導
電性接着剤により接着し搭載する。この工程はダイスボ
ンダーと呼ばれる装置で行なわれる。
【０００７】次に図１３を参照して、ワイヤボンド工程
について説明する。半導体パッケージ２に搭載した半導
体素子１の電極と、半導体パッケージ２に設けられてい
るワイヤボンドエリア４の電極５とを電気的接続を行な
うために、ＡｕまたはＡｌの細線６で接続する。この工
程はワイヤボンダーと呼ばれる装置で行なわれる。
について説明する。半導体パッケージ２に搭載した半導
体素子１の電極と、半導体パッケージ２に設けられてい
るワイヤボンドエリア４の電極５とを電気的接続を行な
うために、ＡｕまたはＡｌの細線６で接続する。この工
程はワイヤボンダーと呼ばれる装置で行なわれる。
【０００８】最後に図１４を参照して、封止工程につい
て説明する。ＡｕまたはＡｌの細線６で電極同士を接続
した後、細線６や半導体素子１の保護のために、蓋体８
により半導体パッケージ２のくぼみ部３を覆う形で封止
する。蓋体８は半導体パッケージ２に対して接着剤で取
り付け、封止する。
て説明する。ＡｕまたはＡｌの細線６で電極同士を接続
した後、細線６や半導体素子１の保護のために、蓋体８
により半導体パッケージ２のくぼみ部３を覆う形で封止
する。蓋体８は半導体パッケージ２に対して接着剤で取
り付け、封止する。
【０００９】また従来、半導体装置の半導体パッケージ
の種類は大きく二つに分けることができる。第１にセラ
ミックパッケージがある。セラミックパッケージはさら
に積層タイプのセラミックパッケージとガラス封止セラ
ミックパッケージとに大別される。積層タイプのセラミ
ックパッケージは、グリーンシートに、配線上必要な位
置に対して機械的な加工により微細な孔を設け、その孔
に導電性ペーストを充填し、さらに回路を印刷形成した
後積層を行ない、還元性雰囲気中において焼成すること
によりパッケージ本体を作る。ガラス封止タイプセラミ
ックパッケージはパッケージ本体の上面に低融点ガラス
を塗布し、リードフレームを取り付けた後、加熱炉内で
低融点ガラスを融解させることにより、パッケージ本体
とリードフレームとを接合し、さらに半導体素子が搭載
される中心部にはＡｕペースト等を塗布する。もっとも
一般的に用いられているのはプラスチックパッケージで
ある。このタイプのパッケージは、リードフレーム上に
半導体素子が搭載され、ワイヤーボンディング法にて電
気的接続がなされた後、金型の中空部分に保持し、エポ
キシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させ
た後に硬化させるものである。セラミックパッケージ、
プラスチックパッケージともに、半導体素子とパッケー
ジとの電気的接続にＡｕもしくはＡｌの微細線を用いる
ワイヤーボンディング法が主流である。このワイヤーボ
ンディング方法を用いた実装工法の場合、半導体素子が
取り付けられた周辺部にワイヤーを結線するための配線
領域を設ける必要があり、パッケージの小型化の阻害要
因となっていた。
の種類は大きく二つに分けることができる。第１にセラ
ミックパッケージがある。セラミックパッケージはさら
に積層タイプのセラミックパッケージとガラス封止セラ
ミックパッケージとに大別される。積層タイプのセラミ
ックパッケージは、グリーンシートに、配線上必要な位
置に対して機械的な加工により微細な孔を設け、その孔
に導電性ペーストを充填し、さらに回路を印刷形成した
後積層を行ない、還元性雰囲気中において焼成すること
によりパッケージ本体を作る。ガラス封止タイプセラミ
ックパッケージはパッケージ本体の上面に低融点ガラス
を塗布し、リードフレームを取り付けた後、加熱炉内で
低融点ガラスを融解させることにより、パッケージ本体
とリードフレームとを接合し、さらに半導体素子が搭載
される中心部にはＡｕペースト等を塗布する。もっとも
一般的に用いられているのはプラスチックパッケージで
ある。このタイプのパッケージは、リードフレーム上に
半導体素子が搭載され、ワイヤーボンディング法にて電
気的接続がなされた後、金型の中空部分に保持し、エポ
キシ樹脂等の熱硬化性樹脂を主体とした樹脂を流入させ
た後に硬化させるものである。セラミックパッケージ、
プラスチックパッケージともに、半導体素子とパッケー
ジとの電気的接続にＡｕもしくはＡｌの微細線を用いる
ワイヤーボンディング法が主流である。このワイヤーボ
ンディング方法を用いた実装工法の場合、半導体素子が
取り付けられた周辺部にワイヤーを結線するための配線
領域を設ける必要があり、パッケージの小型化の阻害要
因となっていた。
【００１０】また、半導体素子を直接回路基板に実装す
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、特開昭６２−１１８５４９号公報にも示された
ように、セラミックをそのパッケージの基板材料とした
場合、および特開昭６３−６５６５６号公報に示された
ように樹脂基材を基板材料とした場合とが検討されてい
る。従来検討されているフリップチップ実装タイプパッ
ケージの形状的特徴として、従来のワイヤーボンディン
グ方式のセラミックパッケージと同様、半導体素子が取
り付けられる部分が空洞になっているために、半導体素
子が取り付けられた後に半導体素子を保護する目的で、
金属もしくはセラミック等で作られた蓋体が、はんだ、
低融点ガラス、またはＡｕ−Ｓｎ合金を接合材料として
用いるか、もしくは抵抗圧接等の方法を用いるかして取
り付けられる。前記半導体パッケージは電子機器の小型
化、高性能化に伴い、外部電極の増大、半導体パッケー
ジ本体の小型化、薄型化が要求されている。また、半導
体素子より発生する熱のため、ヒートシンクを取り付け
て実装している。
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、特開昭６２−１１８５４９号公報にも示された
ように、セラミックをそのパッケージの基板材料とした
場合、および特開昭６３−６５６５６号公報に示された
ように樹脂基材を基板材料とした場合とが検討されてい
る。従来検討されているフリップチップ実装タイプパッ
ケージの形状的特徴として、従来のワイヤーボンディン
グ方式のセラミックパッケージと同様、半導体素子が取
り付けられる部分が空洞になっているために、半導体素
子が取り付けられた後に半導体素子を保護する目的で、
金属もしくはセラミック等で作られた蓋体が、はんだ、
低融点ガラス、またはＡｕ−Ｓｎ合金を接合材料として
用いるか、もしくは抵抗圧接等の方法を用いるかして取
り付けられる。前記半導体パッケージは電子機器の小型
化、高性能化に伴い、外部電極の増大、半導体パッケー
ジ本体の小型化、薄型化が要求されている。また、半導
体素子より発生する熱のため、ヒートシンクを取り付け
て実装している。
【００１１】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置では、半導体パッケージ２本体の配線層の
微細化、多層化ならびに外部電極端子７の取り付け部分
の多方向化、外部電極端子７の間隔の微細化に対応した
構造であるが、半導体素子１と半導体パッケージ２との
電気的接続方法として、一般的にワイヤーボンディング
法が用いられている。そのため、半導体素子１の周辺部
に細線６を配線するための電極５である内部電極端子を
形成する領域として、半導体素子１の周囲２．０ｍｍ以
上が、さらに蓋体８を取り付ける領域として、ワイヤボ
ンドエリア４の周囲２．０ｍｍ以上がそれぞれ必要とさ
れる。このため、半導体パッケージ２の面積を半導体素
子１の寸法と同等程度にすることは不可能であり、半導
体パッケージ本体の小型化、薄型化の要求を満たすこと
ができない。また、高密度に装置の回路基板に半導体素
子を搭載する目的で、半導体素子を半導体パッケージに
収納することなく直接回路基板に実装する方法において
は、半導体素子より発生する熱のためヒートシンクを取
り付けて実装しなければならないので、薄型化は実現で
きない。
の半導体装置では、半導体パッケージ２本体の配線層の
微細化、多層化ならびに外部電極端子７の取り付け部分
の多方向化、外部電極端子７の間隔の微細化に対応した
構造であるが、半導体素子１と半導体パッケージ２との
電気的接続方法として、一般的にワイヤーボンディング
法が用いられている。そのため、半導体素子１の周辺部
に細線６を配線するための電極５である内部電極端子を
形成する領域として、半導体素子１の周囲２．０ｍｍ以
上が、さらに蓋体８を取り付ける領域として、ワイヤボ
ンドエリア４の周囲２．０ｍｍ以上がそれぞれ必要とさ
れる。このため、半導体パッケージ２の面積を半導体素
子１の寸法と同等程度にすることは不可能であり、半導
体パッケージ本体の小型化、薄型化の要求を満たすこと
ができない。また、高密度に装置の回路基板に半導体素
子を搭載する目的で、半導体素子を半導体パッケージに
収納することなく直接回路基板に実装する方法において
は、半導体素子より発生する熱のためヒートシンクを取
り付けて実装しなければならないので、薄型化は実現で
きない。
【００１２】本発明は前記課題を解決するもので、半導
体素子の実装に必要な面積の小型化、薄型化ならびに半
導体パッケージの外部電極端子間隔の微細化を抑え、機
械的強度に問題のない外部電極形態を有し、ヒートシン
クなしでも正常動作を確保できる半導体装置を提供する
ことを目的としている。
体素子の実装に必要な面積の小型化、薄型化ならびに半
導体パッケージの外部電極端子間隔の微細化を抑え、機
械的強度に問題のない外部電極形態を有し、ヒートシン
クなしでも正常動作を確保できる半導体装置を提供する
ことを目的としている。
【００１３】
【課題を解決するための手段】前記課題を解決するため
本発明における半導体装置は、以下のような構成を有し
ている。すなわち、上面に複数の電極と底面に格子状に
配列された外部電極端子とを有した絶縁性基体からなる
半導体キャリアと、前記半導体キャリア上面の複数の電
極と導電性接着剤により複数の電極が接合された半導体
素子と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子の周辺端部を充填被覆している樹脂と
よりなる半導体装置において、前記半導体素子より前記
半導体キャリアが大きい条件で前記半導体素子と前記半
導体キャリアとが概ね同じ大きさを有し、前記半導体素
子と前記半導体キャリアとがバイメタル効果を得る薄さ
であり、かつ、前記半導体素子と前記半導体キャリアと
の熱膨張率が異なり、前記熱硬化性樹脂がエポキシ樹脂
からなり、前記半導体キャリア上面の複数の電極と導電
性接着剤により接合された半導体素子の複数の電極は、
各々の高さが均一なＡｕ二段突起電極を有し、前記Ａｕ
二段突起の頭頂部は平坦である半導体装置である。
本発明における半導体装置は、以下のような構成を有し
ている。すなわち、上面に複数の電極と底面に格子状に
配列された外部電極端子とを有した絶縁性基体からなる
半導体キャリアと、前記半導体キャリア上面の複数の電
極と導電性接着剤により複数の電極が接合された半導体
素子と、前記半導体素子と前記半導体キャリアとの間隔
と前記半導体素子の周辺端部を充填被覆している樹脂と
よりなる半導体装置において、前記半導体素子より前記
半導体キャリアが大きい条件で前記半導体素子と前記半
導体キャリアとが概ね同じ大きさを有し、前記半導体素
子と前記半導体キャリアとがバイメタル効果を得る薄さ
であり、かつ、前記半導体素子と前記半導体キャリアと
の熱膨張率が異なり、前記熱硬化性樹脂がエポキシ樹脂
からなり、前記半導体キャリア上面の複数の電極と導電
性接着剤により接合された半導体素子の複数の電極は、
各々の高さが均一なＡｕ二段突起電極を有し、前記Ａｕ
二段突起の頭頂部は平坦である半導体装置である。
【００１４】その製造方法においては、半導体素子上の
複数の電極上にＡｕ材料により下段部と、前記下段部上
に上段部を形成してＡｕ二段突起を形成し、前記上段部
を加圧して平坦化して、各々の高さが均一なＡｕ二段突
起電極を形成する工程と、基板上に形成された導電性接
着剤層に対して、前記半導体素子上のＡｕ二段突起電極
部を押し当て、そして引き上げて前記二段突起電極に導
電性接着剤を供給する工程と、前記半導体素子上の前記
導電性接着剤が供給された前記二段突起電極と、底面に
外部電極端子が一定の間隔で格子状に形成された絶縁性
基板からなる半導体キャリア上面の対応する電極とを接
合した後、前記導電性接着剤を熱硬化させる工程と、熱
硬化性樹脂としてエポキシ樹脂を前記半導体素子と前記
半導体キャリアとの間に形成された隙間と周辺部とに注
入し、硬化させ樹脂封止を行う工程とを有する半導体装
置の製造方法であって、前記半導体素子上の導電性接着
剤が形成された二段突起電極と半導体キャリア上面の電
極とを接合する場合の半導体素子と半導体キャリアと
は、前記半導体素子より前記半導体キャリアが大きい条
件で前記半導体素子と前記半導体キャリアとが概ね同じ
大きさを有し、前記半導体素子と前記半導体キャリアと
がバイメタル効果を得る薄さである半導体装置の製造方
法である。
複数の電極上にＡｕ材料により下段部と、前記下段部上
に上段部を形成してＡｕ二段突起を形成し、前記上段部
を加圧して平坦化して、各々の高さが均一なＡｕ二段突
起電極を形成する工程と、基板上に形成された導電性接
着剤層に対して、前記半導体素子上のＡｕ二段突起電極
部を押し当て、そして引き上げて前記二段突起電極に導
電性接着剤を供給する工程と、前記半導体素子上の前記
導電性接着剤が供給された前記二段突起電極と、底面に
外部電極端子が一定の間隔で格子状に形成された絶縁性
基板からなる半導体キャリア上面の対応する電極とを接
合した後、前記導電性接着剤を熱硬化させる工程と、熱
硬化性樹脂としてエポキシ樹脂を前記半導体素子と前記
半導体キャリアとの間に形成された隙間と周辺部とに注
入し、硬化させ樹脂封止を行う工程とを有する半導体装
置の製造方法であって、前記半導体素子上の導電性接着
剤が形成された二段突起電極と半導体キャリア上面の電
極とを接合する場合の半導体素子と半導体キャリアと
は、前記半導体素子より前記半導体キャリアが大きい条
件で前記半導体素子と前記半導体キャリアとが概ね同じ
大きさを有し、前記半導体素子と前記半導体キャリアと
がバイメタル効果を得る薄さである半導体装置の製造方
法である。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】前記構成により、本発明にかかる半導体装
置は、半導体素子を接続するためにこれまで必要不可欠
であったワイヤーボンディングエリアが不必要となり、
かつ半導体キャリアと半導体素子との間に熱硬化性樹脂
を浸透させ、熱硬化させることにより半導体素子の保護
ができ、蓋体を取り付ける必要性がないことより、蓋体
取り付け領域が削除できる。そして前記熱硬化性樹脂に
エポキシ系の樹脂に高熱伝導セラミックを添加した樹脂
を用いているので、熱膨張率が低減し、熱伝導率の向上
により、ヒートシンクなしで半導体装置の正常動作を確
保することができる。
置は、半導体素子を接続するためにこれまで必要不可欠
であったワイヤーボンディングエリアが不必要となり、
かつ半導体キャリアと半導体素子との間に熱硬化性樹脂
を浸透させ、熱硬化させることにより半導体素子の保護
ができ、蓋体を取り付ける必要性がないことより、蓋体
取り付け領域が削除できる。そして前記熱硬化性樹脂に
エポキシ系の樹脂に高熱伝導セラミックを添加した樹脂
を用いているので、熱膨張率が低減し、熱伝導率の向上
により、ヒートシンクなしで半導体装置の正常動作を確
保することができる。
【００３０】さらに、外部電極端子を取り付ける領域が
キャリア底面全体を利用し、かつ格子状電極の狭ピッチ
形成を可能とするはんだバンプ構造を用いることによ
り、半導体装置をきわめて小さくすることが容易とな
る。また、回路基板の取り付け電極をパッケージ本体領
域下に設ける構造であるため、有効的な面積の利用が可
能となる。
キャリア底面全体を利用し、かつ格子状電極の狭ピッチ
形成を可能とするはんだバンプ構造を用いることによ
り、半導体装置をきわめて小さくすることが容易とな
る。また、回路基板の取り付け電極をパッケージ本体領
域下に設ける構造であるため、有効的な面積の利用が可
能となる。
【００３１】また、封止樹脂の半導体キャリアとの接触
角度を６０度以下の角度で形成しているので、半導体素
子の裏面より半導体キャリアの電極に電気的接続の膜形
成が効果的に行なえることより、パワーＩＣトランジス
タ等のように裏面を電極として用いる場合や、ランダム
アクセスメモリーやマイクロコンピューターのように半
導体素子内で負電圧を作り基板電極等に接続する、いわ
ゆるバックバイアスを取ることが可能となり、半導体素
子をフェースダウン実装する場合において、半導体素子
の種類を考慮する必要がなくなる。また、半導体素子と
半導体キャリアとが概ね同じ大きさを有し、バイメタル
の原理によりバンプ部に印加されるせん断応力を解消で
きるとともに、導電性接着剤がバンプ部のまわりにのみ
形成されているので、接合の信頼性を得ることができ
る。
角度を６０度以下の角度で形成しているので、半導体素
子の裏面より半導体キャリアの電極に電気的接続の膜形
成が効果的に行なえることより、パワーＩＣトランジス
タ等のように裏面を電極として用いる場合や、ランダム
アクセスメモリーやマイクロコンピューターのように半
導体素子内で負電圧を作り基板電極等に接続する、いわ
ゆるバックバイアスを取ることが可能となり、半導体素
子をフェースダウン実装する場合において、半導体素子
の種類を考慮する必要がなくなる。また、半導体素子と
半導体キャリアとが概ね同じ大きさを有し、バイメタル
の原理によりバンプ部に印加されるせん断応力を解消で
きるとともに、導電性接着剤がバンプ部のまわりにのみ
形成されているので、接合の信頼性を得ることができ
る。
【００３２】
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００３３】まず第１の実施例について説明する。図１
は本実施例にかかる半導体装置の平面図である。図２は
本実施例にかかる半導体装置の底面図である。図３は本
実施例にかかる半導体装置の断面図であり、図１のＡ−
Ａ１線部分の断面を示している。
は本実施例にかかる半導体装置の平面図である。図２は
本実施例にかかる半導体装置の底面図である。図３は本
実施例にかかる半導体装置の断面図であり、図１のＡ−
Ａ１線部分の断面を示している。
【００３４】図１、図２および図３において、本実施例
にかかる半導体装置の構成について説明する。
にかかる半導体装置の構成について説明する。
【００３５】表面の電極（図示せず）に、Ａｕバンプ９
の形成された半導体素子１０が、その表面側を下にして
セラミックを絶縁基体とした多層回路基板である半導体
キャリア１１に接合されている。半導体キャリア１１の
上面には半導体素子１０との導通のための複数の電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが導電性接着剤１３で接合
されている。導電性接着剤１３はＡｕバンプ９にあらか
じめ供給されている。そして、接合された半導体素子１
０と半導体キャリア１１との間の隙間と、半導体素子１
０の端部とはエポキシ系の封止樹脂１４により充填被覆
されている。封止樹脂１４はエポキシ系樹脂にフィラー
として高熱伝導セラミックである窒化アルミニウム（Ａ
ｌＮ）、もしくは炭化珪素（ＳｉＣ）を添加した樹脂を
用いる。多層回路基板である半導体キャリア１１の底面
には、メタライズ金属層としてＡｇ−Ｐｄよりなる外部
電極端子１５が一定の間隔で格子状に形成されている。
Ａｇ−Ｐｄ以外にもＣｕ，Ａｕをメタライズ金属層とし
て用いてもよい。さらに電極材料の表面酸化防止を目的
としてＡｕめっき、半導体素子１０のＡｕバンプ９と半
導体キャリア１１との接合に用いる導電性接着剤１３に
はんだを用いる場合には、メタライズのはんだ食われを
防止する目的でＮｉめっきを行なう。メタライズ金属層
よりなる格子状に形成された外部電極端子１５の間隔は
０．８ｍｍ程度である。それを１．０ｍｍよりも大きく
すると小型化が実現できず、また０．６ｍｍ以下であれ
ば、配線基板にキャリアを搭載する際に高い精度が必要
になる。さらにバンプ高さを十分確保することが困難に
なることより、配線基板表面反り等の問題より安定した
接続を得ることが困難になる。
の形成された半導体素子１０が、その表面側を下にして
セラミックを絶縁基体とした多層回路基板である半導体
キャリア１１に接合されている。半導体キャリア１１の
上面には半導体素子１０との導通のための複数の電極１
２が形成されており、この電極１２と半導体素子１０上
に形成されたＡｕバンプ９とが導電性接着剤１３で接合
されている。導電性接着剤１３はＡｕバンプ９にあらか
じめ供給されている。そして、接合された半導体素子１
０と半導体キャリア１１との間の隙間と、半導体素子１
０の端部とはエポキシ系の封止樹脂１４により充填被覆
されている。封止樹脂１４はエポキシ系樹脂にフィラー
として高熱伝導セラミックである窒化アルミニウム（Ａ
ｌＮ）、もしくは炭化珪素（ＳｉＣ）を添加した樹脂を
用いる。多層回路基板である半導体キャリア１１の底面
には、メタライズ金属層としてＡｇ−Ｐｄよりなる外部
電極端子１５が一定の間隔で格子状に形成されている。
Ａｇ−Ｐｄ以外にもＣｕ，Ａｕをメタライズ金属層とし
て用いてもよい。さらに電極材料の表面酸化防止を目的
としてＡｕめっき、半導体素子１０のＡｕバンプ９と半
導体キャリア１１との接合に用いる導電性接着剤１３に
はんだを用いる場合には、メタライズのはんだ食われを
防止する目的でＮｉめっきを行なう。メタライズ金属層
よりなる格子状に形成された外部電極端子１５の間隔は
０．８ｍｍ程度である。それを１．０ｍｍよりも大きく
すると小型化が実現できず、また０．６ｍｍ以下であれ
ば、配線基板にキャリアを搭載する際に高い精度が必要
になる。さらにバンプ高さを十分確保することが困難に
なることより、配線基板表面反り等の問題より安定した
接続を得ることが困難になる。
【００３６】封止樹脂１４にエポキシ系の樹脂を使用す
る目的の第１は、半導体素子１０と半導体キャリア１１
との熱応力差に起因する熱応力を、Ａｕバンプ９および
導電性接着剤１３に集中させないようにするためであ
る。硬化後、弾性係数の大きいエポキシ系樹脂にて半導
体素子１０と半導体キャリア１１とを強固に固定するこ
とにより、温度変化による半導体キャリア１１および半
導体素子１０の変形量の違いにもとづく応力を、バイメ
タルの原理による曲げ変形に変換することにより、バン
プに印加されるせん断応力を解消するためである。第２
には、エポキシ系の樹脂はノボラック系などの他の樹脂
よりも水分の透過が少ないためである。第３には、エポ
キシ系の樹脂に対してフィラーとし一般的に用いられて
いるシリカ（ＳｉＯ2）ではなく、窒化アルミニウム
（ＡｌＮ）、高熱伝導性セラミックとして、炭化珪素
（ＳｉＣ）を添加することにより、熱膨張率、熱伝導率
のコントロールが可能となり、半導体装置の動作にとも
なう熱発生による温度上昇の防止と半導体装置に発生す
る応力を緩和することができるためである。
る目的の第１は、半導体素子１０と半導体キャリア１１
との熱応力差に起因する熱応力を、Ａｕバンプ９および
導電性接着剤１３に集中させないようにするためであ
る。硬化後、弾性係数の大きいエポキシ系樹脂にて半導
体素子１０と半導体キャリア１１とを強固に固定するこ
とにより、温度変化による半導体キャリア１１および半
導体素子１０の変形量の違いにもとづく応力を、バイメ
タルの原理による曲げ変形に変換することにより、バン
プに印加されるせん断応力を解消するためである。第２
には、エポキシ系の樹脂はノボラック系などの他の樹脂
よりも水分の透過が少ないためである。第３には、エポ
キシ系の樹脂に対してフィラーとし一般的に用いられて
いるシリカ（ＳｉＯ2）ではなく、窒化アルミニウム
（ＡｌＮ）、高熱伝導性セラミックとして、炭化珪素
（ＳｉＣ）を添加することにより、熱膨張率、熱伝導率
のコントロールが可能となり、半導体装置の動作にとも
なう熱発生による温度上昇の防止と半導体装置に発生す
る応力を緩和することができるためである。
【００３７】続いて第２の実施例について図面を参照し
ながら説明する。図４は第２の実施例に係る半導体装置
を示す断面図である。
ながら説明する。図４は第２の実施例に係る半導体装置
を示す断面図である。
【００３８】図４に示すように、基本構成は前記第１の
実施例と同様であるが、半導体素子１０裏面にＡｕのよ
うな導電性被膜１６が形成されている点と、封止樹脂１
４上に部分的に導電性膜１７が形成されている点が異な
る。この構成により、半導体素子１０の裏面に形成され
た導電性被膜１６と半導体キャリア１１上の電極１８と
が導電性膜１７により接続され、半導体素子１０内で負
電圧を作り、基板電極等に接続するいわゆるバックバイ
アスを取ることができる。
実施例と同様であるが、半導体素子１０裏面にＡｕのよ
うな導電性被膜１６が形成されている点と、封止樹脂１
４上に部分的に導電性膜１７が形成されている点が異な
る。この構成により、半導体素子１０の裏面に形成され
た導電性被膜１６と半導体キャリア１１上の電極１８と
が導電性膜１７により接続され、半導体素子１０内で負
電圧を作り、基板電極等に接続するいわゆるバックバイ
アスを取ることができる。
【００３９】次に第３の実施例としての半導体装置の製
造方法について図面を参照しながら説明する。図５は、
Ａｕバンプ形成工程を示す図である。図６〜図８は本実
施例にかかる半導体装置の製造方法を工程別に示した部
分断面図である。
造方法について図面を参照しながら説明する。図５は、
Ａｕバンプ形成工程を示す図である。図６〜図８は本実
施例にかかる半導体装置の製造方法を工程別に示した部
分断面図である。
【００４０】まず、図５に示すように、ワイヤーボンデ
ィング法（ボールボンディング法）を用いて、半導体素
子１０の電極１９上にＡｕバンプ９（Ａｕ二段突起）を
形成する。この方法は、Ａｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し、さらにキャピラリ２０を移動さ
せることにより形成したＡｕワイヤーループをもって、
二段突起の上段部を形成する。前記状態においては、Ａ
ｕ二段突起の高さは均一でなく、また頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化ならびに頭頂部の平坦化、いわゆるレベ
リングを行なう。
ィング法（ボールボンディング法）を用いて、半導体素
子１０の電極１９上にＡｕバンプ９（Ａｕ二段突起）を
形成する。この方法は、Ａｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し、さらにキャピラリ２０を移動さ
せることにより形成したＡｕワイヤーループをもって、
二段突起の上段部を形成する。前記状態においては、Ａ
ｕ二段突起の高さは均一でなく、また頭頂部の平坦性に
も欠けているために、Ａｕ二段突起を加圧することによ
り高さの均一化ならびに頭頂部の平坦化、いわゆるレベ
リングを行なう。
【００４１】次に回転する円盤上にドクターブレード法
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤１３を塗布する。この際、導電性接着
剤１３はつねに新鮮な表面を維持するためにスキージに
て円盤上で攪拌される。導電性接着剤１３にＡｕバンプ
９を設けた半導体素子１０を押し当てた後に引き上げる
方法、いわゆる転写法によって、図６に示すように、Ａ
ｕバンプ９に導電性接着剤１３を供給する。導電性接着
剤１３としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てＡｇ−Ｐｄ合金によりなる接着剤を用いている。
を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有
する導電性接着剤１３を塗布する。この際、導電性接着
剤１３はつねに新鮮な表面を維持するためにスキージに
て円盤上で攪拌される。導電性接着剤１３にＡｕバンプ
９を設けた半導体素子１０を押し当てた後に引き上げる
方法、いわゆる転写法によって、図６に示すように、Ａ
ｕバンプ９に導電性接着剤１３を供給する。導電性接着
剤１３としては、信頼性、熱応力などを考慮してたとえ
ばバインダーとしてエポキシレジン、導体フィラーとし
てＡｇ−Ｐｄ合金によりなる接着剤を用いている。
【００４２】次に図７に示すように、半導体素子１０の
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子１０上の導電性接着剤１３が供給
されたＡｕバンプ９と、底面に外部電極端子１５が一定
の間隔で格子状に形成されている半導体キャリア１１上
の電極１２とを位置精度よく合わせて接合した後、一定
の温度にて熱硬化させる。導電性接着剤１３として、た
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金よりなる導電性接着剤を用いた場
合、１００℃の温度で１時間、さらに１２０℃の温度で
２時間加熱することにより接合を完了する。
表面を下にして実装する方法であるフリップチップ方式
によって、半導体素子１０上の導電性接着剤１３が供給
されたＡｕバンプ９と、底面に外部電極端子１５が一定
の間隔で格子状に形成されている半導体キャリア１１上
の電極１２とを位置精度よく合わせて接合した後、一定
の温度にて熱硬化させる。導電性接着剤１３として、た
とえばバインダーとしてエポキシレジン、導体フィラー
としてＡｇ−Ｐｄ合金よりなる導電性接着剤を用いた場
合、１００℃の温度で１時間、さらに１２０℃の温度で
２時間加熱することにより接合を完了する。
【００４３】そして、最後に図８に示すように、エポキ
シ系の封止樹脂１４を半導体素子１０の周辺端部と、半
導体素子１０と半導体キャリア１１との間に形成された
隙間に注入し、一定の温度にて硬化させて樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂１４
を注入ノズルを用いて一方向から半導体素子１０と半導
体キャリア１１との間に形成された隙間に注入し、隙間
を埋めてから半導体素子１０の周辺端部を封止する。封
止樹脂１４としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム（ＡｌＮ）もしくは炭化珪素
（ＳｉＣ）等をフィラーとして添加したものを用いる。
半導体素子１０の周辺端部に供給する際に樹脂が十分半
導体素子１０の背面に到達し、さらに半導体キャリア１
１と封止樹脂１４との接触角度が６０°以下の小さな角
度となるようにする。封止樹脂１４の供給後、オーブン
中で加熱をすることにより封止樹脂１４を硬化させる。
シ系の封止樹脂１４を半導体素子１０の周辺端部と、半
導体素子１０と半導体キャリア１１との間に形成された
隙間に注入し、一定の温度にて硬化させて樹脂モールド
する。この樹脂モールドの方法としては、封止樹脂１４
を注入ノズルを用いて一方向から半導体素子１０と半導
体キャリア１１との間に形成された隙間に注入し、隙間
を埋めてから半導体素子１０の周辺端部を封止する。封
止樹脂１４としてエポキシ系樹脂に高熱伝導セラミック
である窒化アルミニウム（ＡｌＮ）もしくは炭化珪素
（ＳｉＣ）等をフィラーとして添加したものを用いる。
半導体素子１０の周辺端部に供給する際に樹脂が十分半
導体素子１０の背面に到達し、さらに半導体キャリア１
１と封止樹脂１４との接触角度が６０°以下の小さな角
度となるようにする。封止樹脂１４の供給後、オーブン
中で加熱をすることにより封止樹脂１４を硬化させる。
【００４４】なお、樹脂封止する工程において、従来知
られた工法の問題点であった、狭隙間に樹脂を注入する
際に発生するボイド、ならびに注入時間の長時間化を改
善する目的で、樹脂注入時に半導体キャリア１１を固定
するテーブルに超音波振動子を取り付け、樹脂注入中は
超音波を印加するという封止樹脂注入方法を用いてい
る。超音波印加により、樹脂硬化したときにボイドとな
る樹脂中の気泡を除去することができる。
られた工法の問題点であった、狭隙間に樹脂を注入する
際に発生するボイド、ならびに注入時間の長時間化を改
善する目的で、樹脂注入時に半導体キャリア１１を固定
するテーブルに超音波振動子を取り付け、樹脂注入中は
超音波を印加するという封止樹脂注入方法を用いてい
る。超音波印加により、樹脂硬化したときにボイドとな
る樹脂中の気泡を除去することができる。
【００４５】次に第４の実施例について図面を参照しな
がら説明する。図９は本実施例に係る半導体装置の製造
方法の工程を示す断面図である。
がら説明する。図９は本実施例に係る半導体装置の製造
方法の工程を示す断面図である。
【００４６】前記第３の実施例に示すように、樹脂封止
するまでの工程は、図５〜図８に示すものと同様である
が、本実施例では、あらかじめ半導体素子１０の裏面に
導電性被膜１６を形成し、そして樹脂封止の工程の次
に、導電性膜１７の形成工程を有している。図９に示す
ように、ディスペンサーもしくはオフセット印刷法を用
いて、導電性紫外線硬化インクを半導体素子１０の背面
から封止樹脂１４表面を経て半導体キャリア１１上の封
止樹脂１４で被覆されていない電極１８に至るまで塗布
し、硬化させて、導電性膜１７を形成する。導電性紫外
線硬化インクをオフセット印刷法により塗布して、導電
性膜１７を形成するには、半導体キャリア１１と封止樹
脂１４との接触角度を６０°以下の角度に保持して、樹
脂封止する必要がある。接触角度を６０°以下と設定し
ているのは、６０°よりも大きな角度では、導電性紫外
線硬化インクを塗布し、導電性膜１７を形成できないた
めである。
するまでの工程は、図５〜図８に示すものと同様である
が、本実施例では、あらかじめ半導体素子１０の裏面に
導電性被膜１６を形成し、そして樹脂封止の工程の次
に、導電性膜１７の形成工程を有している。図９に示す
ように、ディスペンサーもしくはオフセット印刷法を用
いて、導電性紫外線硬化インクを半導体素子１０の背面
から封止樹脂１４表面を経て半導体キャリア１１上の封
止樹脂１４で被覆されていない電極１８に至るまで塗布
し、硬化させて、導電性膜１７を形成する。導電性紫外
線硬化インクをオフセット印刷法により塗布して、導電
性膜１７を形成するには、半導体キャリア１１と封止樹
脂１４との接触角度を６０°以下の角度に保持して、樹
脂封止する必要がある。接触角度を６０°以下と設定し
ているのは、６０°よりも大きな角度では、導電性紫外
線硬化インクを塗布し、導電性膜１７を形成できないた
めである。
【００４７】また、半導体キャリア１１の作製は、まず
セラミック粉末をガラス粉末と溶剤とともに混合ミルに
投入して、回転混合粉砕を行なう。さらに有機バインダ
ーを添加し、さらに混合する。このセラミック粉末は、
通常、アルミナを主体とするが、特に熱伝導性を向上さ
せるために窒化アルミニウム（ＡｌＮ）、炭化珪素（Ｓ
ｉＣ）等の粉末も添加する。十分混合を行なった後、得
られる泥しょう、いわゆるスラリーは、グリーンシート
成型のために搬送シート上に任意の厚みで塗布される。
厚みの調整にはドクターブレード法等を用いる。搬送シ
ート上のスラリーは赤外線および熱風を用いて溶剤を乾
燥することにより、弾力性に富み、導電ペースト印刷時
のペースト溶剤の浸透性に優れたグリーンシートが得ら
れる。このグリーンシートに対して、位置合わせ手法と
して配線ルール２００μｍ以上の場合には、直接にガイ
ド穴を設け、２００μｍ未満の場合には、ガイド穴を有
した保持枠に張り付ける。次に、グリーンシートの表裏
の電気的導通が必要な部分に機械的加工法にて穴を設け
る。この穴に印刷法にてＣｕ粉末を主成分とした導電性
ペーストを充填する。次に、グリーンシート表面に必要
な回路を印刷した後乾燥させ、印刷された回路を適当な
荷重にてグリーンシート中に埋没させる。この目的は回
路が印刷されたグリーンシート表面を平坦にすることに
より、次の工程である積層工程における積層不良、いわ
ゆるデラミネーションを防止するためである。積層工程
においては、グリーンシートに設けられたガイド穴もし
くは保持枠のガイド穴によって精度よく積層されたグリ
ーンシートを加圧することで強固に接着する。
セラミック粉末をガラス粉末と溶剤とともに混合ミルに
投入して、回転混合粉砕を行なう。さらに有機バインダ
ーを添加し、さらに混合する。このセラミック粉末は、
通常、アルミナを主体とするが、特に熱伝導性を向上さ
せるために窒化アルミニウム（ＡｌＮ）、炭化珪素（Ｓ
ｉＣ）等の粉末も添加する。十分混合を行なった後、得
られる泥しょう、いわゆるスラリーは、グリーンシート
成型のために搬送シート上に任意の厚みで塗布される。
厚みの調整にはドクターブレード法等を用いる。搬送シ
ート上のスラリーは赤外線および熱風を用いて溶剤を乾
燥することにより、弾力性に富み、導電ペースト印刷時
のペースト溶剤の浸透性に優れたグリーンシートが得ら
れる。このグリーンシートに対して、位置合わせ手法と
して配線ルール２００μｍ以上の場合には、直接にガイ
ド穴を設け、２００μｍ未満の場合には、ガイド穴を有
した保持枠に張り付ける。次に、グリーンシートの表裏
の電気的導通が必要な部分に機械的加工法にて穴を設け
る。この穴に印刷法にてＣｕ粉末を主成分とした導電性
ペーストを充填する。次に、グリーンシート表面に必要
な回路を印刷した後乾燥させ、印刷された回路を適当な
荷重にてグリーンシート中に埋没させる。この目的は回
路が印刷されたグリーンシート表面を平坦にすることに
より、次の工程である積層工程における積層不良、いわ
ゆるデラミネーションを防止するためである。積層工程
においては、グリーンシートに設けられたガイド穴もし
くは保持枠のガイド穴によって精度よく積層されたグリ
ーンシートを加圧することで強固に接着する。
【００４８】こうして完成したセラミックキャリアの背
面に形成された格子状電極に、Ｓｎ−Ｐｂの共晶はんだ
クリームを塗布する。そして、整列治具を用いて高融点
はんだボールが、塗布されたはんだクリームに供給した
後、リフロー炉等を用いて加熱溶融させることによりは
んだ突起バンプを形成し、半導体キャリア１１を形成す
る。
面に形成された格子状電極に、Ｓｎ−Ｐｂの共晶はんだ
クリームを塗布する。そして、整列治具を用いて高融点
はんだボールが、塗布されたはんだクリームに供給した
後、リフロー炉等を用いて加熱溶融させることによりは
んだ突起バンプを形成し、半導体キャリア１１を形成す
る。
【００４９】図１０は封止樹脂１４としてエポキシ系樹
脂にフィラーとしてシリカ（ＳｉＯ 2）を添加した場合
と、高熱伝導性セラミックである窒化アルミニウム（Ａ
ｌＮ）を添加した場合と炭化珪素（ＳｉＣ）を添加した
場合の封止樹脂を用いて封止した半導体装置に対して、
１Ｗ（５Ｖ×０．２Ａ）の電力を印加して駆動させ、発
熱させた場合の半導体素子の温度上昇の比較を示した図
である。フィラーとして添加したシリカ、窒化アルミニ
ウムまたは炭化珪素は、それぞれ粒径５μｍ、添加量４
０ｗｔ％である。温度測定は半導体装置を駆動させ、温
度上昇が起こり、温度が一定になった時点で行ない、室
温は２５℃、無風状態である。
脂にフィラーとしてシリカ（ＳｉＯ 2）を添加した場合
と、高熱伝導性セラミックである窒化アルミニウム（Ａ
ｌＮ）を添加した場合と炭化珪素（ＳｉＣ）を添加した
場合の封止樹脂を用いて封止した半導体装置に対して、
１Ｗ（５Ｖ×０．２Ａ）の電力を印加して駆動させ、発
熱させた場合の半導体素子の温度上昇の比較を示した図
である。フィラーとして添加したシリカ、窒化アルミニ
ウムまたは炭化珪素は、それぞれ粒径５μｍ、添加量４
０ｗｔ％である。温度測定は半導体装置を駆動させ、温
度上昇が起こり、温度が一定になった時点で行ない、室
温は２５℃、無風状態である。
【００５０】図１０より、窒化アルミニウムおよび炭化
珪素をフィラーとして添加すると、８０℃程度までは上
昇するが、半導体装置が誤動作、故障および周辺装置へ
の熱による悪影響を及ぼす可能性のある１００℃以上に
は達しないことがわかる。もし、フィラーとして窒化ア
ルミニウムを添加しなければ、シリカを添加した場合の
ように約１３０℃まで温度が上昇してしまい、ヒートシ
ンクなしでは誤動作、故障を起こしてしまう。添加する
フィラーとしては、窒化アルミニウム以外にも、他の高
熱伝導セラミックである炭化珪素などを用いても同様の
効果がある。
珪素をフィラーとして添加すると、８０℃程度までは上
昇するが、半導体装置が誤動作、故障および周辺装置へ
の熱による悪影響を及ぼす可能性のある１００℃以上に
は達しないことがわかる。もし、フィラーとして窒化ア
ルミニウムを添加しなければ、シリカを添加した場合の
ように約１３０℃まで温度が上昇してしまい、ヒートシ
ンクなしでは誤動作、故障を起こしてしまう。添加する
フィラーとしては、窒化アルミニウム以外にも、他の高
熱伝導セラミックである炭化珪素などを用いても同様の
効果がある。
【００５１】また、添加するフィラーの粒径を１０μ
ｍ、量を７０ｗｔ％とした場合には、熱伝導率がさらに
向上するが、封止の際に流動性が悪くなってしまうの
で、粒径５μｍ、量４０ｗｔ％程度が望ましい。
ｍ、量を７０ｗｔ％とした場合には、熱伝導率がさらに
向上するが、封止の際に流動性が悪くなってしまうの
で、粒径５μｍ、量４０ｗｔ％程度が望ましい。
【００５２】
【発明の効果】本発明は、従来必要であったワイヤーボ
ンディングに必要な半導体素子周辺の電極面積ならびに
パッケージの蓋体の取り付けに必要な領域が不必要とな
り、さらに狭い面積のパッケージの底面全体を有効に利
用することが可能となることより、半導体パッケージ本
体の小型化、薄型化を実現して高密度実装ができる。ま
た、エポキシ系の樹脂にフィラーとして高熱伝導セラミ
ックである窒化アルミニウムを添加した封止樹脂で封止
したので、熱膨張率も低減できるので、半導体装置に発
生する応力を緩和でき、熱伝導率の向上により半導体装
置を駆動させ、熱が発生してもヒートシンクなしで正常
動作を確保することができる。また、半導体素子裏面と
半導体キャリア上の電極とを接続する導電性膜を設けて
いるので、バックバイアスを取ることができる。
ンディングに必要な半導体素子周辺の電極面積ならびに
パッケージの蓋体の取り付けに必要な領域が不必要とな
り、さらに狭い面積のパッケージの底面全体を有効に利
用することが可能となることより、半導体パッケージ本
体の小型化、薄型化を実現して高密度実装ができる。ま
た、エポキシ系の樹脂にフィラーとして高熱伝導セラミ
ックである窒化アルミニウムを添加した封止樹脂で封止
したので、熱膨張率も低減できるので、半導体装置に発
生する応力を緩和でき、熱伝導率の向上により半導体装
置を駆動させ、熱が発生してもヒートシンクなしで正常
動作を確保することができる。また、半導体素子裏面と
半導体キャリア上の電極とを接続する導電性膜を設けて
いるので、バックバイアスを取ることができる。
【図１】本発明の一実施例にかかる半導体装置の平面図
【図２】本発明の一実施例にかかる半導体装置の底面図
【図３】本発明の一実施例にかかる半導体装置の断面図
【図４】本発明の一実施例にかかる半導体装置の断面図
【図５】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図６】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図７】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図８】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図９】本発明の一実施例にかかる半導体装置の製造方
法を示す断面図
法を示す断面図
【図１０】本発明の一実施例にかかる半導体装置の動作
時の温度上昇を示す図
時の温度上昇を示す図
【図１１】従来の半導体装置を示す断面図
【図１２】従来の半導体装置の製造方法を示す断面図
【図１３】従来の半導体装置の製造方法を示す断面図
【図１４】従来の半導体装置の製造方法を示す断面図
１ 半導体素子 ２ 半導体パッケージ ３ くぼみ部 ４ ワイヤボンドエリア ５ 電極 ６ 細線 ７ 外部電極端子 ８ 蓋体 ９ Ａｕバンプ １０ 半導体素子 １１ 半導体キャリア １２ 電極 １３ 導電性接着剤 １４ 封止樹脂 １５ 外部電極端子 １６ 導電性被膜 １７ 導電性膜 １８ 電極 １９ 電極 ２０ キャピラリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 勝秀 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 中谷 誠一 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 佐伯 啓二 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 北山 喜文 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平４−159740（ＪＰ，Ａ) 特開 平１−199439（ＪＰ，Ａ) 特開 昭63−95638（ＪＰ，Ａ) 特開 平２−34949（ＪＰ，Ａ) 特開 平４−130634（ＪＰ，Ａ) 特開 平２−81448（ＪＰ，Ａ) 特開 昭63−41030（ＪＰ，Ａ) 特開 平２−28340（ＪＰ，Ａ) 実開 平４−99537（ＪＰ，Ｕ) 特許2826049（ＪＰ，Ｂ２) 特許3130287（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 21/60 H01L 23/12
Claims (2)
- 【請求項１】 上面に複数の電極と底面に格子状に配列
された外部電極端子とを有した絶縁性基体からなる半導
体キャリアと、前記半導体キャリア上面の複数の電極と
導電性接着剤により複数の電極が接合された半導体素子
と、前記半導体素子と前記半導体キャリアとの間隔と前
記半導体素子の周辺端部を充填被覆している樹脂とより
なる半導体装置において、前記半導体素子より前記半導
体キャリアが大きい条件で前記半導体素子と前記半導体
キャリアとが概ね同じ大きさを有し、前記半導体素子と
前記半導体キャリアとがバイメタル効果を得る薄さであ
り、かつ、前記半導体素子と前記半導体キャリアとの熱
膨張率が異なり、前記熱硬化性樹脂がエポキシ樹脂から
なり、前記半導体キャリア上面の複数の電極と導電性接
着剤により接合された半導体素子の複数の電極は、各々
の高さが均一なＡｕ二段突起電極を有し、前記Ａｕ二段
突起の頭頂部は平坦であることを特徴とする半導体装
置。 - 【請求項２】 半導体素子上の複数の電極上にＡｕ材料
により下段部と、前記下段部上に上段部を形成してＡｕ
二段突起を形成し、前記上段部を加圧して平坦化して、
各々の高さが均一なＡｕ二段突起電極を形成する工程
と、基板上に形成された導電性接着剤層に対して、前記
半導体素子上のＡｕ二段突起電極部を押し当て、そして
引き上げて前記二段突起電極に導電性接着剤を供給する
工程と、前記半導体素子上の前記導電性接着剤が供給さ
れた前記二段突起電極と、底面に外部電極端子が一定の
間隔で格子状に形成された絶縁性基板からなる半導体キ
ャリア上面の対応する電極とを接合した後、前記導電性
接着剤を熱硬化させる工程と、熱硬化性樹脂としてエポ
キシ樹脂を前記半導体素子と前記半導体キャリアとの間
に形成された隙間と周辺部とに注入し、硬化させ樹脂封
止を行う工程とを有する半導体装置の製造方法であっ
て、前記半導体素子上の導電性接着剤が形成された二段
突起電極と半導体キャリア上面の電極とを接合する場合
の半導体素子と半導体キャリアとは、前記半導体素子よ
り前記半導体キャリアが大きい条件で前記半導体素子と
前記半導体キャリアとが概ね同じ大きさを有し、前記半
導体素子と前記半導体キャリアとがバイメタル効果を得
る薄さであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797498A JP3184491B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797498A JP3184491B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268718A Division JP2826049B2 (ja) | 1992-11-18 | 1993-10-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335390A JPH10335390A (ja) | 1998-12-18 |
| JP3184491B2 true JP3184491B2 (ja) | 2001-07-09 |
Family
ID=15211102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13797498A Expired - Fee Related JP3184491B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184491B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101011199B1 (ko) * | 2007-11-01 | 2011-01-26 | 파나소닉 주식회사 | 실장 구조체 |
-
1998
- 1998-05-20 JP JP13797498A patent/JP3184491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335390A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436503A (en) | Semiconductor device and method of manufacturing the same | |
| US5550408A (en) | Semiconductor device | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JP3130287B2 (ja) | 半導体装置 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP3184491B2 (ja) | 半導体装置およびその製造方法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JP3153755B2 (ja) | 半導体装置の製造方法 | |
| JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JPH11340352A (ja) | 実装構造体 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP3397201B2 (ja) | 半導体装置 | |
| JPH07273244A (ja) | 半導体パッケージ | |
| JP2005150179A (ja) | 半導体装置およびその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH04144162A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080427 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100427 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110427 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |