KR100727506B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100727506B1
KR100727506B1 KR1020050028932A KR20050028932A KR100727506B1 KR 100727506 B1 KR100727506 B1 KR 100727506B1 KR 1020050028932 A KR1020050028932 A KR 1020050028932A KR 20050028932 A KR20050028932 A KR 20050028932A KR 100727506 B1 KR100727506 B1 KR 100727506B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
semiconductor element
insulating tape
electrode
semiconductor device
Prior art date
Application number
KR1020050028932A
Other languages
English (en)
Other versions
KR20060045563A (ko
Inventor
도시하루 세꼬
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060045563A publication Critical patent/KR20060045563A/ko
Application granted granted Critical
Publication of KR100727506B1 publication Critical patent/KR100727506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

도 2a와 같이, 절연 테이프(1) 상에 배선 패턴(2)을 설치하고, 일부를 접속을 위한 접속부(4)로 한다. 도 2b와 같이, 접속부(4)를 피복하도록 절연성 수지(7)를 배치한다. 도 2c에서, 반도체 소자(3)의 돌기 전극(6)이 절연성 수지(7)를 밀어내고 접속부(4)에 접속되도록 위치 정렬하며, D1 방향으로 가압한다. 도 2d와 같이, D1 방향으로 가압한 상태에서 가열하여, 돌기 전극(6)으로 접속부(4)가 들어가게 되어, 반도체 소자(3)와 절연 테이프(1)의 배선 패턴(2)이 접속된다. 이에 따라, 테이프와 반도체 소자와의 접속 강도를 향상시킨 COF 반도체 장치를 제공할 수 있다.
Figure 112005018218324-pat00001
절연 테이프, 배선 패턴, 솔더 레지스트, 돌기 전극, 절연성 수지

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은, 본 발명의 일 실시예에 따른 반도체 장치의 절연 테이프를 도시하는 평면도.
도 2a는, 도 1에 도시하는 평면도의 A-A’선 단면도이며, 도 2b는, 도 2a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 2c는, 도 2a와는 또 다른 상태를 나타내는 단면도이며, 도 2d는, 도 2a와는 또 다른 상태를 나타내는 상기 반도체 장치의 단면도.
도 3은, 도 1의 일부를 확대하여 도시하는 평면도.
도 4a는, 도 2a ~ 도 2d에 도시하는 반도체 장치의 일 변형예를 나타내는 단면도이며, 도 4b는, 도 4a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 4c는, 도 4a와는 또 다른 상태를 나타내는 상기 반도체 장치의 단면도이며, 도 4d는, 도 4a와는 또 다른 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 4e는, 도 4a와는 또 다른 상태를 나타내는 상기 반도체 장치의 단면도.
도 5는, 상기 반도체 장치의 다른 일 변형예의 절연 테이프를 도시하는 평면도.
도 6a는, 도 5에 도시하는 평면도의 A-A’선 단면도이며, 도 6b는, 도 6a와 는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 6c는, 도 6a와는 또 다른 상태를 나타내는 단면도이며, 도 6d는, 도 6a와는 또 다른 상태를 나타내는 단면도.
도 7은, 상기 반도체 장치의 도 6d에 나타내는 B-B’선 단면도.
도 8은, 도 5의 일부를 확대하여 도시하는 평면도.
도 9는, 도 7과는 상이한 반도체 장치의 변형예의 단면도.
도 10a는, 도 6a ∼ 6d에 도시하는 반도체 장치의 일 변형예를 나타내는 단면도이며, 도 10b는, 도 10a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면이고, 도 10c는, 도 10a와는 또 다른 상태를 나타내는 단면도이며, 도 10d는, 또 다른 상태를 나타내는 단면도.
도 11a는, 종래의 반도체 장치의 일례를 나타내는 단면도이며, 도 11b는, 도 11a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 11c는, 도 11a와는 또 다른 상태를 나타내는 단면도이며, 도 11d는, 도 11a와는 또 다른 상태를 나타내는 단면도이고, 도 11e는, 도 11a와는 또 다른 상태를 나타내는 단면도.
도 12는, 종래의 반도체 장치의 일례의 절연 테이프를 도시하는 평면도.
도 13a는, 종래의 반도체 장치의 다른 일례를 나타내는 단면도이며, 도 13b는, 도 13a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 13c는, 도 13a와는 또 다른 상태를 나타내는 단면도이며, 도 13d는, 도 13a와는 또 다른 상태를 나타내는 단면도.
도 14a는, 종래의 반도체 장치의 또 다른 일례를 나타내는 단면도이며, 도 14b는, 도 14a와는 상이한 상태를 나타내는 상기 반도체 장치의 단면도이고, 도 14c는, 도 14a와는 또 다른 상태를 나타내는 단면도이며, 도 14d는, 도 14a와는 또 다른 상태를 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 절연 테이프
2, 2a : 배선 패턴
3 : 반도체 소자
4, 4a, 4b : 접속부
5 : 솔더 레지스트
6 : 돌기 전극(범프)
7, 7a : 절연성 수지
8a : 탑재 영역
8b : 대향 영역
10, 10a, 10b, 10c, 10d : 반도체 장치
14 : 도전성 입자
[특허 문헌 1] 일본 공개 특허 공보 특개 제2001-176918호 공보(공개일 : 2001년 6월 29일)
[특허 문헌 2] 일본 공개 특허 공보 특개소60-262430호 공보(공개일: 1985년 12월 25일)
[특허 문헌 3] 일본 공개 특허 공보 특개소63-151033호 공보(공개일 : 1988년 6월 23일)
본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는, COF(Chip On Film)라 부르는, 플렉시블 배선 기판 상에 반도체 소자를 접합하여 탑재한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 플렉시블 배선 기판 상에 반도체 소자를 접합하여 탑재한 반도체 장치의 일례로서, TCP(Tape Carrier Package)가 알려져 있다. TCP에서는, 절연 테이프에서 반도체 소자가 탑재되는 부분에, 미리 관통한 개구부를 형성하고, 배선 패턴이 외팔보(cantilever) 형상으로 돌출된 상태에서 배선 패턴의 선단 부분과 반도체 소자를 접합한다.
최근, 플렉시블 배선 기판 상에 반도체 소자를 접합하여 탑재한 반도체 장치의 다른 일례로서, COF(Chip On Film)(이하, 단순히 COF라 함)가 이용되게 되어 있다. COF에서는, 반도체 소자를 탑재하기 위한 탑재용 개구부는 갖고 있지 않으며, 반도체 소자는 박막 절연 테이프의 표면 상에 접합하여 탑재된다.
COF에서는, 그 사용 목적 때문에, 플렉시블 배선 기판으로서, 예를 들면 자유롭게 절곡하는 것이 가능한 박막 절연 테이프가 사용된다. 박막 절연 테이프의 표면 상에 배치한 배선 패턴의 각 배선과, 반도체 소자의 대응하는 단자를 전기적 으로 접속한다. 또한, 박막 절연 테이프의 외부 접속용 커넥터부를, 액정 패널이나 프린트 기판 등에 접속한다. 상기 이외의 배선 패턴 노출부는, 솔더 레지스트를 도포하고, 절연 상태를 확보한다.
현재, 다핀화로의 대응을 고려하여, COF가 이용되게 되어 있다. 소형화 및 박형화에 대한 요구에도 대응할 필요가 있기 때문에, COF의 박막 절연 테이프에서는, 반도체 소자와의 접속부 및 배선 패턴의 외부 접속용 커넥터부를 파인 피치화하고, 또한 박막 절연 테이프, 배선 패턴을 박막화할 필요가 있다. 여기서, 이너 리드의 피치를 작게 하기 위해서는, 이너 리드의 폭을 작게 하여, 두께를 얇게 할 필요가 있다.
여기서, COF(31)의 제조 방법의 일례(종래예 1)를 도 11a ∼ 도 11e에 기초하여 설명한다. 이 제조 방법에서는, 열 압착에 의한 접합을 이용한다(상기 특허 문헌 1 참조).
도 11a에 도시하는 박막 절연 테이프(21)측의 배선 패턴(22)은, 기초의 Ni 도금 위에 Au 도금을 제공한 구성이다. 배선 패턴(22)에는 접합부(24)가 설치되며, 이 접합부(24)를 노출시킨 채로, 레지스트(25)를 도포한다. 도 11b에 도시한 바와 같이, 반도체 소자(23)의 돌기 전극(26)을 배선 패턴(22)의 접합부(24)에 대하여 위치 정렬한다. 돌기 전극(26)은 Au 범프이다.
도 11c에 도시한 바와 같이 반도체 소자(23)와 박막 절연 테이프(21)의 배선 패턴(22)을, 400∼450℃의 고온으로, 또한, 방향 D6으로의 0.1∼0.3N/범프의 압력으로, 열 압착한다. 이것에 의해, 배선 패턴(22)에 돌기 전극(26)을 주저앉게 하 도록 접합한다. 접합된 부분(32)은, 확산층 또는 합금층으로 된다.
그 후, 도 11d에 도시한 바와 같이 반도체 소자(23)와 박막 절연 테이프(21)의 간극에, 노즐(30)로부터 언더필 수지(27)를 화살표 D7 방향으로 유동시켜서 주입한다. 도 11e에 도시한 바와 같이, 화살표 D8과 같이 가열하여 언더필 수지(27)를 열 경화시켜서, 반도체 소자(23)와 박막 절연 테이프(21)를 고착한다.
그러나, 이러한 열 압착에 의한 접합 방법은, 몇가지 문제가 있다.
그 중 하나는, 접합에 400℃ 이상의 고온을 이용하는 점이다. 이 때문에, 접속부의 배선 패턴은, 열 팽창, 열 수축 및 흡기/배기/습기에 따라, 큰 신축이 생긴다. 이 때문에, 접속부 배선 패턴의 누적 치수 편차에 의해, 접속 불량이 발생하기 쉽다.
또한, 높은 하중을 이용하는 점도 문제이다. 이 때문에 접속부의 배선 패턴이, 반도체 소자의 돌기 전극의 외측에서, 반도체 소자를 향해 변형하기 쉽게 된다. 따라서, 반도체 소자와의 접촉(엣지 터치)에 의한 불량이 발생하기 쉽다.
이들 문제는, 전술한 바와 같이 COF를 이용하는 목적 중 하나인, 접속부의 파인 피치화, 배선 패턴의 박막화를 행하면, 보다 현저하게 된다.
여기서, COF의 제조 방법의 다른 예로서, 종래부터 알려져 있는 MBB(Micro Bump Bonding)나, 최근 주목받고 있는 NCP(Non Conductive Paste), ACP(Anisotropic Conductive Paste)라 부르는 접속, 밀봉 방법(이하 NCP 등이라 함)이 있다.
이들 NCP 등은, 저온도에서의 접합 방법이며, 반도체 소자와 절연 테이프(플 렉시블 배선 기판)의 배선 패턴 사이에 절연성 수지를 개재시키고, 반도체 소자의 돌기 전극과 플렉시블 배선 기판의 배선 패턴을, 접속함과 함께 수지 밀봉하는 접합 방법이다. 이들은, 다핀화에 대응하기 위한 파인 피치화, 박막화, 또한 이것에 의해 생기는 엣지 터치에 유효한 기술로서, 주목받고 있다.
예를 들면, 상기 특허 문헌 2 및 3 등에는, MBB에 의한 제조 방법이 개시되어 있다.
특허 문헌 2에 기재된 제조 방법(종래예 2)에 대하여, 도 12, 도 13a ~ 도 13d에 기초하여 설명한다. 여기서, 도 12의 평면도에서의 C-C’선 단면에서의 단면도가 도 13a ~ 도 13d이다. 또한, 이하에서는, 전술한 종래예 1과 동일한 기능을 갖는 부재에는 동일한 부호를 붙여서 참조한다.
종래예 2에서는, 먼저 도 13a 및 도 13b에 도시한 바와 같이 배선 기판(절연 테이프)(21)의 배선 패턴(22) 상에, 광 경화성 또는 열 경화성의 수지(27)를 도포 형성한다.
다음으로, 도 13c에 도시한 바와 같이, 돌기 전극(26)과 배선 패턴(22)의 접속부(24)를 위치 정렬하여 화살표 D9 방향으로 가압한다. 이것에 의해, 돌기 전극(26)과 배선 패턴(22) 사이의 수지(27)를 가압하여 넓혀서, 수지(27)를 화살표 D10 방향으로 유동시키고, 돌기 전극(26)과 배선 패턴(22)의 접속부(24)의 압접만으로 전기적 접속을 얻는다. 또한, 이와 함께, 반도체 소자(23)의 주연까지 수지(27)를 비어져 나오게 한다.
그 후, 도 13d에 도시한 바와 같이, 이 상태에서 수지(27)를, 화살표 D11에 나타낸 바와 같이 광 조사 또는 가열하여, 광 혹은 열에 의해 경화시켜서, 반도체 소자(23)와 배선 기판(21)을 고정한다. 열 경화의 경우, 가열은 150℃ 이하로 행한다.
다음으로, 특허 문헌 3에 기재된 제조 방법(종래예 3)에 대하여, 도 12, 도 14a ~ 도 14d에 기초하여 설명한다. 이 경우에도, 도 12의 평면도에서의 C-C’선 단면에서의 단면도가 도 14a ~ 도 14d에 상당한다.
종래예 3에서는, 먼저 도 14a 및 도 14b에 도시한 바와 같이, 배선 기판(21)의 배선 패턴(22) 상에 열 경화성의 수지(27)를 도포 형성한다.
다음으로, 도 14c에 도시한 바와 같이 돌기 전극(26)과 배선 패턴(7)의 접속부(24)를 위치 정렬하고, 또한 서로가 접촉하도록 하며, 펄스 가열 툴을 이용하여 반도체 소자(23)를 배선 기판(21)에 가압한다.
그리고, 도 14d에 도시한 바와 같이, 배선 패턴(22) 상의 수지(27)를, 접합부의 주위로 제거한 후, 반도체 소자(23)를 배선 기판(21)에 D12 방향으로 가압한 상태에서, 펄스 가열 툴에 전류를 통전한다. 이것에 의해, 반도체 소자(23)를 100∼250℃로 가열하여, 수지(27)를 경화시킨다. 이것에 의해, 반도체 소자(23)를 배선 기판(21)에 고착시킴과 함께, 돌기 전극(26)과 배선 패턴(22)을 전기적으로 접속한다.
그러나, 전술한 NCP 등의 구성은, 충분한 접속 강도가 얻어지지 않을 우려가 있다는 문제점이 있다.
즉, NCP 등은, 반도체 소자의 돌기 전극과 박막 절연 테이프의 배선 패턴이, 가압에 의한 접촉과 수지의 경화 수축만으로 접속되어 있기 때문에, 접속 강도(접속 신뢰성)가 낮다는 문제점이 있다.
이 때문에, 실장 후에, 예를 들면 저온과 고온이 반복되는 사용 환경에 처한 경우에는, 박막 절연 테이프와 절연성 수지의 계면에서, 또는 절연성 수지와 반도체 소자와의 계면에서 박리가 발생할 가능성이 있다. 이것은, 온도 사이클에 따른 열 팽창, 수축이 반복된 경우에, 사용하고 있는 재료의 열 팽창 계수의 차이에 따라, 응력이 발생하기 때문이다. 또한, 실장 후에 고습한 환경에 노출되어, 흡습, 팽창을 반복한 경우라도, 마찬가지로 박리가 일어날 가능성이 있다. 이 경우에는, 박막 절연 테이프의 배선 패턴과 반도체 소자의 돌기 전극 간의 전기적 접속 상태가 악화된다.
이와 같이 접속 상태가 악화되면, 수율이 저하되어, 결과적으로 제조 코스트가 높아지게 된다.
본 발명은, 상기의 문제점을 감안하여 이루어진 것으로, 그 목적은, 반도체 소자의 돌기 전극과 박막 절연 테이프의 배선 패턴 간의 접속 신뢰성, 및 수율을 향상시킬 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명에 따른 반도체 장치는, 상기 목적을 달성하기 위해, 복수의 배선 패턴이 배치된 절연 테이프와, 상기 배선 패턴을 통해 상기 절연 테이프에 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자를 구비한 반도체 장치에서, 상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 하여 접속되기 위한 접속부를 설치함과 함께, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 배치하고 있으며, 상기 절연 테이프의 배선 패턴에서의 상기 접속부가, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 것을 특징으로 한다.
상기 구성의 반도체 장치에서, 절연 테이프에는 배선 패턴이 배치되며, 배선 패턴에는 반도체 소자의 돌기 전극이 접속된다. 절연 테이프는, 박막의 절연 테이프이다. 절연 테이프에는 예를 들면 외부 접속 단자가 설치되며, 이 외부 접속 단자에 배선 패턴이 접속된다. 절연 테이프의 외부 접속 단자에 액세스함으로써, 배선 패턴을 통해 반도체 소자에 액세스할 수 있다.
절연 테이프의 배선 패턴에는, 반도체 소자의 돌기 전극을 변형시켜서, 돌기 전극으로 들어가면서 접속되기 위한 접속부를 설치해둔다. 그리고, 반도체 소자와 절연 테이프 사이에, 절연성 수지를 배치한다. 예를 들면, 절연 테이프의 접속부를 피복하도록 절연성 수지를 도포한다.
이 상태에서, 반도체 소자와 절연 테이프를, 압력을 가하여 접속한다. 예를 들면, 절연 테이프의 접속부에 대하여 반도체 소자의 돌기 전극을 위치 결정하고, 반도체 소자에 압력을 가한다. 이것에 의해, 접속부는, 돌기 전극과의 사이에 있는 절연성 수지를 밀어내어, 또한 돌기 전극을 변형시키면서, 돌기 전극으로 들어가게 되어, 돌기 전극과 접속된다.
상기 구성에 따르면, 배선 패턴과 돌기 전극 간의 접속은, 가압에 의한 접촉뿐만 아니라, 돌기 전극의 변형을 수반하는 것이기 때문에, 접속 형상을 복잡한 것으로 하여, 접속 면적을 증대시켜서, 접속을 강고하게 할 수 있게 된다.
또한, 배선 패턴과 돌기 전극을 접속시킬 때에, 반도체 소자와 절연 테이프 사이에 절연성 수지가 개재되기 때문에, 반도체 소자와 절연 테이프가, 돌기 전극과 접속부가 대향하는 영역 이외의 희망하지 않는 위치에서 접촉하는 것을 방지할 수 있다. 따라서, 엣지 터치에 의한 불량을 방지할 수 있다.
또한, 접합 시에는 400℃ 이상의 고온으로 할 필요가 없기 때문에, 접속부의 배선 패턴에 여분의 신축을 발생시키지 않는다. 이 때문에, 배선 패턴의 누적 치수 어긋남이 생기지 않아서, 이것에 의한 접속 불량을 발생시키지 않는다.
따라서, 전술한 구성에 의해, 상기 열 압착에 의한 접합 방법과 NCP 등 저온에 의한 접합 방법의 문제점을 동시에 해결할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 목적을 달성하기 위해, 복수의 배선 패턴이 배치된 절연 테이프와, 상기 배선 패턴을 통해 상기 절연 테이프와 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자를 구비한 반도체 장치의 제조 방법에서, 상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되기 위한 접속부를 설치함과 함께, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 배치하는 준비 단계와, 상기 절연 테이프의 배선 패턴에서의 상기 접속부를, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 하여 상기 돌기 전극과 접속시키는 접속 단계를 포함하고 있는 것을 특징으로 한다.
이 제조 방법에 따르면, 전술한 반도체 장치를 제조할 수 있으며, 상기와 마찬가지의 효과를 얻을 수 있다. 이 반도체 장치의 제조 방법을 이용하여 COF 반도체 장치를 제조할 수 있다. 또한, 이 COF 반도체 장치를 이용하여 반도체 모듈 장치를 제조할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 기재하는 기재에 의해서 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백해질 것이다.
〈실시예〉
이하에, 본 발명의 일 실시 형태를 도면에 기초하여 상세히 설명한다.
본 발명의 실시 형태에 대하여, 도면에 기초하여 설명하면 이하와 같다.
본 실시예의 COF(Chip On Film, 반도체 장치)(10)는, 예를 들면 도 2d에 도시한 바와 같이 필름으로서의 절연 테이프(1) 상에 반도체 소자(3)를 구비하며, 서로를 접합한 구성이다.
보다 상세하게는, COF(10)의 절연 테이프(1)는, 도 2a ~ 도 2d에 도시한 바와 같이, 기판으로서의 절연 테이프(1) 위에 배선 패턴(2)을 설치한 구성이다.
본 실시예의 절연 테이프(1)는, 폴리이미드계 절연 테이프이다. 이 절연 테이프(1)는, 유연성이 높아서, 자유롭게 절곡되는 것이 가능하다. 절연 테이프(1)는, 예를 들면 15, 20, 25, 38, 40㎛ 등 중의 어느 하나의 두께를 갖는 박막이다. 이 절연 테이프(1)를 기재의 테이프 캐리어로 하고, 테이프 표면에 배선 패턴(2)이 설치된다. 또한, 절연 테이프(1)에는, 반도체 소자(3)를 탑재하기 위한 개구부는 설치하지 않는다.
이 배선 패턴(2)은, 예를 들면 동박 패턴이다. 동박 패턴의 표면에, 도시하지 않은 주석 도금이나 금 도금이 실시되어 있다. 배선 패턴(2)은, 절연 테이프(1)의 두께, 및 배선 패턴의 피치에 대응하여, 예를 들면 5, 8, 9, 12, 18㎛ 등 중의 어느 하나의 두께를 갖고 있다.
그리고, 도 2a에 도시한 바와 같이, 배선 패턴(2) 중, 반도체 소자(3)를 탑재할 때에 돌기 전극(6)과 대향하며, 돌기 전극(6)에 접속되는 영역을, 접속부(4)로 한다.
또한, 배선 패턴(2)에서, 접속부(4)보다도 외측에는, 솔더 레지스트(5)를 도포한다. 또한, 보다 상세하게는, 이 솔더 레지스트(5)는, 반도체 소자와의 접속을 위한 접속부(4)를 피할 뿐만 아니라, 절연 테이프(1) 상의 배선 패턴(2) 중, 도시하지 않은 외부 접속용 커넥터부도 피하도록 도포된다. 이 외부 접속용 커넥터부에는, 도시하지 않은 액정 패널이나 프린트 기판 등이 접속된다. 이것에 의해, 반도체 소자(3)와 배선 패턴(2) 간의 불필요한 접촉, 기타 접촉을 피하여서, 원하는 절연 상태를 확보한다.
도 2b에 도시한 바와 같이, 배선 패턴(2)의 접속부(4)를 피복하도록, 절연성 수지(7)를 도포한다.
도 2c에 도시한 바와 같이, 배선 패턴(2)의 접속부(4)에는, 반도체 소자(3) 의 돌기 전극(범프)(6)을 대향시키며, 펄스 가열 툴(도시 생략)을 이용하여, D1 방향으로 가압한다. 여기서, 펄스 가열 툴이란, 예를 들면 상온에서 하중을 가한 상태에서 가열하고, 가열 종료 후에 하중을 완화하는 것이다. 화살표 D1은, 가압한 상태에서 가열하는 것을 나타내는 것이다.
또한, 본 실시예에서는, 목표로서 250×10-4gf/㎛2 이상의, 고하중에서의 가압을 행한다. 이 가압에서의 하중의 값은, 배선 패턴(2)의 폭, 돌기 전극(6)의 경도, 절연성 수지(7)의 점도나 경화 특성 등에 따라, 최적의 값이 변한다. 이 때문에, 여기서 특정한 수치는 목표 정도의 것이다.
도 2d에 도시한 바와 같이, 가압한 상태에서 230∼250℃ 정도로 가열하고, 반도체 소자(3)를 절연성 테이프(1)의 표면 상에 접합하여 탑재한다. 이것에 의해, 반도체 소자(3)의 돌기 전극(6)이, 절연 테이프(1)의 표면 상에 배치된 배선 패턴(2)의 대응하는 접속부(4)와, 전기적으로 접속된다. 그리고, 절연성 수지(7)의 열 경화에 의해, 반도체 소자(3)가 밀봉된다. 그 후, 펄스 가열 툴의 온도를 상온 부근까지 낮춘 후, 가압을 해제한다.
또한, 펄스 가열 툴 대신에 컨스턴트 가열 툴을 사용하여도 무방하다. 컨스턴트 가열 툴은, 일정한 온도로 가열한 툴로 가열하면서 하중을 가하고, 가열한 상태에서 하중을 완화하는 제조 방법이다. 컨스턴트 가열 툴은, 생산성이 우수하다.
여기서, 도 2a ~ 도 2d는 도 1에 나타내는 A-A’선 단면인데, 이 중 도 2d에 도시한 바와 같이, 본 실시예에서는, 대향 배치하여 접합하는 돌기 전극(6)과 배선 패턴(2) 중, 주로 돌기 전극(6)측이 변형된다. 돌기 전극(6)이 눌려져서 찌부러져서, 돌기 전극(6)으로 배선 패턴(2)이 들어가는 상태로 된다. 또한, 이 때에, 돌기 전극(6)과 배선 패턴(2) 사이에 있는 절연성 수지(7)는, 밀려나게 되어서, 돌기 전극(6)과 배선 패턴(2) 사이에 잔류하지 않도록, 제거된다. 절연성 수지(7)는, 반도체 소자(3)의 아래로부터 밀려나게 되어, 반도체 소자(3) 측면에 필렛을 형성한다.
이상과 같이, 본 실시예의 COF(10)는, 절연 테이프(1)와 반도체 소자(3) 사이에 절연성 수지(7)를 배치하고, 절연 테이프(1)의 배선 패턴(2)에 설치한 접속부(4)가, 절연성 수지(7)를 밀어내고, 반도체 소자(3)의 돌기 전극(6)으로 들어가게 되어 돌기 전극(6)과 접속되어 있는 구성이다.
따라서, 돌기 전극(6)을 변형시키도록 접속하고, 배선 패턴(2)과 돌기 전극(6) 간의 접속을 강고하게 할 수 있게 된다. 또한, 절연 테이프(1)와 반도체 소자(3) 사이에 절연성 수지(7)를 개재시키기 때문에, 절연 테이프(1)의 배선 패턴(2)과 반도체 소자(3)의, 희망하지 않는 위치에서의 접촉을 방지할 수 있다. 또한, 230∼250℃ 정도의 가열로 충분하며, 400℃ 이상의 고온으로 할 필요가 없기 때문에, 배선 패턴(2)의 신축이 작아서, 누적 치수 어긋남을 발생하기 어렵다.
이상의 구성에 의해, 전술한 종래 기술에 의한, 열 압착에 의한 접합 방법과 NCP 등 저온에 의한 접합 방법의 문제점을 동시에 해결할 수 있다. 또한, 전술한 특허 문헌 2, 특허 문헌 3과 같은 종래 기술에는, 배선 패턴의 폭, 돌기 전극으로의 배선 패턴의 침입 등에 대해서는, 특별히 나타나 있지 않다.
여기서, COF(10)의 절연 테이프(1)의 평면도를 도 1에 도시한다. 도 1에 도시한 바와 같이, 절연 테이프(1) 중, 도시하지 않은 반도체 소자(3)가 탑재되는 영역(탑재 영역)(8a)에는, 솔더 레지스트(5)는 도포되어 있지 않다. 도시하지 않은 반도체 소자(3)의 돌기 전극(6)과 대향하는 영역(대향 영역)(8b)에 포함되는, 절연 테이프(1)의 배선 패턴(2)의 부분이, 접속부(4)이다. 이 접속부(4)는, 폭이 그 도중 부분에서부터 변화되어 있는 형상이다. 보다 상세하게는, 배선 패턴(2)의 접속부(4)는, 반도체 소자(3)에서의 외주측보다도 중심측쪽이, 폭이 가는 형상으로 되어 있다.
이러한 구성이라면, 도 2d에 도시한 바와 같이, 배선 패턴(2)이 돌기 전극(6)으로 들어가는 경우에, 예를 들면 배선 패턴(2)의 폭이 일정한 경우에 비해, 배선 패턴(2)이 돌기 전극(6)으로 들어가는 형상이 복잡한 것이기 때문에, 접속을 보다 강고하게 할 수 있게 된다.
또한, 절연 테이프(1)에서, 반도체 소자(3)가 탑재되는 영역의 외주측으로부터 중심측을 향해 배선 패턴(2)을 배치하고 있기 때문에, 돌기 전극(6)에 대하여 접속부(4)가 반도체 소자(3)의 중심측을 향해 위치 결정하는 형상으로 된다.
보다 상세하게는, 도 3에 도시한 바와 같이 절연 테이프(1) 상에서, 배선 패턴(2)의 폭이 가늘어져 있는 영역의 길이 X는, 반도체 소자(3)의 돌기 전극(6)의 영역의 길이 Y에 대하여, Y/3≤X≤2Y/3 정도로 하는 것이 바람직하다. 이와 같이 하면, 돌기 전극(6)과 배선 패턴(2)의 접속부(4)를 접합할 때에, 위치 어긋남이 발생한 경우라도, 배선 패턴(2)의 가는 폭부를, 반도체 소자(3)의 돌기 전극(6)에 접 하기 쉽게 할 수 있다. 예를 들면, 길이 X가 길이 Y의 1/3 정도보다 작으면, 전술한 효과가 작아진다. 또한, 길이 X가 길이 Y의 2/3 정도보다 크면, 배선 패턴(2)의 폭이 넓은 부분이 들어가는 면적이 작아져서, 접속 강도가 감소된다.
또한, 본 실시예의 COF(10)는, 230∼250℃ 정도의 저온에 의한 접합 기술을 이용하여 제조되어 있다. 이 때문에, 접합 시에, 접속부(4)를 포함하는 배선 패턴(2)의 신축을 작게 할 수 있다. 따라서, 배선 패턴(2)의 누적 치수 어긋남에 의한, 접속 불량의 발생을 적게 할 수 있다.
또한, 신축이 발생한 경우 등에, 배선 패턴(2)이 변형되었다고 하여도, 배선 패턴(2)과 반도체 소자(3) 사이에 절연성 수지(7)가 개재되기 때문에, 배선 패턴(2)과 반도체 소자(3) 간의 접촉의 가능성을 매우 적게 할 수 있다. 따라서, 엣지 터치(접촉 불량)를 방지할 수 있다.
여기서, 전술한 종래의 NCP 등에 의한 COF는, 가압에 의한 접촉과 수지의 경화 수축만으로 접속되어 있다. 이 때문에, 반도체 소자의 돌기 전극과 절연 테이프의 배선 패턴 간의 접속 신뢰성이 그다지 좋은 것이 아니다.
한편, 본 실시예의 COF의 구성에 따르면, 비교적 강고한 접속을 확보할 수 있기 때문에, 종래의 NCP 등에 비해, 반도체 소자(3)의 돌기 전극(6)과 절연 테이프(1)의 배선 패턴(2) 간의 접속 신뢰성, 및 수율을, 종래 TCP 배열 정도로 향상시킬 수 있다.
또한, 배선 패턴(2)의 신축량에 영향을 미치는 요인은, 온도뿐만 아니라, 배선 패턴의 폭, 배선 패턴 피치, 배선 패턴 간의 스페이스, 절연 테이프의 재질, 두 께, 흡습량, 예비 가열의 유무, 예비 가열을 포함하는 가열 시간, 등 영향을 주는 요인은 매우 많다. 이 때문에, 종래의 구성과 본 실시예의 구성을, 수치를 이용하여 비교하기란 곤란하다.
〔변형예 1〕
전술한 실시예의 변형예에 대하여 설명한다. 전술한 실시예에서는, 가압한 후에, (저온) 가열하고, 경화시키는 등의 제조 수순의 COF에 대하여 설명하였지만, 본원은 이것에 한하는 것은 아니다. 이하에 설명한 바와 같이, COF는, 가열에 의해 팽창한 후에 가압하고, 경화시키는 등의 수순으로 제조하여도 된다. 또한, 본 변형예의 COF는, 전술한 실시예와 제조 수순 이외의 구성은 동일하다. 예를 들면, 본 변형예의 COF는, 도 1에 도시하는 구성을 갖고 있다. 이 때문에, 이하에서는 동일한 기능을 갖는 부재, 수단에는 동일한 부호를 붙여서 참조하며, 설명은 생략한다.
먼저 도 2a와 마찬가지의 도 4a, 도 2b와 마찬가지의 도 4b에 도시한 바와 같이, 절연 테이프(1) 상에 배선 패턴(2)을 배치하고, 접속부(4)를 설치하며, 솔더 레지스트(5)를 도포하고, 절연성 수지(7)를 도포한다.
다음으로, 본 변형예에서는, 도 4c에 도시한 바와 같이, 화살표 D2와 같은 가열 방향으로 가열한 상태에서, 반도체 소자(3)의 돌기 전극(6)을 배선 패턴(2)의 접속부(4)에 대향시키며, 위치 정렬한다. 이 상태에서는, 절연 테이프(1), 배선 패턴(2)이, 화살표 D3으로 나타낸 바와 같이 열 팽창되어 있으며, 돌기 전극(6)과 배선 패턴(2)은, 그 팽창한 위치에 위치 정렬된다.
계속하여, 도 4d에 도시한 바와 같이, 반도체 소자(3)를 화살표 D1 방향으로 가압한 상태에서 가열한다. 이것에 의해, 돌기 전극(6)과 배선 패턴(2)는, 절연 테이프(1)가 열 팽창한 위치에서 접속된다.
또한, 가열의 진행에 의해, 절연성 수지(7)가 가열 경화된다.
그 후, 도 4e에 도시한 바와 같이, 상온에서 냉각한다. 이것에 의해, 절연 테이프(1)의 열 수축과 절연성 수지(7)의 경화 수축이, 화살표 D4, 화살표 D5의 방향으로 각각 발생한다. 배선 패턴(2)은 도 1에 도시하는 접속부(4)의 구성이며, 이 접속부(4)는 대향하는 돌기 전극(6)으로 들어가도록 접속된다. 이 때문에, 본 변형예의 COF(10a)에서는, 도 4e에 나타내는 화살표 D4, 화살표 D5의 방향으로 힘이 발생함으로써, 반도체 소자(3)의 돌기 전극(6)과 절연 테이프(1)의 배선 패턴(2)이, 접속부(4)에서 보다 강고하게 고정(접속)된다. 즉, 접속부(4)의 형상이 걸려 있는 형상으로 되어 있어서, 접속 강도를 높일 수 있다. 따라서, 접속 신뢰성, 수율을 더욱 향상시킬 수 있다.
〔변형예 2〕
다른 변형예에 대하여 설명한다. 전술한 실시예에서는, 배선 패턴(2)의 형상이, 반도체 소자(3)의 돌기 전극(6)에 대향하는 부분의 도중에서 폭이 변화되어 있는 형상이었다. 보다 상세하게는, 배선 패턴(2)의 폭이, 반도체 소자의 외주측보다 중심측에서 가늘어져 있는 형상이었다.
그러나, 이것에 한하는 것은 아니다. 본 변형예에 나타낸 바와 같이, 배선 패턴은, 반도체 소자(3)의 돌기 전극(6)에 대향하는 영역의 도중까지밖에 설치되어 있지 않는 구성이어도 무방하다. 즉, 도 5에 도시한 바와 같이 배선 패턴(2)의 선단부를 대향 영역(8b)에 배치하는 구성이어도 된다. 이하에서는, 전술한 실시예와 동일한 기능을 갖는 부재, 수단에는 동일한 부호를 붙여서 참조하며, 설명은 생략한다.
본 변형예의 COF(10b)의 절연 테이프(1)는, 도 5에 도시한 바와 같이, 절연 테이프(1) 상의 배선 패턴(2a)을, 대응하는 반도체 소자(3)의 돌기 전극(6) 간의 거리보다도, 마주보는 선단간의 거리가 길어지도록 한 구성이다.
이 COF(10b) 제조의 수순에 대하여, 도 6a ∼ 6d에 기초하여 설명한다.
먼저, 도 2a와 마찬가지의 도 6a, 도 2b와 마찬가지의 도 6b에 도시한 바와 같이, 절연 테이프(1) 상에 상기 구성의 배선 패턴(2a)을 배치하고, 접속부(4a)를 설치하며, 솔더 레지스트(5)를 도포하고, 절연성 수지(7)를 도포한다.
그리고, 도 6c에 도시한 바와 같이, 배선 패턴(2a)의 접속부(4a)에는, 반도체 소자(3)의 돌기 전극(범프)(6)을 대향시키며, 펄스 가열 툴(도시 생략)을 이용하여 화살표 D1 방향으로 가압한다.
도 6d에 도시한 바와 같이, 가압한 상태에서 230∼250℃ 정도로 가열하고, 반도체 소자(3)를 절연성 테이프(1)의 표면 상에 접합하여 탑재한다. 이것에 의해, 반도체 소자(3)의 돌기 전극(6)이, 절연 테이프(1)의 표면 상에 배치된 배선 패턴(2a)의 대응하는 접속부(4a)와, 전기적으로 접속된다. 그리고, 절연성 수지(7)의 열 경화에 의해, 반도체 소자(3)가 밀봉된다. 그 후, 펄스 가열 툴의 온도를 상온 부근까지 내린 후, 가압을 해제한다.
도 7에 도시한 바와 같이, 도 6d에 나타내는 B-B’선 단면에서는, 돌기 전극(6)으로 배선 패턴(2a)의 접속부(4a)가 들어가는 구성으로 된다.
이상과 같이, 본 변형예의 COF(10b)에서는, 도 5에 도시한 바와 같이, 절연 테이프(1) 상의 배선 패턴(2a)의 접속부(4a)가, 반도체 소자(3)의 돌기 전극(6)과 대향하는 영역의 도중까지만 설치되어 있는 형상이다. 이 형상이라면, 배선 패턴(2a)의 접속부(4a)가 돌기 전극(6)으로 들어가는 경우에, 배선 패턴(2a)의 접속부(4a)와 돌기 전극(6) 간의 접촉 면적으로서, 소정의 면적을 확보할 수 있다. 이 때문에, 배선 패턴(2a)의 접속부(4a)와 돌기 전극(6) 간의 접속을, 소정의 강고한 접속으로 할 수 있다.
또한, 절연 테이프(1)에서, 반도체 소자(3)가 탑재되는 영역의 외주측으로부터 중심측을 향해 배선 패턴(2a)을 배치하고 있기 때문에, 돌기 전극(6)에 대하여 접속부(4a)가 반도체 소자(3)의 중심측을 향해 위치 결정하는 형상으로 된다.
또한, 보다 상세하게는, 도 8에 도시한 바와 같이 반도체 소자(3)의 돌기 전극(6)의 영역의 길이 Z에 대하여, 배선 패턴(2a)의 접속부(4a)를 설치하지 않은 부분의 길이 W는, Z/3≤W≤2Z/3 정도로 하는 것이 바람직하다. 이와 같이 하면, 돌기 전극(6)과 배선 패턴(2a)의 접속부(4a)를 접합할 때에, 위치 어긋남이 발생한 경우라도, 배선 패턴(2a)의 선단부가, 반도체 소자(3)의 돌기 전극(6)에 접하도록 할 수 있다. 예를 들면, 길이 W가 길이 Z의 1/3 정도보다 작으면, 상술한 효과가 작아진다. 또한, 길이 W가 길이 Z의 2/3 정도보다 크면, 배선 패턴(2a)의 접속부(4a)가 들어가는 면적이 작아져서, 접속 강도가 감소한다.
〔변형예 3〕
또 다른 변형예에 대하여 설명한다. 본 변형예는, 전술한 변형예 2에 대한 변형예이다. 전술한 실시예에서는, 배선 패턴(2a)의 폭이, 반도체 소자(3)의 돌기 전극(6)에 대향하는 부분보다도 가는 형상인 경우에 대하여 설명하였지만, 이것에 한하는 것은 아니다.
즉, 도 9에 도시한 바와 같이, 배선 패턴에서의 접속부(4c)의 폭이, 반도체 소자(3)의 돌기 전극(6)에 대향하는 부분보다도 굵은 형상이어도 된다. 이 도 9는, 변형예 2에서의 도 6d의 B-B’선 단면에 상당한다. 또한, 이하에서는, 전술한 실시예와 동일한 기능을 갖는 부재, 수단에는 동일한 부호를 붙여서 참조하며, 설명은 생략한다.
이와 같이, 배선 패턴의 폭이 굵은 형상이라도, 배선 패턴이, 반도체 소자(3)의 돌기 전극(6)과 대향하는 영역의 도중까지만 설치되어 있기 때문에, 배선 패턴이 돌기 전극(6)으로 들어가는 경우에, 배선 패턴(2a)의 접속부(4c)와 돌기 전극(6) 간의 접속 상태로서, 소정의 강도를 확보할 수 있다. 따라서, 배선 패턴과 돌기 전극(6) 간의 접속을, 소정의 강고한 접속으로 할 수 있다.
즉, 절연 테이프의 배선 패턴이, 반도체 소자의 돌기 전극의 반도체 소자 중심측의 일부를 남기고 돌기 전극으로 들어가거나, 혹은 눌러서 찌부려서 접속되어 있기 때문에, 돌기 전극의 폭보다 배선 패턴의 폭이 큰 경우라도, 배선 패턴의 폭이 작은 경우와 동등한 접속 신뢰성을 얻을 수 있다.
여기서, 절연 테이프(1)의 배선 패턴의 폭을 가늘게 마무리하는 것이 어려운 경우가 있다. 예를 들면, FPC(Flexible Printed Circuits) 메이커의 에칭 기술에서는, 절연 테이프의 배선 패턴의 폭을 가늘게 마무리하는 것이 어렵기 때문에, 반도체 소자의 돌기 전극의 폭보다 배선 패턴의 폭이 커지는 경우를 생각할 수 있다. 그와 같은 경우에, 본 변형예의 구성을 이용하면, 접속을 강고하게 한 COF를 얻을 수 있다.
또한, 종래의 TCP의 테이프 메이커에서는, 배선 패턴의 폭을 가늘게 하는 점에 대해서는 문제는 없다. 한편, 종래의 NCP 등은, 가압에 의한 접촉과 수지의 경화 수축만으로 접속되어 있기 때문에, 돌기 전극의 폭보다 배선 패턴의 폭이 큰 경우에는, 접속 신뢰성이 보다 낮은 것으로 된다.
〔변형예 4〕
또 다른 변형예에 대하여 설명한다. 본 변형예는, 전술한 변형예 2에 대한 변형예이다. 본 변형예에 도시한 바와 같이 반도체 소자(3)와 절연 테이프(1) 사이에 도포하는 절연성 수지(7a)에는, 도전성 입자(14)를 분산시켜도 된다. 이하에서는, 전술한 실시예와 동일한 기능을 갖는 부재, 수단에는 동일한 부호를 붙여서 참조하며, 설명은 생략한다.
즉, 도 6a와 마찬가지의 도 10a에 도시한 바와 같이 절연 테이프(1) 상에 배선 패턴(2a)을 배치하고, 접속부(4a)를 설치하며, 솔더 레지스트(5)를 도포한다.
그리고, 도 10b에 도시한 바와 같이, 도선성 입자(14)를 분산시킨 절연성 수지(7a)를 도포한다. 도전성 입자(14)의 재질은, 특별히 한정되는 것은 아니다. 예를 들면, 도전성 입자(14)로서, 금 코트 수지 입자, 니켈 입자 등을 이용할 수 있다.
그 후, 도 10c에 도시한 바와 같이 배선 패턴(2a)의 접속부(4a)에 반도체 소자(3)의 돌기 전극(범프)(6)을 대향시켜, 펄스 가열 툴(도시 생략)을 이용하여 화살표 D1 방향으로 가압한다. 도 10d에 도시한 바와 같이, 가압한 상태에서 230∼250℃ 정도로 가열하고, 반도체 소자(3)를 절연성 테이프(1)의 표면 상에 접합하여 탑재한다. 이것에 의해, 반도체 소자(3)의 돌기 전극(6)이, 절연 테이프(1)의 표면 상에 배치된 배선 패턴(2a)의 대응하는 접속부(4a)와, 전기적으로 접속된다. 그리고, 절연성 수지(7)의 열 경화에 의해, 반도체 소자(3)가 밀봉된다. 그 후, 펄스 가열 툴의 온도를 상온 부근까지 내린 후, 가압을 해제한다.
이상과 같이, 본 발명에 따른 반도체 장치는, 복수의 배선 패턴이 배치된 절연 테이프와, 상기 배선 패턴을 통해 상기 절연 테이프에 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자를 구비한 반도체 장치에서, 상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되기 위한 접속부를 설치함과 함께, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 배치하고 있으며, 상기 절연 테이프의 배선 패턴에서의 상기 접속부가, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 것을 특징으로 한다.
또한, 상기 구성에서, 상기 절연 테이프의 배선 패턴은, 상기 반도체 소자가 탑재되는 영역의 외주측으로부터 중심측을 향해 배치되어 있는 구성이어도 된다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 배선 패턴의 상기 접속부의 형상을, 상기 배선 패턴의 상기 접속부에 인접하는 상기 접속부 이외의 부분의 형상과 상이하게 하고 있는 것을 특징으로 한다.
이와 같이, 접속부의 형상을, 접속부에 인접하는 부분의 형상과 상이하게 한 것으로 하면, 접속부가 돌기 전극으로 들어가게 되어 접속된 경우에, 접속부를 걸림부로서 이용하여, 접속부와 돌기 전극 간의 접합을 강고한 것으로 할 수 있다.
한편, 접속부의 형상이 접속부에 인접하는 부분과 동일하면, 접속부와 돌기 전극 간에 걸릴 수 없다. 이 때문에, 강도를 그만큼 향상시킬 수는 없다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 배선 패턴의 변이, 상기 접속부에서, 상기 배선 패턴이 연장되는 방향으로 평행하지 않는 부분을 포함하고 있는 것을 특징으로 한다.
이와 같이, 접속부가 배선 패턴이 연장되는 방향으로 평행하지 않는 변을 포함하고 있으면, 접속부가 돌기 전극으로 들어가게 되어 접속된 경우에, 접속부를 걸림부로서 이용하여, 접속부와 돌기 전극 간의 접합을 강고한 것으로 할 수 있다.
한편, 접속부의 형상이 접속부에 인접하는 부분과 동일하면, 접속부와 돌기 전극 간에 걸릴 수 없다.
또한, 전술한 반도체 장치를, 상기 배선 패턴의 상기 접속부에서의 변의 형상은, 그 변을 구분한 부분에 평행한 독립된 방향이, 적어도 2 이상 있는 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 배선 패턴의 접속부는, 상기 배선 패턴의 폭이 적어도 일부에서 가늘어지도록 형성되어 있는 것을 특징으로 한다.
이와 같이, 일부의 배선 패턴의 폭을 가늘며, 좁게 하여, 접속부를 걸림부로서 이용하고, 접속부와 돌기 전극 간의 접합을 강고한 것으로 할 수 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 배선 패턴의 접속부는, 상기 배선 패턴의 폭이, 상기 반도체 소자가 탑재되는 영역의 외주측보다 중심측에서 가늘어지도록 형성되어 있는 것을 특징으로 한다.
이와 같이, 배선 패턴의 폭을, 반도체 소자가 탑재되는 영역의 외주측보다 중심측에서 가늘어지도록 하여도 된다. 이에 의해, 접속부를 걸림부로서 이용하여, 접속부와 돌기 전극 간의 접합을 강고한 것으로 할 수 있다.
또한, 전술한 반도체 장치를, 이하와 같이 표현할 수도 있다. 즉, 배선 패턴을 복수 배치한 박막의 절연 테이프와, 상기 배선 패턴과 전기적으로 접속된 반도체 소자를 구비한 반도체 장치이며, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속한 반도체 장치에서, 상기 반도체 소자의 돌기 전극과 접속되는 상기 절연 테이프의 배선 패턴의 폭이, 상기 반도체 소자의 돌기 전극의 도중 부분에서, 상기 반도체 소자의 외주측보다 중심측에서 가늘어져 있으며, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 배선 패턴의 상기한 형상, 폭으로, 상기 반도체 소자의 돌기 전극으로 들어가거나, 혹은 일부를 눌러서 찌부려서 접속되는 구성의 COF 반도체 장치라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 걸친 상기 배선 패턴의 길이에 대한, 상기 배선 패턴의 폭이 가늘어져 있는 부분의 길이의 비율이, 1/3 이상 2/3 이하인 것을 특징으로 한다.
이러한 구성이라면, 돌기 전극과 배선 패턴의 접속부를 접합할 때에, 위치 어긋남이 발생한 경우라도, 배선 패턴의 가는 폭부를, 반도체 소자의 돌기 전극에 접하기 쉽게 할 수 있다. 예를 들면, 전술한 비율이 1/3 정도보다 작으면, 위치 어긋남에 의해, 가는 폭부가 돌기 전극의 외측으로 되게 되는 경우도 생각할 수 있어서, 얻어지는 효과가 작아진다. 또한, 전술한 비율이 2/3 정도보다 크면, 배선 패턴의 폭이 넓은 부분이 돌기 전극으로 들어가는 면적이 작아져서, 접속 강도가 감소한다.
또한, 상기 구성을, 상기 절연 테이프의 배선 패턴의 폭이 가늘어져 있는 길이가, 상기 반도체 소자의 돌기 전극의 길이의 1/3∼2/3 정도인 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 배선 패턴의 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역의 도중까지에만 상기 배선 패턴이 연장되어 있는 형상인 것을 특징으로 한다.
이와 같이 하여, 배선 패턴의 선단을 포함하는 영역을, 반도체 소자의 돌기 전극에 대향하는 영역에 포함시키도록 배치하여도 된다. 이러한 구성이라도, 접속 부를 걸림부로서 이용할 수 있어서, 접속부와 돌기 전극 간의 접합을 강고한 것으로 할 수 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 절연 테이프에서, 상기 반도체 소자가 탑재되는 영역의 외주측으로부터 중심측을 향해 상기 배선 패턴을 배치하고 있으며, 상기 접속부에서의, 상기 배선 패턴이 향하는 방향의 선단부는, 서로 마주보는 상기 배선 패턴끼리가 마주보는 선단간의 거리가, 대응하는 상기 반도체 소자의 돌기 전극 간의 거리보다 길어져 있는 구성이다.
이러한 구성이라면, 절연 테이프의 배선 패턴이, 반도체 소자의 돌기 전극의 반도체 소자 중심측의 일부를 남기고 돌기 전극으로 들어간다. 이와 같이 하면, 각 접속부가, 반도체 소자의 외주에서 중심측을 향하도록 배치되므로, 접합을 보다 강고한 것으로 할 수 있다.
또한, 전술한 반도체 장치를, 이하와 같이 표현할 수도 있다. 즉, 배선 패턴을 복수 배치한 박막의 절연 테이프와, 상기 배선 패턴과 전기적으로 접속된 반도체 소자를 구비한 반도체 장치이며, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속한 반도체 장치에서, 상기 절연 테이프의 배선 패턴이 마주보는 선단간의 거리가, 대응하는 상기 반도체 소자의 돌기 전극 간의 거리보다 길게, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 상기 반도체 소자의 돌기 전극의 반도체 소자 중심측의 일부를 남기고 돌기 전극으로 들어가거 나, 혹은 눌러서 찌부려서 접속되는 것을 특징으로 하는 COF 반도체 장치라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 걸친 상기 배선 패턴의 길이에 대한, 상기 배선 패턴이 연장되어 있는 부분의 길이의 비율이, 1/3 이상 2/3 이하 정도인 것을 특징으로 한다.
이러한 구성이라면, 돌기 전극과 배선 패턴의 접속부를 접합할 때에, 위치 어긋남이 발생한 경우라도, 배선 패턴의 선단부를, 반도체 소자의 돌기 전극에 접하도록 할 수 있다. 예를 들면, 전술한 비율이 2/3 정도보다 크면, 위치 어긋남에 의해, 선단부가 돌기 전극의 외측으로 되게 되는 경우도 생각할 수 있어서, 얻을 수 있는 효과가 작아진다. 또한, 전술한 비율이 1/3 정도보다 작으면, 배선 패턴의 폭이 넓은 부분이 돌기 전극으로 들어가는 면적이 작아져서, 접속 강도가 감소한다.
또한, 상기 구성을, 상기 절연 테이프의 배선 패턴이 상기 반도체 소자의 돌기 전극으로 들어가거나, 혹은 눌러서 찌부려서 접속되는 길이가, 상기 반도체 소자의 돌기 전극의 길이의 1/3∼2/3 정도인 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 절연 테이프의 배선 패턴은, 폭이 넓은 부분에서의 폭이, 상기 반도체 소자의 돌기 전극의 폭보다 작은 것을 특징으로 한다.
이와 같이, 배선 패턴이 넓은 부분에서의 폭이, 반도체 소자의 돌기 전극의 폭보다 작은 구성이면, 예를 들면 배선 패턴의 형상을 접속부에서 다른 부분과 상이하게 한 경우에, 상이하게 하지 않은 경우에 비해, 배선 패턴과 돌기 전극 간의 접속 면적을 늘릴 수 있다. 이에 따라, 접합 강도를 향상시킬 수 있다.
또한, 상기 구성을, 상기 절연 테이프의 배선 패턴이 넓은 부분의 폭이, 상기 반도체 소자의 돌기 전극의 폭보다 작은 구성이라고 표현할 수도 있다. 또한, 상기 구성을, 상기 반도체 소자의 돌기 전극과 접속되는 측의 상기 절연 테이프의 배선 패턴의 폭이, 상기 반도체 소자의 돌기 전극의 폭보다 작은 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 절연 테이프의 배선 패턴은, 폭이 넓은 부분에서의 폭이, 상기 반도체 소자의 돌기 전극의 폭과 동일하거나, 또는 넓은 것을 특징으로 한다.
이러한 구성이라면, 배선 패턴의 폭이 돌기 전극의 폭보다 넓은 경우라도, 본 발명에 따른 구성을 적용할 수 있다.
여기서, 절연 테이프에 배선 패턴을 배치할 때, 경우에 따라서는 배선 패턴의 폭을 충분히 가늘게 마무리할 수 없는 경우가 있다. 상기 구성에 따르면, 이러한 경우라도 본 발명에 따른 구성을 적용하여, 접합 강도를 향상시킬 수 있다.
또한, 상기 구성을, 상기 절연 테이프의 배선 패턴이 넓은 부분의 폭이, 상기 반도체 소자의 돌기 전극의 폭과 동일하거나, 혹은 큰 구성이라고 표현할 수도 있다. 또한, 상기 구성을, 상기 반도체 소자의 돌기 전극과 접속되는 측의 상기 절연 테이프의 배선 패턴의 폭이, 상기 반도체 소자의 돌기 전극의 폭과 동일하거 나, 혹은 큰 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치는, 상기 구성에서, 상기 절연성 수지가 도전성 입자를 포함하고 있는 것을 특징으로 한다.
반도체 소자의 돌기 전극과 배선 패턴의 접속부 간의 전기적 접속을 보다 확실한 것으로 할 수 있다. 또한, 상기 구성을, 미리 상기 절연성 수지 내에 도전성 입자를 분산시키고 있는 구성이라고 표현할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 이상과 같이, 복수의 배선 패턴이 배치된 절연 테이프와, 상기 배선 패턴을 통해 상기 절연 테이프와 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자를 구비한 반도체 장치의 제조 방법에서, 상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되기 위한 접속부를 설치함과 함께, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 배치하는 준비 단계와, 상기 절연 테이프의 배선 패턴에서의 상기 접속부를, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 하여 상기 돌기 전극과 접속시키는 접속 단계를 포함하고 있는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 구성에서, 상기 접속 단계를, 상기 절연 테이프를 가열에 의해 열 팽창시킨 상태에서 행하는 것을 특징으로 한다.
이러한 구성이라면, 절연성 수지를 가열 경화시키고, 상온으로 냉각한 후에 는, 절연 테이프의 열 수축과 절연성 수지의 경화 수축에 의해, 반도체 소자의 돌기 전극과 절연 테이프의 배선 패턴의 접속부를 보다 강고하게 고정(접속)할 수 있다.
또한, 상기 구성의 반도체 장치의 제조 방법을, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속할 때에, 상기 절연 테이프가 가열에 의해 열 팽창된 상태의 위치에서 접속함과 함께, 상기 절연성 수지를 가열 경화시키고 있으며, 상온으로 냉각된 후에는, 상기 절연 테이프의 열 수축과 상기 절연성 수지의 경화 수축에 의해, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴 간의 접속부가 보다 강고하게 고정(접속)되는 구성의 COF 반도체 장치의 제조 방법이라고 표현할 수도 있다.
이상과 같이, 반도체 소자의 돌기 전극과 절연 테이프의 배선 패턴을 접속함과 함께 절연성 수지를 경화시킬 때에, 절연 테이프의 배선 패턴이, 배선 패턴의 상기한 형상, 폭으로, 반도체 소자의 돌기 전극으로 들어가거나, 혹은 일부를 눌러서 찌부려서 접속되어 있어서, 비교적 강고한 접속을 확보할 수 있다. 이 때문에, 종래의 NCP 등에 비해, 반도체 소자의 돌기 전극과 절연 테이프의 배선 패턴 간의 접속 신뢰성, 및 수율을, 종래 TCP 배열 정도로 향상시킬 수 있다.
또한, 전술한 바와 같이 접속 및 밀봉된 COF는, 배선 패턴을 복수 배치한 박막의 절연 테이프와, 상기 배선 패턴과 전기적으로 접속된 반도체 소자를 구비하며, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속한 반도체 장치이다. 그리고, 이 반도체 장치는, 상기 반도체 소자의 돌기 전극과 상기 박막 절연 테이프의 배선 패턴 간의 접속 신뢰성, 및 수율을 향상시키기 위해, 이하a∼(c)의 구성을 갖는 것을 특징으로 한다.
(a) 상기 반도체 소자의 돌기 전극이나 상기 절연 테이프의 배선 패턴의 재질, 도금 사양에 상관없이, 상기 반도체 소자의 돌기 전극과 접속되는 상기 절연 테이프의 배선 패턴의 폭이, 상기 반도체 소자의 돌기 전극의 도중 부분(돌기 전극의 길이의 1/3∼2/3 정도)에서, 상기 반도체 소자의 외주측보다 중심측에서 가늘어져 있으며, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 배선 패턴의 상기한 형상 및 폭으로, 상기 반도체 소자의 돌기 전극으로 들어가거나, 혹은 일부를 눌려서 찌부려서 접속되는 구성.
(b) 상기 절연 테이프의 배선 패턴이 마주보는 선단간의 거리가, 대응하는 상기 반도체 소자의 돌기 전극 간의 거리보다 길게, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 상기 반도체 소자의 돌기 전극의 반도체 소자 중심측의 일부(돌기 전극의 길이의 1/3∼2/3 정도)를 남기고 돌기 전극으로 들어가거나, 혹은 눌려서 찌부려서 접속되는 구성.
(c) 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속할 때 에, 상기 절연 테이프가 가열에 의해 열 팽창된 상태의 위치에서 접속함과 함께, 상기 절연성 수지를 가열 경화시키고 있으며, 상온으로 냉각된 후에는, 상기 절연 테이프의 열 수축과 상기 절연성 수지의 경화 수축에 의해, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴 간의 접속부가 보다 강고하게 고정(접속)되는 구성.
또한, 전술한 구성에 따르면, 상기의 반도체 소자의 돌기 전극이나 상기 절연 테이프의 배선 패턴의 재질, 도금 사양에 상관없이, 상기 반도체 소자의 돌기 전극과 접속되는 상기 절연 테이프의 배선 패턴의 폭이, 상기 반도체 소자의 돌기 전극의 도중 부분(돌기 전극의 길이의 1/3∼2/3 정도)에서, 상기 반도체 소자의 외주측보다 중심측에서 가늘어져 있으며, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 배선 패턴의 상기한 형상, 폭으로, 상기 반도체 소자의 돌기 전극으로 들어가거나, 혹은 일부를 눌려서 찌부려서 접속되는 것, 상기 절연 테이프의 배선 패턴이 마주보는 선단간의 거리가, 대응하는 상기 반도체 소자의 돌기 전극 간의 거리보다 길게, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속함과 함께 상기 절연성 수지를 경화시킬 때에, 상기 절연 테이프의 배선 패턴이, 상기 반도체 소자의 돌기 전극의 반도체 소자 중심측의 일부(돌기 전극의 길이의 1/3∼2/3 정도)를 남기고 돌기 전극으로 들어가거나, 혹은 눌려서 찌부려서 접속되는 것, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 개재시키고, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴을 접속할 때에, 상기 절연 테이프가 가열에 의해 열 팽창된 상태의 위치에서 접속함과 함께, 상기 절연성 수지를 가열 경화시키고 있으며, 상온으로 냉각된 후에는, 상기 절연 테이프의 열 수축과 상기 절연성 수지의 경화 수축에 의해, 상기 반도체 소자의 돌기 전극과 상기 절연 테이프의 배선 패턴 간의 접속부가 보다 강고하게 고정(접속)됨으로써, 상기 반도체 소자의 돌기 전극과 상기 박막 절연 테이프의 배선 패턴 간의 접속 신뢰성, 및 수율을 종래 TCP 배열 정도로 향상시킬 수 있다.
이상과 같이, 본 발명에 따른 반도체 장치는, 절연 테이프의 배선 패턴에서의, 반도체 소자의 돌기 전극에 대향하는 영역에, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되기 위한 접속부를 설치함과 함께, 상기 반도체 소자와 상기 절연 테이프 사이에 절연성 수지를 배치하고 있으며, 상기 절연 테이프의 배선 패턴에서의 상기 접속부가, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 구성이다.
이러한 구성이라면, 배선 패턴의 접속부와 반도체 소자의 돌기 전극 간의 접합 강도를 높일 수 있다.
예를 들면, 이 구성에서, 배선 패턴의 접속부의 형상을 인접하는 위치와 상이하며, 또한 배선 패턴의 변이 배선 패턴이 연장되는 방향으로 평행하지 않는 부분을 포함하고 있도록 한다. 또한, 예를 들면, 배선 패턴의 접속부는 폭이 적어도 일부에서 가늘어지도록 하고, 또한 배선 패턴의 폭이, 반도체 소자가 탑재되는 영역의 외주측보다 중심측에서 가늘어지도록 한다. 또한, 예를 들면, 접속부가, 배 선 패턴의 선단부를 포함하고 있도록 한다. 이와 같이 하여, 효과를 높일 수 있다.
본 발명에 따른 반도체 장치는, 접속 신뢰성 및 수율을 향상시킬 수 있기 때문에, 낮은 코스트로 생산할 수 있어서, 대량 생산용 반도체 장치로서 이용할 수 있다.
전술한 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것이며, 본 발명은 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되며, 특허청구범위에 나타낸 범위 내에서 여러가지 변경이 가능하고, 실시 형태, 변경한 형태, 및 각 변형예에 각각 개시된 기술적 수단을 적절하게 조합하여 얻어지는 실시 형태에 대해서도, 본 발명의 기술적 범위에 포함된다.

Claims (16)

  1. 복수의 배선 패턴이 배치된 절연 테이프와,
    상기 배선 패턴을 통해 상기 절연 테이프에 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자와,
    상기 반도체 소자와 상기 절연 테이프 사이에 배치된 절연성 수지와,
    상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 설치되고, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되며, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 접속부
    를 포함하며,
    상기 배선 패턴의 접속부는, 상기 배선 패턴의 폭이, 상기 반도체 소자가 탑재되는 영역의 외주측보다 중심측에서 가늘어지도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 배선 패턴의 상기 접속부의 형상이, 상기 배선 패턴의 상기 접속부에 인접하는 상기 접속부 이외의 부분의 형상과 상이하게 되어 있는 반도체 장치.
  3. 제1항에 있어서,
    상기 배선 패턴의 변이, 상기 접속부에서, 상기 배선 패턴이 연장되는 방향으로 평행하지 않는 부분을 포함하고 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 배선 패턴의 접속부는, 상기 배선 패턴의 폭이 적어도 일부에서 가늘어지도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 걸친 상기 배선 패턴의 길이에 대한, 상기 배선 패턴의 폭이 가늘어져 있는 부분의 길이의 비율이, 1/3 이상 2/3 이하인 것을 특징으로 하는 반도체 장치.
  7. 복수의 배선 패턴이 배치된 절연 테이프와,
    상기 배선 패턴을 통해 상기 절연 테이프에 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자와,
    상기 반도체 소자와 상기 절연 테이프 사이에 배치된 절연성 수지와,
    상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 설치되고, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되며, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 접속부
    를 포함하며,
    상기 배선 패턴의 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역의 도중까지에만 상기 배선 패턴이 연장되어 있는 형상인 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 절연 테이프에서, 상기 반도체 소자가 탑재되는 영역의 외주측으로부터 중심측을 향해 상기 배선 패턴을 배치하고 있으며,
    상기 접속부에서의, 상기 배선 패턴이 향하는 방향의 선단부는, 상호 마주보는 상기 배선 패턴끼리가 마주보는 선단간의 거리가, 대응하는 상기 반도체 소자의 돌기 전극 간의 거리보다 길어져 있는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서,
    상기 접속부는, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 걸친 상기 배선 패턴의 길이에 대한, 상기 배선 패턴이 연장되어 있는 부분의 길이의 비율이, 1/3 이상 2/3 이하 정도인 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서,
    상기 절연 테이프의 배선 패턴은, 폭이 넓은 부분에서의 폭이, 상기 반도체 소자의 돌기 전극의 폭보다 작은 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 절연 테이프의 배선 패턴은, 폭이 넓은 부분에서의 폭이, 상기 반도체 소자의 돌기 전극의 폭과 동일하거나, 또는 넓은 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서,
    상기 절연성 수지가 도전성 입자를 포함하고 있는 것을 특징으로 하는 반도체 장치.
  13. 복수의 배선 패턴이 배치된 절연 테이프와,
    상기 배선 패턴을 통해 상기 절연 테이프에 전기적으로 접속되는 돌기 전극을 포함하는 반도체 소자와,
    상기 반도체 소자와 상기 절연 테이프 사이에 배치된 절연성 수지와,
    상기 절연 테이프의 배선 패턴에서의, 상기 반도체 소자의 돌기 전극에 대향하는 영역에 설치되고, 상기 반도체 소자의 돌기 전극을 변형시키면서 상기 돌기 전극으로 들어가게 되어 접속되며, 상기 절연성 수지를 밀어내고, 상기 반도체 소자의 돌기 전극으로 들어가게 되어 상기 돌기 전극과 접속되어 있는 접속부
    를 포함하며,
    상기 접속부와 상기 돌기 전극이, 상기 절연 테이프의 열 수축과 상기 절연성 수지의 경화 수축에 의해 접속되어 있는 반도체 장치.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020050028932A 2004-04-08 2005-04-07 반도체 장치 및 반도체 장치의 제조 방법 KR100727506B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004114683A JP3833669B2 (ja) 2004-04-08 2004-04-08 半導体装置および半導体装置の製造方法
JPJP-P-2004-00114683 2004-04-08

Publications (2)

Publication Number Publication Date
KR20060045563A KR20060045563A (ko) 2006-05-17
KR100727506B1 true KR100727506B1 (ko) 2007-06-12

Family

ID=35059752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028932A KR100727506B1 (ko) 2004-04-08 2005-04-07 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7304394B2 (ko)
JP (1) JP3833669B2 (ko)
KR (1) KR100727506B1 (ko)
CN (1) CN100390973C (ko)
TW (1) TWI265618B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087481A1 (en) * 2005-10-19 2007-04-19 Himax Technologies, Inc. Underfill aiding process for a tape
JP2007158081A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 実装基板および半導体装置
JP5076315B2 (ja) * 2005-12-26 2012-11-21 富士ゼロックス株式会社 配線基板及びフリップチップ実装構造
CN100463158C (zh) * 2006-08-21 2009-02-18 南茂科技股份有限公司 薄膜覆晶封装构造及其多层电路卷带结构
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
JP2012119368A (ja) * 2010-11-29 2012-06-21 Elpida Memory Inc 半導体装置の製造方法
KR102215881B1 (ko) * 2014-02-17 2021-02-17 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
JP6507374B2 (ja) * 2016-04-21 2019-05-08 パナソニックＩｐマネジメント株式会社 部品圧着装置及び部品圧着方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118370A (en) * 1986-11-07 1992-06-02 Sharp Kabushiki Kaisha LSI chip and method of producing same
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003152024A (ja) * 2001-11-14 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US227256A (en) * 1880-05-04 Cattle-stanchion
US3733685A (en) * 1968-11-25 1973-05-22 Gen Motors Corp Method of making a passivated wire bonded semiconductor device
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US6414506B2 (en) * 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
JP2938344B2 (ja) * 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JPH10262430A (ja) * 1997-03-25 1998-10-06 Yasoji Harada 土壌内付与物供給装置
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
JPH11251363A (ja) 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
JP3494940B2 (ja) 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP3512772B2 (ja) * 2001-12-26 2004-03-31 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3722137B2 (ja) 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JP4056424B2 (ja) 2003-05-16 2008-03-05 シャープ株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118370A (en) * 1986-11-07 1992-06-02 Sharp Kabushiki Kaisha LSI chip and method of producing same
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003152024A (ja) * 2001-11-14 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2005302901A (ja) 2005-10-27
TWI265618B (en) 2006-11-01
JP3833669B2 (ja) 2006-10-18
CN1684249A (zh) 2005-10-19
US20050224939A1 (en) 2005-10-13
US7304394B2 (en) 2007-12-04
CN100390973C (zh) 2008-05-28
KR20060045563A (ko) 2006-05-17
TW200605305A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100727506B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100788076B1 (ko) 반도체 장치 및 그 제조 방법
JP3558921B2 (ja) テープキャリア並びにテープキャリア型半導体装置の製造方法
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP5009576B2 (ja) 半導体装置の製造方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
JP4228677B2 (ja) 回路基板
JP3659133B2 (ja) 半導体装置の製造方法
JP3847693B2 (ja) 半導体装置の製造方法
JP5794833B2 (ja) 接続端子及びその製造方法、並びにソケット
JP4072693B2 (ja) 半導体装置の製造方法
US7413935B2 (en) Semiconductor device and method of fabricating the same
KR20050037384A (ko) 반도체 장치 및 그 제조 방법, 전자 모듈 및 전자 기기
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2004247621A (ja) 半導体装置およびその製造方法
JP3813766B2 (ja) プリント配線基板の接続構造
KR100749592B1 (ko) 반도체 장치 및 그 제조방법
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2009032948A (ja) Ｉｃチップ及びｉｃチップの実装方法
JP3936060B2 (ja) グリッドアレイの製造方法
JP2003031615A (ja) 半導体装置の実装構造体及び実装方法
JP2005197344A (ja) プリント配線基板及びその製造方法
JP2002124531A (ja) 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造
JP2011228387A (ja) 半導体装置およびその製造方法
JPH0385740A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee