KR100788076B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100788076B1
KR100788076B1 KR1020040034221A KR20040034221A KR100788076B1 KR 100788076 B1 KR100788076 B1 KR 100788076B1 KR 1020040034221 A KR1020040034221 A KR 1020040034221A KR 20040034221 A KR20040034221 A KR 20040034221A KR 100788076 B1 KR100788076 B1 KR 100788076B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
electrode
protrusion
resin
film substrate
Prior art date
Application number
KR1020040034221A
Other languages
English (en)
Other versions
KR20040099152A (ko
Inventor
세꼬도시하루
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040099152A publication Critical patent/KR20040099152A/ko
Application granted granted Critical
Publication of KR100788076B1 publication Critical patent/KR100788076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00—Other details not peculiar to particular types of valves or cut-off apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치는 표면에 배선 패턴을 갖는 필름 기판, 표면에 전극을 가지며 필름 기판에 장착되는 반도체 칩, 및 필름 기판과 반도체 칩 사이에 제공되는 절연성 수지부를 포함하며, 수지부는, 필름 기판 및 반도체 칩 중 적어도 하나에 절연성 수지를 도포하고 반도체 칩이 필름 기판에 장착될 때 필름 기판과 반도체 칩 사이의 공간을 수지로 채움으로써 형성되며, 배선 패턴은, 반도체 칩의 전극 쪽으로 테이퍼 단면 형상의 돌기부를 가지며, 이 돌기부가 전극에 관입되어 전극과 전기적으로 접속된다.
필름 기판, 반도체 칩, 절연성 수지부, 배선 패턴, 돌기부

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR}
도 1은 본 발명의 제1 실시예에 따른 COF 반도체 장치의 개략적인 구성을 나타내는 도면.
도 2는 도 1의 A-A 라인을 따라 획득된 COF 반도체 장치의 단면도.
도 3(a) 내지 도 7(a) 그리고 도 3(b) 내지 도 7(b)는 각각의 단계에서 제공되는 개략적인 구성들(도 1에 대응) 및 단면들(도 2에 대응)을 설명하는 본 발명의 제1 실시예에 따른 COF 반도체 장치의 제조 공정 단계를 설명하기 위한 도면.
도 8(a) 및 도 9(a) 그리고 도 8(b) 및 도 9(b)는 각각의 단계에서 제공되는 개략적인 구성들(도 1에 대응) 및 단면들(도 2에 대응)을 설명하는 본 발명의 제2 실시예에 따른 COF 반도체 장치의 제조 공정 단계를 설명하기 위한 도면.
도 10은 본 발명의 제3 실시예에 따른 COF 반도체 장치의 확대된 부분도.
도 11(a) 내지 도 13(a) 그리고 도 11(b) 내지 도 13(b)는 각각의 단계에서 제공되는 개략적인 구성들(도 1에 대응) 및 단면들(도 2에 대응)을 설명하는 본 발명의 제3 실시예에 따른 COF 반도체 장치의 제조 공정 단계를 설명하기 위한 도면.
도 14는 본 발명의 제4 실시예에 따른 COF 반도체 장치의 개략적인 구성을 나타내는 도면.
도 15는 도 14의 B-B 라인을 따라 획득된 COF 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 필름 기판
2 : 배선 패턴
3 : 반도체 칩
4 : 돌기부
5 : 솔더 레지스트
6 : 범프 전극
7 : 수지
10 : COF 반도체 장치
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 플렉시블 배선 기판 위에 반도체 칩이 압착 및 장착된 반도체 장치와 그 제조 방법에 관한 것이다.
본 발명의 종래 기술로서는, 다음과 같은 것이 알려져 있다.
(1) 다음의 단계들을 포함하는 반도체 장치의 제조 방법: Au로 이루어지는 범프 전극을 갖는 반도체 칩을 플렉시블 배선 기판 위의 사전설정된 위치에 중첩하는 단계; 반도체 칩을 플렉시블 배선 기판에 범프 전극당 0.1∼0.3N의 압력으로 가 압하면서 400∼450℃의 상대적으로 높은 온도로 가열하여 플렉시블 배선 기판의 배선 패턴과 반도체 칩의 범프 전극을 열압착하는 단계; 플렉시블 배선 기판과 반도체 칩의 사이에 열경화성 수지를 주입하는 단계; 그리고, 주입한 수지를 열경화시키는 단계(예를 들면, 일본특허 공개번호 제2001-176918호 참조).
(2) 다음의 단계들을 포함하는 반도체 장치의 제조 방법: 플렉시블 기판에 제공된 배선 패턴을 피복하기 위하여 플렉시블 기판의 표면 상에 광경화성 또는 열경화성의 수지를 도포하는 단계; 반도체 칩의 범프 전극에 대향하는 배선 패턴이 있는 도포된 수지 위에 반도체 칩을 장착하는 단계; 배선 패턴과 범프 전극을 접촉시켜 배선 패턴과 범프 전극의 사이에 존재하는 수지를 압출하기 위하여 반도체 칩을 플렉시블 기판에 가압하는 단계; 그리고, 광조사 또는 150℃ 이하의 상대적으로 낮은 온도로 가열함으로써 수지를 경화시키는 단계(예를 들면, 일본특허 제1689504호 참조).
(3) 다음의 단계들을 포함하는 반도체 장치의 제조 방법: 배선 패턴을 피복하기 위하여 플렉시블 기판의 표면 상에 열경화성 수지를 도포하는 단계; 반도체 칩의 범프 전극에 대향하는 배선 패턴이 있는 도포된 수지 위에 반도체 칩을 장착하는 단계; 배선 패턴과 범프 전극을 접촉시켜 배선 패턴과 범프 전극의 사이에 존재하는 수지를 압출하기 위하여 통전에 의해 발열하는 펄스 가열 툴을 이용하여 반도체 칩을 플렉시블 기판에 가압하는 단계; 그리고, 수지를 경화시키기 위하여 플렉시블 기판에 가압된 반도체 칩을 100∼250℃의 상대적으로 낮은 온도로 가열하기 위하여 펄스 가열 툴에 통전하는 단계(예를 들면, 일본특허 제2039510호 참조).
(4) 다음의 단계들을 포함하는 반도체 장치의 제조 방법: 배선 패턴을 피복하기 위하여 플렉시블 기판의 표면 상에 자외선 경화성/열경화성 수지를 도포하는 단계; 반도체 칩의 범프 전극에 대향하는 배선 패턴이 있는 도포된 수지 위에 반도체 칩을 장착하는 단계; 배선 패턴과 범프 전극을 접촉시켜 배선 패턴과 범프 전극의 사이에 존재하는 수지를 압출하기 위하여 반도체 칩을 플렉시블 기판에 가압하는 단계; 플렉시블 기판에 가압된 반도체 칩의 수지에 자외선을 조사하여 반도체 장치 주변의 수지 일부분을 경화시키는 단계; 그리고, 가열하여 수지를 완전하게 경화시키는 단계(예를 들면, 일본특허 제2064463호 참조).
플렉시블 배선 기판 및 플렉시블 배선 기판 위에 장착된 반도체 칩을 포함하는 반도체 장치들은 TCP(Tape Carrier Package) 및 COF(Chip On Film) 반도체 장치로서 알려져 있다.
TCP 장치에 있어서, 플렉시블 배선 기판은 개방부 및 개방부 쪽으로 돌출한 선단(distal)을 갖는 배선 패턴을 포함하며, 반도체 칩은 개방부 쪽으로 돌출한 배선 패턴의 선단에 지지되도록 개방부 상에 장착된다.
이에 반하여 COF 장치에 있어서, 플렉시블 배선 기판은 TCP 장치에 제공된 것과 같은 개방부가 없으며, 반도체 칩은 플렉시블 배선 기판 위에 직접 장착된다.
최근, 반도체 칩은 감소된 피치에 정렬되는 핀(범프 전극)들의 개수가 증가하는 경향이다. COF 장치는 이러한 경향을 또한 따라야 한다.
COF 장치의 제조에 있어서, 반도체 칩을 플렉시블 배선 기판에 가압함으로써 반도체 칩이 플렉시블 배선 기판에 장착될 때, 배선 패턴을 변형하기 쉽다. 이 는 장착된 반도체 칩의 주변 에지(edge)들이 배선 패턴과 접촉함을 의미하는 소위 "에지 터치"에 의한 것이다. 이러한 문제를 처리하기 위하여, COF 제조 공정의 COF 장치 압착 및 밀봉시 MBB(Micro Bump Bonding) 방법, NCP(Non Conductive Paste) 방법, 및 ACP(Anisotropic Conductive Paste) 방법들이 이용된다.
MBB, NCP 및 ACP 방법들에 있어서, 범프 전극들은 상술한 종래 기술 (1)과 같이 400∼450℃의 상대적으로 높은 온도에서 배선 패턴에 열압착되는 것이 아니라, 상대적으로 낮은 온도인 100∼250℃에서 수지를 경화시킴으로써 배선 패턴에 고정 또는 접속된다. 그러므로, MBB, NCP 및 ACP 방법들은, COF 제조 공정을 위한 저온 압착 기술로서 분류된다.
COF 장치는 소형화, 박형화 및 경량화 뿐만 아니라 핀 개수의 증가 및 에지 터치 문제의 해결을 위한 요구 조건들을 만족시켜야 한다. 이러한 요구 조건들을 동시에 만족시키기 위하여, 반도체 칩에 접속되는 배선 패턴 접속 부분들의 피치가 감소되어야 하며, 플렉시블 배선 기판의 기재가 되는 절연 테이프의 두께 및 배선 패턴의 두께가 감소되어야 한다.
접속 부분들의 피치 감소 및 절연 테이프와 배선 패턴의 두께 감소에 대한 요구 조건들에 의해, 범프 전극들이 400∼450℃의 상대적으로 높은 온도에서 배선 패턴에 열압착되는 종래 기술 (1)의 제조 방법은 다음의 문제점들에 직면한다. 절연 테이프의 팽창 및 수축은 장착에 적합한 배선 패턴에 대한 범프 전극들의 배치에 상당한 영향을 미치며, 배선 패턴과 범프 전극간의 누적되는 치수의 차이를 발생시킨다. 이는, 배선 패턴과 범프 전극간의 접촉 면적을 충분하게 제공하지 못하 게 하며, 불충분한 전기적 접속이 발생한다. 더욱이, 반도체 칩이 플렉시블 배선 기판에 가압될 때, 박막화된 배선 패턴이 좀더 용이하게 변형된다. 그러므로, 에지 터치가 더욱 용이하게 발생한다.
종래의 제조 방법 (2) 내지 (4)(저온 압착 기술로서 분류됨)에 있어서, 반도체 칩은 상대적으로 낮은 온도에서 가열되기 때문에, 배선 패턴의 팽창에 의한 누적되는 치수의 차이는 발생하기 어렵다. 반도체 칩은 플렉시블 배선 기판 위에 이미 도포되고 플렉시블 배선 기판에 대해 가압된 수지 위에 장착되기 때문에, 배선 패턴과 반도체 칩의 주변 에지들 사이에 수지가 잔류한다. 그러므로, 배선 배턴이 변형되더라도 에지 터치는 발생하기 어렵다.
그러나, 종래의 제조 방법 (2) 내지 (4)에 있어서, 수지는 플렉시블 배선 기판과 반도체 칩 사이에 존재한다. 그러므로, 반도체 칩을 플렉시블 기판에 가압할 때, 반도체 칩의 전극들과 배선 패턴 사이에 부분적으로 존재하는 수지에 의해 반도체 칩이 미끄지기 쉽다. 따라서, 배선 패턴과 반도체 칩간의 위치 오프셋(offset)이 발생할 가능성이 있다. 더욱이, 배선 패턴과 범프 전극들 사이에 부분적으로 존재하는 수지는 전기적인 접속 불량을 발생시킬 수도 있다.
저온 압착 기술은 범프 전극들을 배선 패턴에 접속하기 위하여 이용되기 때문에, 플렉시블 배선 기판과 반도체 칩 사이에 존재하는 수지를 가압 및 경화시킴으로써 제공되는, 배선 패턴과 범프 전극들 사이의 접촉들에 의해 간단하게 접속이 이루어진다. 따라서, 범프 전극들은 더 작은 기계적 강도를 가지면서 배선 패턴에 접속된다. COF 장치가 저온 및 고온 또는 다습한 장소에서 반복적으로 사용되는 동안에, 반도체 칩은 플렉시블 기판으로부터 분리될 수도 있으며, 배선 패턴과 범프 전극들 사이의 전기적인 접속 불량이 발생할 수도 있다.
구체적으로 설명하면, 사용하는 동안 COF 장치가 온도 사이클에 의해 반복적으로 팽창 및 수축하고, 수분 흡수에 의해 부풀어지는 장소에서, COF 장치의 플렉시블 배선 기판 및/또는 반도체 칩은 플렉시블 배선 기판과 수지, 그리고 반도체 찹과 수지 사이의 열 팽창 계수가 다르기 때문에 수지로부터 쉽게 분리된다.
더욱이, 가열하는 동안에 가압하지 않는 콘스탄트(constant) 가열 방식은 생산성은 향상시키지만, 전기적인 접속 불량이 발생하기 쉽다.
본 발명은 이러한 사정을 고려하여 이루어진 것으로서, 배선 패턴과 범프 전극들 사이의 접속 신뢰성, 양품률 및 생산성을 향상시키는 반도체 장치 및 그 제조 방법을 제공한다.
본 발명에 따르면, 다음을 포함하는 반도체 장치가 제공된다: 표면에 배선 패턴을 갖는 필름 기판; 표면에 전극을 가지며 상기 필름 기판에 장착되는 반도체 칩; 및 상기 필름 기판과 상기 반도체 칩 사이에 제공되는 절연성 수지부 - 상기 수지부는, 상기 필름 기판 및 상기 반도체 칩 중 적어도 하나에 절연성 수지를 도포하고 상기 반도체 칩이 상기 필름 기판에 장착될 때 상기 필름 기판과 상기 반도체 칩 사이의 공간을 상기 수지로 채움으로써 형성됨 - ; 여기서, 상기 배선 패턴은, 상기 반도체 칩의 상기 전극 쪽으로 테이퍼 단면 형상의 돌기부를 가지며, 이 돌기부가 상기 전극에 관입되어 상기 전극과 전기적으로 접속된다.
본 발명의 반도체 장치에 있어서, 배선 패턴은 반도체 칩의 전극 쪽으로 테이퍼 단면 형상의 돌기부를 구비한다. 그러므로, 반도체 장치의 제조 공정에서 반도체 칩이 필름 기판에 가압될 때, 배선 패턴의 돌기부와 전극 사이에 존재하는 수지의 일부분은 테이퍼 형상의 돌기부의 선단에 의해 압출되고, 돌기부는 전극에 관입된다. 따라서, 돌기부와 전극 사이의 전기적인 접속이 효과적으로 이루어질 수 있다.
이는, 수지를 가압하고 경화시킴으로써 제공되는 돌기부와 전극 사이의 접촉에 의해 간단하게 접속이 이루어지더라도, 돌기부와 전극은 향상된 기계적 강도를 가지면서 전기적 그리고 물리적인 접속이 효과적으로 이루어짐을 의미한다. 돌기부와 전극 사이에 존재하는 수지의 일부분은 테이퍼 형상의 돌기부의 선단에 의해 압출되기 때문에, 반도체 칩이 필름 기판에 가압될 때 발생할 수도 있는 돌기부와 전극 사이의 위치 오프셋이 억제된다. 따라서, 돌기부와 전극 사이의 접속 신뢰성이 향상된다.
반도체 장치 제조 공정에 있어서, 반도체 칩의 가열에 따른 필름 기판의 팽창에 의해 돌기부와 전극 사이의 누적적인 치수 차이가 발생하더라도, 돌기부와 전극 사이의 접속 신뢰성은 저하되지 않는다. 이는, 돌기부가 전극에 관입되어 충분한 접촉 면적을 가지면서 전극에 접속되기 때문이다.
반도체 칩의 가압에 의해 배선 패턴이 변형되더라도, 절연성 수지는 필름 기판과 반도체 칩 사이에 잔류하기 때문에 에지 터치가 방지된다.
본 발명에 따른 반도체 장치는 다음을 포함한다: 표면에 배선 패턴을 갖는 필름 기판; 표면에 전극을 가지며 상기 필름 기판에 장착되는 반도체 칩; 및 상기 필름 기판과 상기 반도체 칩 사이에 제공되는 절연성 수지부 - 상기 수지부는, 상기 필름 기판 및 상기 반도체 칩 중 적어도 하나에 절연성 수지를 도포하고 상기 반도체 칩이 상기 필름 기판에 장착될 때 상기 필름 기판과 상기 반도체 칩 사이의 공간을 상기 수지로 채움으로써 형성됨 - ; 여기서, 상기 배선 패턴은, 상기 반도체 칩의 상기 전극 쪽으로 테이퍼 단면 형상의 돌기부를 가지며, 이 돌기부가 상기 전극에 관입되어 상기 전극과 전기적으로 접속된다.
배선 패턴은 사전설정된 패턴을 갖는 Cu, Al, Au 또는 ITO와 같은 도전 재료로 이루어지는 박막이다. 예를 들면, 배선 패턴은 약 5∼18㎛ 두께의 동박(copper foil)으로 이루어지는 패턴상에 주석(tin)이나 금을 도금함으로써 형성된다. 박막의 패터닝은 예를 들어, 에칭(etching)에 의해 이루어질 수도 있다.
필름 기판은 절연 재료로 이루어진 자유롭게 굴곡가능한 박막이다. 예를 들면, 약 15∼40㎛ 두께의 폴리이미드계 절연 테이프가 필름 기판으로 이용될 수도 있다.
반도체 칩은 반도체 기판, 반도체 기판에 형성된 집적 회로, 및 배선 패턴에 전기적으로 접속하기 위해 반도체 기판(필름 기판의 반대편) 상에 제공되는 전극을 포함한다. 전극은 예를 들어, Au로 이루어진 범프 전극일 수도 있다.
절연성 수지는 예를 들어, 열경화성 수지로 구성된다. 열경화성 수지의 예로는 에폭시 수지, 실리콘 수지 및 아크릴 수지를 포함한다. 후술되는 본 발명의 반도체 장치 제조 방법에 있어서, 수지는 예를 들어, 디스펜서법, 인쇄법 또는 그와 유사한 방법에 의해 필름 기판 위에 도포된다.
배선 패턴의 돌기부는 반도체 칩의 전극에 전기적으로 접속되며, 반도체 칩의 전극에 쉽게 관입되도록 반도체 칩의 전극 쪽으로 테이퍼 형상의 단면을 갖는다. 그러한 형상을 갖는 돌기부는 예를 들어, 패턴 형성시 에칭 팩터 및 배선 패턴의 폭을 조정함으로써 형성될 수도 있다.
본 발명의 반도체 장치에 있어서, 돌기부는 단면이 사다리꼴 형상이고 선단의 폭이 최대 폭의 반 이하일 수도 있다. 이러한 구성에 따르면, 반도체 장치 제조 공정에서 반도체 칩이 필름 기판에 가압될 때, 돌기부와 전극 사이에 존재하는 수지의 일부분은 쉽게 압출되어, 돌기부와 전극 사이에 수지는 잔류하지 않는다. 더욱이, 돌기부는 전극에 쉽게 관입되며, 돌기부는 충분한 기계적 강도를 확보한다.
본 발명의 반도체 장치에 있어서, 돌기부는 전극 높이의 평균 10% 이상의 깊이로 전극에 관입된다. 이러한 구성에 따르면, 돌기부는 반도체 칩의 전극에 확실하게 관입되며, 돌기부와 전극 사이의 접속 강도는 더욱 강화된다. 반도체 장치가 온도 사이클에 의해 반복적으로 팽창 및 수축되거나 또는 높은 습도의 환경에서 사용되더라도, 반도체 칩은 필름 기판으로부터 쉽게 분리되지 않는다. 따라서, 배선 패턴과 전극 사이의 접속 신뢰성은 더욱 향상될 수 있다.
본 발명의 반도체 장치에 있어서, 돌기부와 전극은 서로 열압착될 수도 있다. 이러한 구성에 따르면, 돌기부를 위한 재료 및 전극을 위한 재료의 결합으로 부터 구성된 확산층 또는 합금층은 돌기부와 전극 사이의 접속 계면에 형성된다. 따라서, 돌기부와 전극은 좀더 견고하게 서로 접속된다. 반도체 장치가 온도 사이클에 의해 반복적으로 팽창 및 수축되거나 또는 높은 습도의 환경에서 사용되더라도, 반도체 칩은 필름 기판으로부터 쉽게 분리되지 않는다. 따라서, 배선 패턴과 전극 사이의 접속 신뢰성은 더욱 향상될 수 있다.
본 발명의 다른 특징에 따르면, 상술한 반도체 장치를 제조하기 위해 다음의 단계들을 포함하는 제조 방법이 제공된다:
필름 기판에 절연성 수지를 도포하는 단계; 반도체 칩의 전극이 돌기부에 대향하도록 상기 도포된 수지에 반도체 칩을 장착하는 단계; 및 상기 반도체 칩을 상기 필름 기판에 사전설정된 압력으로 가압하고 상기 반도체 칩을 사전설정된 온도로 가열하는 단계를 포함하며, 이 단계에서, 상기 돌기부는 상기 전극과 상기 돌기부 사이에 존재하는 상기 수지의 일부분을 압출하고, 상기 전극에 관입되어 상기 전극과 접속되며, 상기 수지는 경화된다.
본 제조 방법에 있어서, 배선 패턴의 돌기부와 전극 사이에 존재하는 수지의 일부분은 테이퍼 형상의 돌기부의 선단에 의해 압출되고, 반도체 칩이 필름 기판에 가압될 때 돌기부는 전극에 관입한다. 따라서, 전기적인 접속이 효과적으로 이루어질 수 있다.
이는, 수지를 가압하고 경화시킴으로써 제공되는 돌기부와 전극 사이의 접촉에 의해 간단하게 접속이 이루어지더라도, 돌기부와 전극은 향상된 기계적 강도를 가지면서 전기적 그리고 물리적인 접속이 효과적으로 이루어짐을 의미한다. 돌기 부와 전극 사이에 존재하는 수지의 일부분은 테이퍼 형상의 돌기부의 선단에 의해 압출되기 때문에, 반도체 칩이 필름 기판에 가압될 때 발생할 수도 있는 돌기부와 전극 사이의 위치 오프셋이 억제된다. 따라서, 돌기부와 전극 사이의 접속 신뢰성이 향상된다.
반도체 칩의 가열에 따른 필름 기판의 팽창에 의해 돌기부와 전극 사이의 누적적인 치수 차이가 발생하더라도, 돌기부와 전극 사이의 접속 신뢰성은 저하되지 않는다. 이는, 돌기부가 전극에 관입되어 충분한 접촉 면적을 가지면서 전극에 접속되기 때문이다.
반도체 칩이 필름 기판에 가압될 때, 배선 패턴이 변형되더라도, 필름 기판에 도포된 수지는 필름 기판 및 반도체 칩의 주변 에지들 사이에 잔류하기 때문에 에지 터치가 방지된다.
본 발명의 제조 방법에 있어서, 전극과 배선 패턴이 각각 금과 구리로 구성되는 경우, 돌기부를 전극에 관입하기 위하여 약 250 ×10-4gf/㎛2 이상의 압력이 반도체 칩에 적용될 수도 있다. 그러한 고압이 반도체 칩과 배선 패턴 사이의 접속을 위해 반도체 칩에 적용되는 경우, 배선 패턴은 변형될 가능성이 있다. 그러나, 필름 기판과 반도체 칩 사이에 잔류하는 수지에 의해 에지 터치가 방지된다.
본 발명의 제조 방법에 있어서, 절연성 수지는 약 210℃ 이하의 경화 온도를 가질 수도 있다. 이러한 경우, 반도체 칩 가압 및 가열 단계에서 약 210℃ 또는 그보다 높은 온도로 반도체 칩을 가열하는 것이 필요하다. 약 210℃에서의 가열은 필름 기판의 팽창을 최소화하여, 필름 기판의 팽창에 따른 돌기부들과 전극들 사이의 누적적인 치수 차이를 방지한다. 반도체 칩과 배선 패턴 사이의 접속을 위해 상대적으로 낮은 210℃의 가열 온도가 사용되는 경우, 돌기부와 전극 사이의 접속 계면에 확산층 및 합금층이 형성되지 않는다. 그러나, 본 발명의 제조 방법에 있어서, 돌기부는 전극에 관입하여 충분한 기계적 강도를 가지면서 전극과 접속된다.
본 발명의 제조 방법에 있어서, 전극은 금으로 구성되고, 배선 패턴은 주석 및 금 중 적어도 하나를 이용하여 도금된 도체로 구성되는 경우, 반도체 칩을 300℃ 이상으로 가열하고, 전극을 돌기부에 가압착시킴으로써 전극과 돌기부 사이의 접속 계면에 확산층 및 합금층 중 적어도 하나가 생성될 수도 있다. 이러한 구성에 따르면, 돌기부를 위한 재료 및 전극을 위한 재료의 결합으로부터 구성된 확산층 및 합금층 중 적어도 하나는 배선 패턴의 돌기부와 전극 사이의 접속 계면에 형성되며, 돌기부는 전극과 좀더 견고하게 접속된다. 반도체 장치가 온도 사이클에 의해 반복적으로 팽창 및 수축되거나 또는 높은 습도의 환경에서 사용되더라도, 반도체 칩은 필름 기판으로부터 쉽게 분리되지 않는다. 따라서, 배선 패턴과 전극 사이의 접속 신뢰성은 더욱 향상될 수 있다.
본 발명의 제조 방법에 있어서, 절연성 수지의 경화 온도는 210℃ 이하이고, 전극은 금으로 구성되며, 돌기부는 주석 및 금 중 적어도 하나를 이용하여 도금된 도체로 구성되는 경우, 전극을 돌기부에 접속하고 수지를 경화시키기 위하여 반도체 칩은 수지의 경화 온도 근처의 온도로 가압 및 가열될 수도 있으며, 반도체 칩을 300℃ 이상으로 가열하고, 전극을 돌기부에 가압착시킴으로써 전극과 돌기부 사 이의 접속 계면에 확산층 및 합금층 중 적어도 하나가 생성될 수도 있다.
약 210℃ 및 약 300℃에서 반도체 칩을 2 단계로 가열함에 있어서, 수지는 상대적으로 낮은 온도인 210℃에서 경화되어 사전설정된 접속 위치에 돌기부 및 전극을 고정시키며, 그 다음으로 반도체 칩은 상대적으로 높은 온도인 300℃에서 가열되어 돌기부를 위한 재료 및 전극을 위한 재료의 결합으로부터 구성된 확산층 및 합금층 중 적어도 하나를 형성한다. 그 결과, 돌기부 및 전극은 사전설정된 접속 위치에서 서로 견고하게 접속되며, 접속 신뢰성은 더욱 향상된다.
종래의 제조 방법에 있어서, 상대적으로 높은 온도인 300℃에서 반도체 칩이 가열되는 경우, 필름 기판의 팽창에 의해 돌기부들과 전극들 사이의 누적적인 치수 차이가 발생할 위험이 존재한다. 그러나, 본 발명에 있어서, 상대적으로 낮은 온도인 210℃에서 수지를 경화시킴으로써 돌기부는 사전설정된 접속 위치에서 전극에 고정되며, 이때, 돌기부는 전극에 관입되어 충분한 접촉 면적을 가지면서 전극에 접속된다. 따라서, 돌기부와 전극 사이의 누적적인 치수 차이는 존재하지 않는다.
본 발명의 반도체 장치 제조 방법에 있어서, 반도체 칩은 가열되는 동시에 필름 기판에 가압될 수도 있으며, 반도체 칩의 가압 및 가열은 반도체 칩 가압 및 가열 공정에서 동시에 종료될 수도 있다. 가압 및 가열은 이러한 제조 방법에서 동시에 수행되기 때문에, 반도체 장치의 생산성이 향상된다.
반도체 칩을 필름 기판에 가압하고 반도체 칩을 가열하기 위한 두 가지 종류의 툴이 존재한다: 통전(energization)에 의해 반도체 칩을 주어진 온도에서 가열할 수 있는 펄스 가열 툴; 그리고, 반도체 칩을 항상 가열할 수 있는 콘스탄트 가 열 툴.
펄스 가열 툴이 이용되는 경우, 반도체 칩은 필름 기판에 가압되고, 이러한 상태에서, 그 툴은 통전되어 사전설정된 기간동안 반도체 칩을 주어진 온도로 가열하며, 그 툴의 통전이 해제되어 반도체 칩은 일반적인 온도로 냉각되며, 가압은 종료된다.
콘스탄트 가열 툴이 이용되는 경우, 반도체 칩은 가열되면서 필름 기판에 가압되고, 가압 및 가열은 사전설정된 기간동안 지속되어 동시에 종료된다.
생산성 향상을 위하여, 가압 및 가열이 동시에 수행되는 콘스탄트 가열 툴에 많은 장점이 있다. 종래의 반도체 장치의 경우에 있어서, 가열동안에 가압이 종료되지 않으면, 반도체 칩의 전극이 필름 기판의 배선 패턴으로부터 분리될 가능성이 존재한다. 그러므로, 콘스탄트 가열 툴을 이용하는 것은 어렵다.
그러나, 본 발명에 있어서, 배선 패턴의 돌기부는 접속을 위해 전극에 관입되어, 돌기부와 전극 사이의 접속에 대한 기계적인 강도가 향상된다. 그러므로, 반도체 칩의 가열동안에 반도체 칩의 가압이 종료되더라도, 반도체 칩의 전극이 필름 기판의 배선 패턴으로부터 분리될 가능성은 없다. 종래에는 이용할 수 없었던 콘스탄트 가열 툴을 이용하여 생산성이 향상될 수 있다.
본 발명의 제조 방법에 있어서, 절연성 수지는 도전성 입자를 포함할 수도 있다.
도전성 입자를 포함하는 절연성 수지를 이용하는 경우, 배선 패턴의 돌기부 및 전극은 돌기부와 전극 사이의 접속 계면에 존재하는 도전성 입자들을 이용하여 서로 접속된다. 그러므로, 수지의 일부분이 돌기부와 전극 사이의 계면에 존재하더라도, 돌기부와 전극은 도전성 입자들을 통해 전기적으로 서로 접속된다. 따라서, 접속 신뢰성은 더욱 향상된다.
도전성 입자들은 미세한 금속 입자들일 수도 있다. 미세한 금속 입자들의 예로는, 각각 약 3∼10㎛의 지름을 갖는 금 코팅된 수지 입자들 및 니켈 입자들을 포함한다.
도면들을 참조하여, 본 발명은 이하에서 실시예들로서 상세하게 설명될 것이다. 다음의 실시예들에 있어서, 동일한 구성 요소들은 동일한 참조 부호에 의해 표시될 것이다.
제1 실시예
본 발명의 제1 실시예에 따른 COF 반도체 장치의 구성에 대하여 도 1 및 도 2를 참조하여 설명한다. 도 1은 제1 실시예에 따른 COF 반도체 장치의 개략적인 구성을 나타내며, 도 2는 도 1의 A-A 라인을 따라 획득된 COF 반도체 장치의 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 제1 실시예에 따른 COF 반도체 장치는, 표면에 배선 패턴(2)을 구비한 필름 기판(1), 표면에 범프 전극(6)들을 가지며 필름 기판(1)상에 장착되는 반도체 칩(3), 및 필름 기판(1)과 반도체 칩(3) 사이에 제공되는 절연성 수지(7)를 포함한다. 배선 패턴(2)은 반도체 칩(3)의 전극(6) 쪽으로 테이퍼 형상이 되는 단면 형상을 가지면서 전극(6)들에 관입되어 전극(6)들과 전기적으로 접속되는 돌기부(4)들을 포함한다.
필름 기판(1)은 약 15∼40㎛ 두께의 폴리이미드계 절연 테이프이며, 자유롭게 절곡가능하다.
필름 기판(1)상에 제공되는 배선 패턴(2)은 약 5∼18㎛ 두께를 가지면서 주석 또는 금(도시하지 않음)으로 도금된 동박(copper foil) 패턴을 포함한다. 반도체 칩 장착 영역 및 외부 접속용 커넥터들을 제외하는 배선 패턴(2)의 일부분은 절연을 위해 솔더 레지스트(5)를 이용하여 피복된다.
배선 패턴(2)의 돌기부(4)들은 상술한 바와 같이 테이퍼 형상(사다리꼴 단면 형상), 예를 들면, 약 10 ±4㎛의 하단 폭 W1 및 약 4 ±3㎛의 상단 폭 W2를 갖는다. 한편, 범프 전극(6)들은 Au 등으로 구성되며, 약 15㎛의 폭 W3 및 약 15㎛의 높이를 갖는다. 돌기부(4)들은 범프 전극(6)들에 2㎛의 평균 깊이로 관입되어 범프 전극(6)들과 접속된다.
다음으로, 제1 실시예에 따른 COF 반도체 장치(10)의 제조 방법은, 제1 실시예에 따른 COF 반도체 장치 제조 공정을 나타내는 도 3 내지 도 7을 참조하여 설명한다.
도 3(a) 및 도 3(b)에 도시한 바와 같이, 배선 패턴(2)이 형성된 필름 기판(1)을 마련한다. 배선 패턴(2)은, 반도체 칩(3)(도 5(a) 및 5(b) 참조)이 장착되는 일부분에 돌기부(4)들을 포함한다. 배선 패턴(2)의 다른 일부분은 솔더 레지스트(5)로 피복되어, 돌기부(4)들이 솔더 레지스트(5)로부터 노출된다.
다시 도 4(a) 및 도 4(b)를 참조하면, 절연성 수지(7)(에폭시 수지, 실리콘 수지, 아크릴 수지 등)는, 반도체 칩(3)이 장착되는 필름 기판의 일부분에 약 10∼50㎛ 두께로 도포된다.
다음, 도 5(a) 및 도 5(b)에 도시한 바와 같이, 반도체 칩(3)은, 수지(7)의 잔류로 인하여 배선 패턴의 돌기부(4)들에 각각 대향하는 범프 전극(6)들로 도포된 수지(7) 위에 배치 및 장착된다.
연속해서 도 6(a) 및 도 6(b)에 도시한 바와 같이, 반도체 칩(3)은 통전에 의해 칩을 주어진 온도로 가열하도록 적응된 펄스 가열 툴(100)을 이용하여 약 250 ×10-4gf/㎛2의 압력으로 필름 기판(1)에 가압된다. 이때, 배선 패턴의 돌기부(4)들과 범프 전극(6)들 사이에 존재하는 수지(7)의 일부분은 테이퍼 형상의 돌기부(4)들에 의해 용이하게 압출되어, 돌기부(4)들은 수지(7)를 잔류시키지 않으면서 범프 전극(6)들에 각각 접속된다. 그 다음, 반도체 칩(3)은 필름 기판(1)에 더욱 가압되어, 범프 전극(6)들과 접촉하는 테이퍼 형상의 돌기부(4)들은 범프 전극(6)들에 대하여 어느 정도 배치되도록 범프 전극(6)들에 관입된다.
다음, 펄스 가열 툴(100)은 필름 기판(1)에 가압된 반도체 칩(3)을 약 1~5초 동안 약 230∼250℃로 가열하기 위하여 통전되며, 수지는 경화된다. 동시에, 배선 패턴의 돌기부(4)들은 범프 전극(6)들에 완전하게 관입된다. 따라서, 배선 패턴(2)의 돌기부(4)들과 범프 전극(6)들 사이의 접속이 이루어진다.
다음으로, 도 7(a) 및 도 7(b)에 도시한 바와 같이, 펄스 가열 툴(100)의 통전이 종료되며, 펄스 가열 툴(100)의 온도는 평상시의 온도로 감소된다. 그때, 반도체 칩(3)의 가압이 종료된다. 따라서, 도 1 및 도 2에 도시한 바와 같은 COF 반 도체 장치(10)가 제공된다.
제2 실시예
제2 실시예에 따른 반도체 장치 제조 방법은 제1 실시예에 따른 반도체 장치 제조 방법의 변형이다. 이러한 제조 방법에 있어서, 반도체 장치(10)(도 1 및 도 2 참조)는, 반도체 칩 가압 및 가열 단계가 변경된 것을 제외하고는 제1 실시예에 따른 제조 방법과 거의 동일한 방식으로 제조된다. 그러므로, 수지(7)에 반도체 칩(3)을 배치하여 장착하는 단계 및 그 이전의 단계들(도 3 내지 5 참조)에 대해서는 설명을 생략하고, 반도체 칩(3)을 가압하고 가열하는 단계에 대해서만 도 8 및 도 9를 참조하여 설명한다.
제2 실시예에 있어서, 도 8(a) 및 도 8(b)에 도시한 바와 같이, 반도체 칩(3)은 약 250 ×10-4gf/㎛2의 압력으로 필름 기판(1)에 가압되며, 항상 가열 상태에 있는 콘스탄트 가열 툴(200)을 이용하여 약 1~5초 동안 약 230∼250℃로 가열된다.
다음, 도 9(a) 및 도 9(b)에 도시한 바와 같이, 콘스탄트 가열 툴(200)에 의한 가압은 종료된다. 따라서, 도 1 및 도 2에 도시한 COF 반도체 장치(10)가 제공된다. 제2 실시예에 있어서, 가압 및 가열은 동시에 수행되며, 반도체 칩(3)의 냉각을 대기하지 않으면서 가압이 종료된다. 그러므로, 제1 실시예의 제조 방법보다 생산성이 향상된다.
제3 실시예
본 발명의 제3 실시예에 따른 COF 반도체 장치의 구성은 도 10을 참조하여 설명한다. 도 10은 제3 실시예에 따른 COF 반도체 장치의 확대된 부분도이다.
제3 실시예에 따른 COF 반도체 장치는, 도 10에 도시한 바와 같이 배선 패턴(2)의 돌기부(4)들과 범프 전극(6)들 사이의 접속 계면에 돌기부(4)들과 범프 전극(6)들을 위한 금속 재료 합금의 합금층(38)들이 존재한다는 것을 제외하고는 제1 또는 제2 실시예(도 1 및 도 2 참조)에 따른 반도체 장치(10)의 구성과 거의 동일하다. 따라서, 접속 신뢰성은 더욱 향상된다.
제3 실시예에 따른 반도체 장치 제조 방법은, 반도체 칩 가입 및 가열 단계가 변경된 것을 제외하고는 제1 실시예에 따른 제조 방법과 거의 동일하다.
그러므로, 수지(7)에 반도체 칩(3)을 배치하여 장착하는 단계 및 그 이전의 단계들(도 3 내지 5 참조)에 대해서는 설명을 생략하고, 반도체 칩(3)을 가압하고 가열하는 단계에 대해서만 도 11 내지 13을 참조하여 설명한다.
제3 실시예에 있어서, 도 11(a) 및 도 11(b)에 도시한 바와 같이, 반도체 칩(3)은 약 250 ×10-4gf/㎛2의 압력으로 필름 기판(1)에 가압되고, 펄스 가열 툴(100)을 이용하여 약 1~5초 동안 약 210℃로 가열되어, 배열 패턴(2)의 돌기부(4)들은 범프 전극(6)들에 각각 접속되며, 수지(7)는 경화된다.
다시 도 12(a) 및 도 12(b)를 참조하면, 펄스 가열 툴(100)의 가열 온도는 예를 들면, 약 300℃로 증가되어, 확산층들 또는 합금층(38)들이 돌기부(4)들과 범프 전극(6)들 사이의 접속 계면들에 형성된다.
다음, 도 13(a) 및 도 13(b)에 도시한 바와 같이, 펄스 가열 툴(100)에 의한 가압이 종료된다. 따라서, 제3 실시예에 따른 COF 반도체 장치가 제공된다.
두 가지 종류, 예를 들면 210℃ 및 300℃로 각각 설정된 콘스탄트 가열 툴(200)이, 펄스 가열 툴(100)을 이용하는 상술한 경우와 동일한 방식으로 2 단계의 가열을 수행하는 펄스 가열 툴(100) 대신에 이용될 수도 있다. 이러한 경우, 가압 및 가열은 동시에 수행된다. 따라서, 상술한 구성을 구비하는 COF 반도체 장비가 제공된다.
제4 실시예
본 발명의 제4 실시예에 따른 COF 반도체 장치의 구성에 대하여 도 14 및 도 15를 참조하여 설명한다. 도 14는 제4 실시예에 따른 COF 반도체 장치의 개략적인 구성을 나타내며, 도 15는 도 14의 B-B 라인을 따라 획득된 COF 반도체 장치의 단면도이다.
도 14 및 도 15에 도시한 바와 같이, 제4 실시예에 따른 COF 반도체 장치(40)는, 반도체 칩(3)과 필름 기판(1) 사이에 제공된 수지(47)가 분산된 도전성 입자(49)들을 포함한다는 것을 제외하고는 제1 또는 제2 실시예(도 1 및 2 참조)에 따른 반도체 장치(10)의 구성과 거의 동일하다. 몇몇 도전성 입자(49)들은 배선 패턴(2)의 돌기부(4)들과 범프 전극(6)들 사이의 접속 계면들에 존재하여, 접속 신뢰성은 더욱 향상된다.
제4 실시예에 따른 반도체 장치(40) 제조 방법은, 도전성 입자(49)들을 포함하는 수지(47)(에폭시 수지, 실리콘 수지, 아크릴 수지 등)가 이용된다는 점을 제 외하고는 제1 또는 제2 실시예에 따른 제조 방법과 거의 동일하다.
본 발명에 따르면, 배선 패턴은 반도체 칩의 전극 쪽으로 테이퍼 형상의 단면 형상을 갖는 돌기부들을 포함한다. 그러므로, 반도체 장치 제조 공정에서 반도체 칩이 필름 기판에 가압되고 가열될 때, 돌기부들과 전극들 사이에 존재하는 수지의 일부분들은 돌기부들의 점점 가늘어지는 선단들에 의해 압출되며, 돌기부들 각각은 전극들에 관입된다. 따라서, 배선 패턴의 돌기부들과 전극들 사이의 전기적 접속은 효과적으로 이루어질 수 있다.

Claims (12)

  1. 반도체 장치로서,
    표면에 배선 패턴을 갖는 필름 기판;
    표면에 전극을 가지며 상기 필름 기판에 장착되는 반도체 칩; 및
    상기 필름 기판과 상기 반도체 칩 사이에 제공되는 절연성 수지부 - 상기 수지부는, 상기 필름 기판 및 상기 반도체 칩 중 적어도 하나에 절연성 수지를 도포하고 상기 반도체 칩이 상기 필름 기판에 장착될 때 상기 필름 기판과 상기 반도체 칩 사이의 공간을 상기 수지로 채움으로써 형성됨 -
    를 포함하며,
    상기 배선 패턴은, 상기 반도체 칩의 상기 전극 쪽으로 테이퍼 단면 형상의 돌기부를 가지며, 이 돌기부가 상기 전극에 관입되어 상기 전극과 전기적으로 접속되며,
    상기 돌기부는 단면이 사다리꼴 형상이고 선단의 폭이 상기 전극의 최대폭의 반 이하인 반도체 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 돌기부는 상기 전극의 높이의 평균 10% 이상의 깊이로 상기 전극에 관 입되는 반도체 장치.
  4. 제1항에 있어서,
    상기 돌기부와 상기 전극은 서로 가열되어 압착되는 반도체 장치.
  5. 청구항 1에 기재된 반도체 장치를 제조하는 방법으로서,
    절연성 수지를 필름 기판에 도포하여 상기 필름 기판에 제공된 배선 패턴의 돌기부를 상기 수지로 피복하는 단계;
    반도체 칩의 전극이 상기 돌기부에 대향하도록 상기 도포된 수지에 반도체 칩을 장착하는 단계; 및
    상기 반도체 칩을 상기 필름 기판에 사전설정된 압력으로 가압하고 상기 반도체 칩을 사전설정된 온도로 가열하는 단계 - 이 단계에서 상기 돌기부는 상기 전극과 상기 돌기부 사이에 존재하는 상기 수지의 일부분을 압출하고, 상기 전극에 관입되어 상기 전극과 접속되며, 상기 수지는 경화됨 -
    를 포함하는 반도체 장치 제조 방법.
  6. 제5항에 있어서,
    상기 전극 및 상기 배선 패턴은 각각 금 및 구리로 구성되며;
    상기 반도체 칩 가압 및 가열 단계에서 250 ×10-4gf/㎛2 이상의 압력이 상기 반도체 칩에 가압되어 상기 돌기부가 상기 전극에 관입되는 반도체 장치 제조 방법.
  7. 제5항에 있어서,
    상기 절연성 수지는 210℃ 이하의 경화 온도를 가지며;
    상기 반도체 칩 가압 및 가열 단계에서 상기 반도체 칩은 210℃ 이상에서 가열되는 반도체 장치 제조 방법.
  8. 제5항에 있어서,
    상기 전극은 금으로 구성되고 상기 돌기부는 주석 및 금 중 적어도 하나로 도금되는 도체로 구성되며;
    상기 반도체 칩 가압 및 가열 단계에서 상기 반도체 칩을 300℃ 이상으로 가열하고 상기 전극을 상기 돌기부와 가열압착시킴으로써 상기 전극과 상기 돌기부 사이의 접속 계면에 확산층 및 합금층 중 적어도 하나가 형성되는 반도체 장치 제조 방법.
  9. 제5항에 있어서,
    상기 절연성 수지는 210℃ 이하의 경화 온도를 가지며;
    상기 전극은 금으로 구성되고 상기 돌기부는 주석 및 금 중 적어도 하나로 도금되는 도체로 구성되며;
    상기 반도체 칩 가압 및 가열 단계에서 상기 반도체 칩을 상기 수지의 경화 온도 근처의 온도로 가압 및 가열하여 상기 전극을 상기 돌기부에 접속시키고, 상기 수지를 경화시킨 다음, 상기 반도체 칩을 300℃ 이상으로 가열하고 상기 전극을 상기 돌기부와 가열압착시킴으로써 상기 전극과 상기 돌기부 사이의 접속 계면에 확산층 및 합금층 중 적어도 하나가 형성되는 반도체 장치 제조 방법.
  10. 제5항에 있어서,
    상기 반도체 칩 가압 및 가열 단계에서 상기 반도체 칩의 상기 가압 및 상기 가열은 동시에 개시되어 동시에 종료되는 반도체 장치 제조 방법.
  11. 제5항에 있어서,
    상기 반도체 칩 가압 및 가열 단계에서 상기 반도체 칩의 상기 가압이 개시된 후 상기 반도체 칩의 상기 가열이 개시되며, 상기 반도체 칩의 상기 가열이 종료된 후 상기 반도체 칩의 상기 가압이 종료되는 반도체 장치 제조 방법.
  12. 제5항에 있어서,
    상기 절연성 수지는 도전성 입자들을 포함하는 반도체 장치 제조 방법.
KR1020040034221A 2003-05-16 2004-05-14 반도체 장치 및 그 제조 방법 KR100788076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003139023A JP4056424B2 (ja) 2003-05-16 2003-05-16 半導体装置の製造方法
JPJP-P-2003-00139023 2003-05-16

Publications (2)

Publication Number Publication Date
KR20040099152A KR20040099152A (ko) 2004-11-26
KR100788076B1 true KR100788076B1 (ko) 2007-12-21

Family

ID=33410819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034221A KR100788076B1 (ko) 2003-05-16 2004-05-14 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7053494B2 (ko)
JP (1) JP4056424B2 (ko)
KR (1) KR100788076B1 (ko)
CN (1) CN100353533C (ko)
TW (1) TWI238448B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281466B1 (en) * 1999-06-28 2001-08-28 Newcor, Inc. Projection welding of an aluminum sheet
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
JP2005195690A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 金属含有樹脂粒子、樹脂粒子、及び電子回路の製造方法
JP3833669B2 (ja) 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
JP2006294665A (ja) * 2005-04-06 2006-10-26 Sharp Corp 半導体装置及びその製造方法
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
JP2007150089A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
US7534715B2 (en) * 2005-12-29 2009-05-19 Intel Corporation Methods including fluxless chip attach processes
RU2441298C2 (ru) * 2006-06-26 2012-01-27 Конинклейке Филипс Электроникс, Н.В. Межсоединение методом перевернутого кристалла на основе сформированных соединений
JP4316627B2 (ja) * 2007-03-07 2009-08-19 三井金属鉱業株式会社 フレキシブル配線基材並びに半導体装置及びその製造方法
EP1973158B1 (de) 2007-03-23 2016-03-16 Delphi International Operations Luxembourg S.à r.l. Elektronisches Bauteil
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
US8011947B2 (en) * 2009-08-12 2011-09-06 Giga-Byte Technology Co., Ltd. HDMI assembly and HDMI port for the same
US20110169158A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Solder Pillars in Flip Chip Assembly
TWI562312B (en) * 2014-03-24 2016-12-11 Chipmos Technologies Inc Chip-on-film package structure
JP6628031B2 (ja) * 2015-11-04 2020-01-08 ローム株式会社 電子部品
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP7083039B2 (ja) * 2018-10-16 2022-06-09 株式会社Fuji 回路形成方法
CN110418512A (zh) * 2019-08-02 2019-11-05 合肥奕斯伟材料技术有限公司 一种提升COF Film耐折性的制作方法
JP6864875B2 (ja) 2019-08-30 2021-04-28 日亜化学工業株式会社 発光モジュール及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036235A (ko) * 1996-06-07 1999-05-25 모리시타 요이찌 반도체 소자의 실장 방법
KR19990069950A (ko) * 1998-02-16 1999-09-06 윤종용 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법
JP2000243783A (ja) 1999-02-22 2000-09-08 Omron Corp 半導体センサ及びその製造方法
KR20030055469A (ko) * 2001-12-26 2003-07-04 삼성전자주식회사 테이프캐리어형 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468504A (en) 1987-09-03 1989-03-14 Susumu Suzuki Production of working glove
JPH0713934B2 (ja) 1988-07-29 1995-02-15 株式会社村田製作所 コンデンサブロック
JP2669541B2 (ja) 1988-08-31 1997-10-29 株式会社日立製作所 検体検査装置
JPH0797597B2 (ja) * 1989-06-02 1995-10-18 松下電器産業株式会社 半導体装置
TW434646B (en) * 1997-11-21 2001-05-16 Rohm Co Ltd Semiconductor device and method for making the same
JP3494940B2 (ja) 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036235A (ko) * 1996-06-07 1999-05-25 모리시타 요이찌 반도체 소자의 실장 방법
KR19990069950A (ko) * 1998-02-16 1999-09-06 윤종용 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법
JP2000243783A (ja) 1999-02-22 2000-09-08 Omron Corp 半導体センサ及びその製造方法
KR20030055469A (ko) * 2001-12-26 2003-07-04 삼성전자주식회사 테이프캐리어형 반도체 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990036235

Also Published As

Publication number Publication date
CN100353533C (zh) 2007-12-05
KR20040099152A (ko) 2004-11-26
US20040227256A1 (en) 2004-11-18
TWI238448B (en) 2005-08-21
JP4056424B2 (ja) 2008-03-05
JP2004342903A (ja) 2004-12-02
CN1601729A (zh) 2005-03-30
TW200426903A (en) 2004-12-01
US7053494B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100788076B1 (ko) 반도체 장치 및 그 제조 방법
KR100457609B1 (ko) 반도체소자의실장방법
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US7678612B2 (en) Method of manufacturing semiconductor device
KR100727506B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4228677B2 (ja) 回路基板
US6207550B1 (en) Method for fabricating bump electrodes with a leveling step for uniform heights
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
US6468830B1 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
JP2003273160A (ja) 半導体実装モジュール
JPH0997816A (ja) 半導体装置の実装方法および実装構造
EP0596393B1 (en) Method of applying bumps on a semiconductor device and connecting it with a printed circuit board
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JPH11111761A (ja) 半導体チップ部品の実装体
JP2004247621A (ja) 半導体装置およびその製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2000294931A (ja) 多層配線基板及びその製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2004128387A (ja) 多層基板の製造方法及び多層基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee