JP2007005688A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2007005688A JP2007005688A JP2005186476A JP2005186476A JP2007005688A JP 2007005688 A JP2007005688 A JP 2007005688A JP 2005186476 A JP2005186476 A JP 2005186476A JP 2005186476 A JP2005186476 A JP 2005186476A JP 2007005688 A JP2007005688 A JP 2007005688A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive film
- bonding tool
- mounting
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
【課題】 簡易な方法により、基板上に高密度実装が可能な半導体装置の実装方法を提供すること。
【解決手段】 導電部を有する基板上に、複数の接続端子を有する半導体装置をフィルム状の接着材を介して電気的に接続するとともに、フリップチップ実装する半導体装置の実装方法であって、半導体装置11の外形より小さく、かつ、半導体装置11の複数の接続端子12の最外周Aより大きい接着材33を半導体装置11の複数の接続端子12と基板の導電部との間に挟持させ、ボンディングツールにより半導体装置11を加熱及び加圧して実装することを特徴とする。
【選択図】 図5
【解決手段】 導電部を有する基板上に、複数の接続端子を有する半導体装置をフィルム状の接着材を介して電気的に接続するとともに、フリップチップ実装する半導体装置の実装方法であって、半導体装置11の外形より小さく、かつ、半導体装置11の複数の接続端子12の最外周Aより大きい接着材33を半導体装置11の複数の接続端子12と基板の導電部との間に挟持させ、ボンディングツールにより半導体装置11を加熱及び加圧して実装することを特徴とする。
【選択図】 図5
Description
本発明は、半導体装置をフリップチップ実装する半導体装置の実装方法に関する。
近年、携帯情報端末をはじめ、各種の携帯型電子機器の普及が著しい。このような電子機器においては、携帯性の向上や小型化、軽量化、薄型化が強く求められる技術傾向にあることから、電子機器に実装される半導体装置においても、一層の高密度化、小型化、薄型化が要望されている。
薄型化や小型化に適した半導体装置の実装方法としては、半導体装置をフレキシブル配線基板等に直接またはACF(異方性導電フィルム)等の接着材を介して接合するフリップチップ実装方式が広く用いられている。
薄型化や小型化に適した半導体装置の実装方法としては、半導体装置をフレキシブル配線基板等に直接またはACF(異方性導電フィルム)等の接着材を介して接合するフリップチップ実装方式が広く用いられている。
このように、半導体装置の薄型化に伴い、接着材が半導体装置の側面を這い上がり易くなり、ボンディングツールに付着するという問題が生じていることから、この問題を解決するために、周縁に沿って窪み部(段差)が形成された半導体装置の実装方法が提案されている(例えば、特許文献1参照。)。
この特許文献1に記載の半導体装置の実装方法は、まず、ウエハ状態の半導体装置をウエハの厚さよりも浅いところまで切り込み、ウエハに溝を形成する。その後、この溝よりも幅の小さいブレードを用いて、溝内部に凹部を形成し、ウエハをダイシングすることにより、窪み部を有する半導体装置を得ることができる。そして、この半導体装置をボンディングツールにより回路基板にフリップチップ実装した際、窪み部により、接着材が半導体装置の側面を這い上がるのを防止することができる。
特許第3514649号公報
この特許文献1に記載の半導体装置の実装方法は、まず、ウエハ状態の半導体装置をウエハの厚さよりも浅いところまで切り込み、ウエハに溝を形成する。その後、この溝よりも幅の小さいブレードを用いて、溝内部に凹部を形成し、ウエハをダイシングすることにより、窪み部を有する半導体装置を得ることができる。そして、この半導体装置をボンディングツールにより回路基板にフリップチップ実装した際、窪み部により、接着材が半導体装置の側面を這い上がるのを防止することができる。
しかしながら、上記特許文献1に記載の半導体装置の実装方法では、窪み部を形成するために、半導体装置の厚みを厚くする必要があるため、薄型化した半導体装置には不向きである。また、窪み部を形成するためのスペースを必要とするため、一つのウエハから得られる半導体装置の個数が減少してしまう。さらには、複雑な窪み部の形状は、歩留まりの低下や、コストの増加という問題が生じてしまう。
また、半導体装置を基板にフリップチップ実装した際、接着材が半導体装置の外形からはみ出してしまうことから、半導体装置に隣接する他の部品を直近に配置することができず、結果として基板上にデッドスペースが生じてしまい、これが高密度実装を損なう一因となってしまう。
また、半導体装置を基板にフリップチップ実装した際、接着材が半導体装置の外形からはみ出してしまうことから、半導体装置に隣接する他の部品を直近に配置することができず、結果として基板上にデッドスペースが生じてしまい、これが高密度実装を損なう一因となってしまう。
本発明は、上記の課題を解決するためになされたものであって、簡易な方法により、基板上に高密度実装が可能な半導体装置の実装方法を提供することを目的とする。
上記目的を達成するために、本発明は、以下の手段を提供する。
本発明の半導体装置の実装方法は、導電部を有する基板上に、複数の接続端子を有する半導体装置をフィルム状の接着材を介して電気的に接続するとともに、フリップチップ実装する半導体装置の実装方法であって、前記半導体装置の外形より小さく、かつ、前記半導体装置の複数の接続端子の最外周より大きい前記接着材を前記半導体装置の複数の接続端子と前記基板の導電部との間に挟持させ、ボンディングツールにより前記半導体装置を加熱及び加圧して実装することを特徴とする。
本発明の半導体装置の実装方法は、導電部を有する基板上に、複数の接続端子を有する半導体装置をフィルム状の接着材を介して電気的に接続するとともに、フリップチップ実装する半導体装置の実装方法であって、前記半導体装置の外形より小さく、かつ、前記半導体装置の複数の接続端子の最外周より大きい前記接着材を前記半導体装置の複数の接続端子と前記基板の導電部との間に挟持させ、ボンディングツールにより前記半導体装置を加熱及び加圧して実装することを特徴とする。
本発明に係る半導体装置の実装方法では、接着材が半導体装置の外形より小さく、かつ、半導体装置の複数の接続端子の最外周より大きいため、ボンディングツールにより基板上に半導体装置を実装した際、導電部と接続端子とを良好に接続できるとともに、接着材が半導体装置の外形からはみ出ることがほとんどない。したがって、簡易な方法により、基板上にデッドスペースがほとんど生じず、さらに、ボンディングツール側に接着材が這い上がり、付着することを防止することができる。また、従来のように窪み部を形成する必要がないため、薄型化した半導体装置にも適用が可能であることから、高密度実装が可能になる。さらに、必要な箇所にのみ接着材を付着させることができるので、接着材の無駄を省くことをでき、接着材の使用効率を向上させることが可能となる。
また、半導体装置の実装方法は、前記半導体装置の複数の接続端子の最外周と前記半導体装置の外周との距離は50μm以上であることが好ましい。
本発明に係る半導体装置の実装方法では、ウエハ状態の半導体装置をダイシングする際、ダイシングの衝撃で生じるチッピングや位置ずれ等のマージンを考慮しなくてはならない。そこで、発明者はチッピングや位置ずれ等の範囲を測定した結果、半導体装置の複数の接続端子の最外周と半導体装置の外周との距離が50μm以内で、チッピングや位置ずれ等が発生してしまうことが分かった。これにより、半導体装置の複数の接続端子の最外周と半導体装置の外周との距離を50μm以上にすることで、これらのマージンを確保することができる。したがって、高速でダイシングすることができるので、生産効率の向上を図ることが可能となる。
本発明に係る半導体装置の実装方法では、ウエハ状態の半導体装置をダイシングする際、ダイシングの衝撃で生じるチッピングや位置ずれ等のマージンを考慮しなくてはならない。そこで、発明者はチッピングや位置ずれ等の範囲を測定した結果、半導体装置の複数の接続端子の最外周と半導体装置の外周との距離が50μm以内で、チッピングや位置ずれ等が発生してしまうことが分かった。これにより、半導体装置の複数の接続端子の最外周と半導体装置の外周との距離を50μm以上にすることで、これらのマージンを確保することができる。したがって、高速でダイシングすることができるので、生産効率の向上を図ることが可能となる。
また、半導体装置の実装方法は、前記半導体装置と接触する前記ボンディングツールの接触面の外形が、前記半導体装置の外形より小さいことが好ましい。
本発明に係る半導体装置の実装方法では、ボンディングツールにより半導体装置を加熱及び加圧して実装する際、半導体装置と接触するボンディングツールの接触面が、半導体装置の外形より小さいため、半導体装置に他の部品が近接していたり、半導体装置の厚み(高さ)が他の部品の厚みより薄くても、ボンディングツールが隣接する他の部品に当たらずに実装することができる。したがって、半導体装置に近接して他の部品を置くことができるため、高密度実装が可能となる。
本発明に係る半導体装置の実装方法では、ボンディングツールにより半導体装置を加熱及び加圧して実装する際、半導体装置と接触するボンディングツールの接触面が、半導体装置の外形より小さいため、半導体装置に他の部品が近接していたり、半導体装置の厚み(高さ)が他の部品の厚みより薄くても、ボンディングツールが隣接する他の部品に当たらずに実装することができる。したがって、半導体装置に近接して他の部品を置くことができるため、高密度実装が可能となる。
また、半導体装置の実装方法は、前記半導体装置と接触する前記ボンディングツールの接触面の外形が、前記半導体装置の複数の接続端子の最外周より大きいことが好ましい。
本発明に係る半導体装置の実装方法では、ボンディングツールにより半導体装置を加熱及び加圧して実装する際、半導体装置と接触するボンディングツールの接触面が、半導体装置の複数の接続端子の最外周より大きいため、確実に接続端子上方から半導体装置を押圧できる。したがって、基板の導電部と半導体装置の接続端子とを良好に電気的に接続することが可能となる。
本発明に係る半導体装置の実装方法では、ボンディングツールにより半導体装置を加熱及び加圧して実装する際、半導体装置と接触するボンディングツールの接触面が、半導体装置の複数の接続端子の最外周より大きいため、確実に接続端子上方から半導体装置を押圧できる。したがって、基板の導電部と半導体装置の接続端子とを良好に電気的に接続することが可能となる。
また、半導体装置の実装方法は、前記半導体装置の厚みが、400μm以下であることが好ましい。
本発明に係る半導体装置の実装方法では、半導体装置の厚みが、400μm以下である薄型化された半導体装置であっても、半導体装置の裏面側、すなわちボンディングツール側に接着材が這い上がり、付着することを確実に防止することができる。したがって、厚さが薄い半導体装置を用いることができるため、高密度実装が可能となる。詳細な実験結果については後述する。
本発明に係る半導体装置の実装方法では、半導体装置の厚みが、400μm以下である薄型化された半導体装置であっても、半導体装置の裏面側、すなわちボンディングツール側に接着材が這い上がり、付着することを確実に防止することができる。したがって、厚さが薄い半導体装置を用いることができるため、高密度実装が可能となる。詳細な実験結果については後述する。
また、半導体装置の実装方法は、前記半導体装置の厚みが、150μmであり、前記接着材の温度が85℃における前記接着材の最低溶融粘度が4000Pa・sであるとき、前記ボンディングツールの下降速度が、0.7mm/s未満であることが好ましい。
本発明に係る半導体装置の実装方法では、ボンディングツールの下降速度を0.7mm/s未満にし、ボンディングツールにより半導体装置を加熱及び加圧して実装する。このように、ボンディングツールの下降速度を0.7mm/s未満にすることにより、急激にボンディングツールが下降するのを防ぐことができるので、半導体装置の裏面側、すなわちボンディングツール側に接着材が這い上がり、付着することを確実に防止することができる。したがって、ボンディングツールの破損を防止することが可能となる。詳細な実験結果については後述する。
本発明に係る半導体装置の実装方法では、ボンディングツールの下降速度を0.7mm/s未満にし、ボンディングツールにより半導体装置を加熱及び加圧して実装する。このように、ボンディングツールの下降速度を0.7mm/s未満にすることにより、急激にボンディングツールが下降するのを防ぐことができるので、半導体装置の裏面側、すなわちボンディングツール側に接着材が這い上がり、付着することを確実に防止することができる。したがって、ボンディングツールの破損を防止することが可能となる。詳細な実験結果については後述する。
次に、本発明の半導体装置の実装方法の第1実施形態について、図1から図7を参照して説明する。
本実施形態では、まず、図1に示すように、シリコンからなるウエハ10を用意する。このウエハ10は、各種素子を形成してなる半導体装置11が複数形成されたものであり、各半導体装置11には、それぞれの能動面11aにバンプ(接続端子)12が複数形成されている。また、半導体装置11の能動面11aに形成された複数のバンプ12は、半導体装置11の外周に沿って矩形状に配置されている。
本実施形態では、まず、図1に示すように、シリコンからなるウエハ10を用意する。このウエハ10は、各種素子を形成してなる半導体装置11が複数形成されたものであり、各半導体装置11には、それぞれの能動面11aにバンプ(接続端子)12が複数形成されている。また、半導体装置11の能動面11aに形成された複数のバンプ12は、半導体装置11の外周に沿って矩形状に配置されている。
なお、バンプ12の形状は、本実施形態では、図2に示すように、角柱状であるが、これに限らず、円柱状やボール状であっても良い。また、バンプ12の材料としては、例えば、Auバンプ、Au/Niバンプ、半田材等で被覆されたCuバンプ、Niバンプ、あるいは、半田ボール等を用いることが可能である。また、バンプ12の高さ(厚み)Lは、5μm〜30μm程度で形成されており、このバンプ12の形成方法としては、電界めっき法あるいは無電解めっき法、金ワイヤをボール状に加工するワイヤバンプや、半田で形成された半田バンプ等、周知の技術により形成されている。
また、図1及び図2に示すように、半導体装置11の複数のバンプ12の最外周Aと半導体装置11の外周との距離Mは50μm以上となっている。ここで、最外周Aとは複数のバンプ12を含むバンプ12の周縁を示している。
また、図1及び図2に示すように、半導体装置11の複数のバンプ12の最外周Aと半導体装置11の外周との距離Mは50μm以上となっている。ここで、最外周Aとは複数のバンプ12を含むバンプ12の周縁を示している。
次に、バンプ12が形成された半導体装置11をダイシングして、図3に示すように、個片化する。
そして、図4に示すように、個片化された半導体装置11の裏面11bをボンディングツール20により真空吸着して保持する。このとき、半導体装置11の裏面11bと接触するボンディングツール20の接触面20aは、図4に示すように、半導体装置11の外形より小さい方が好ましく、さらには、半導体装置11の複数のバンプ12の最外周Aより大きい方が好ましい。
そして、図4に示すように、個片化された半導体装置11の裏面11bをボンディングツール20により真空吸着して保持する。このとき、半導体装置11の裏面11bと接触するボンディングツール20の接触面20aは、図4に示すように、半導体装置11の外形より小さい方が好ましく、さらには、半導体装置11の複数のバンプ12の最外周Aより大きい方が好ましい。
次いで、実装される基板30を半導体装置11の能動面11aと対向させた状態でステージ2上に用意する。この基板30には、実装する半導体装置11のバンプ12の位置に対応して電極(導電部)31が形成されており、電極31には電気的に接続されたランド32が形成されている。さらに、基板30には、半導体装置11の外形より小さく、かつ、半導体装置11の複数のバンプ12の最外周Aより大きい異方性導電フィルム(接着材)33が対応する電極31上に設けられている。すなわち、異方性導電フィルム33の大きさを模式的に示すと、図5のように、半導体装置11の複数のバンプ12を覆う大きさになっている。また、異方性導電フィルム33の厚さは、バンプ12の厚さとほぼ同じである。
電極31及びランド32の材料としては、例えば、銅(Cu)、鉄(Fe)、金(Au)、銀(Ag)、半田材で被覆された銅(Cu)、金(Au)で被覆された銅(Cu)等を用いることができる。
また、異方性導電フィルム33は、その中に微細な導電性粒子が分散された熱硬化性または熱可塑性の樹脂フィルムである。この異方性導電フィルム33の材料としては、例えば、感光性でかつ熱可塑性のポリイミド樹脂を挙げることができ、異方性導電フィルム33の形成方法としては、ポリイミド樹脂に添加材を加えて、所定形状のフィルム状に成形することにより形成される。
なお、異方性導電フィルム33は、接着性を有する樹脂であれば良く、例えば、熱可塑性を有するエポキシ樹脂,BCB(ベンゾシクロブテン),アクリル樹脂等、他の公知の樹脂でも良い。さらに、耐熱性を向上させるために熱硬化性樹脂もしくはその一部成分が含まれていても良い。
また、異方性導電フィルム33は、その中に微細な導電性粒子が分散された熱硬化性または熱可塑性の樹脂フィルムである。この異方性導電フィルム33の材料としては、例えば、感光性でかつ熱可塑性のポリイミド樹脂を挙げることができ、異方性導電フィルム33の形成方法としては、ポリイミド樹脂に添加材を加えて、所定形状のフィルム状に成形することにより形成される。
なお、異方性導電フィルム33は、接着性を有する樹脂であれば良く、例えば、熱可塑性を有するエポキシ樹脂,BCB(ベンゾシクロブテン),アクリル樹脂等、他の公知の樹脂でも良い。さらに、耐熱性を向上させるために熱硬化性樹脂もしくはその一部成分が含まれていても良い。
次に、半導体装置11のバンプ12と基板30の電極31とが対応するように、半導体装置11の位置合わせを行う。ボンディングツール20により半導体装置11の位置合わせを行った後、ボンディングツール20を降下することにより、半導体装置11が異方性導電フィルム33を押し広げる。
次いで、ボンディングツール20により半導体装置11は、加熱及び加圧され、半導体装置11のバンプ12と基板30の電極31とが接合する。これにより、図6に示すように、異方性導電フィルム33を半導体装置11の複数のバンプ12と基板30の電極31との間に挟持した形態が得られる。
その後、基板30を個片化し、図7に示すように、半導体装置11が実装された実装体40が得られる。
次いで、ボンディングツール20により半導体装置11は、加熱及び加圧され、半導体装置11のバンプ12と基板30の電極31とが接合する。これにより、図6に示すように、異方性導電フィルム33を半導体装置11の複数のバンプ12と基板30の電極31との間に挟持した形態が得られる。
その後、基板30を個片化し、図7に示すように、半導体装置11が実装された実装体40が得られる。
本実施形態に係る半導体装置11の実装方法によれば、異方性導電フィルム33が半導体装置11の外形より小さく、かつ、半導体装置11の複数のバンプ12の最外周Aより大きいため、基板30上に半導体装置11を実装した際、異方性導電フィルム33が半導体装置11の外形からはみ出ることがほとんどない。したがって、基板30上にデッドスペースがほとんど生じず、また、従来のように窪み部を形成する必要がないため、薄型化した半導体装置11にも適用が可能であることから、高密度実装が可能になる。さらに、必要な箇所にのみ異方性導電フィルム33を付着させることができるので、異方性導電フィルム33の無駄を省くことをでき、異方性導電フィルム33の使用効率を向上させることが可能となる。
さらに、ボンディングツール20側に異方性導電フィルム33が這い上がり、付着することを確実に防止することができる。したがって、ボンディングツール20の破損を防止することが可能となる。
さらに、ボンディングツール20側に異方性導電フィルム33が這い上がり、付着することを確実に防止することができる。したがって、ボンディングツール20の破損を防止することが可能となる。
[第2実施形態]
次に、本発明に係る第2実施形態について、図8及び図9を参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る半導体装置11と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る半導体装置50において、第1実施形態では、異方性導電フィルム33が基板30上に設けられていたが、第2実施形態では、半導体装置50側に設けられている。
半導体装置50の実装方法としては、まず、ウエハ状の半導体装置50のバンプ12側に、図8に示すように、異方性導電フィルム51を形成する。この形成方法としては、上述した樹脂材料を用いて、スピンコート法、ロールコータ法、ディスペンス法等の公知の手法によって、図1に示すウエハ10のバンプ12を形成した側の面に塗布する。ここで、異方性導電フィルム51の厚さは、バンプ12の厚さとほぼ同じである。
次に、本発明に係る第2実施形態について、図8及び図9を参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る半導体装置11と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る半導体装置50において、第1実施形態では、異方性導電フィルム33が基板30上に設けられていたが、第2実施形態では、半導体装置50側に設けられている。
半導体装置50の実装方法としては、まず、ウエハ状の半導体装置50のバンプ12側に、図8に示すように、異方性導電フィルム51を形成する。この形成方法としては、上述した樹脂材料を用いて、スピンコート法、ロールコータ法、ディスペンス法等の公知の手法によって、図1に示すウエハ10のバンプ12を形成した側の面に塗布する。ここで、異方性導電フィルム51の厚さは、バンプ12の厚さとほぼ同じである。
そして、ウエハ状の半導体装置50の全面に異方性導電フィルム51を形成した後、個片化する。その後、図9に示すように、ボンディングツール20により半導体装置50の裏面50bを吸着し、半導体装置50は、加熱及び加圧され、第1実施形態と同様にして、半導体装置50のバンプ12と基板30の電極31とが接合する。これにより、図7に示すように、異方性導電フィルム51を半導体装置50の複数のバンプ12と基板30の電極31との間に挟持させた形態が得られる。
本実施形態に係る半導体装置50の実装方法によれば、異方性導電フィルム51が半導体装置50の外形より小さい大きさであるため、異方性導電フィルム51が半導体装置50の外形からはみ出ることがほとんどない。したがって薄型化した半導体装置50にも適用が可能であることから、高密度実装が可能になる。
なお、半導体装置50側に異方性導電フィルム51を形成する方法としては、半導体装置50を個片化した後、フィルム状の異方性導電フィルム51を半導体装置50の能動面50aに貼着することによって形成しても良い。
なお、半導体装置50側に異方性導電フィルム51を形成する方法としては、半導体装置50を個片化した後、フィルム状の異方性導電フィルム51を半導体装置50の能動面50aに貼着することによって形成しても良い。
[第3実施形態]
次に、本発明に係る第3実施形態について、図10及び図11を参照して説明する。
本実施形態に係る半導体装置60において、第3実施形態では、異方性導電フィルム61が半導体装置60の複数のバンプ12の最外周Aとほぼ等しい大きさで、半導体装置60側に設けられている。
半導体装置60の実装方法としては、第1実施形態と同様にして、ウエハ状の半導体装置60を個片化する。次に、図10に示すように、幅が半導体装置60の短辺の長さとほぼ等しいリード状の異方性導電フィルム61を用意する。この異方性導電フィルム61には、半導体装置60の長辺の長さ位置にスリット62が形成されている。このスリット62は、異方性導電フィルム61の表面61aに、例えば、フォトリソグラフィ法を用いて、V字状(楔状)に形成されている。そして、この異方性導電フィルム61はスリット62によりカッティングされ、図11に示すように、半導体装置60の能動面60aに貼着する。
次に、本発明に係る第3実施形態について、図10及び図11を参照して説明する。
本実施形態に係る半導体装置60において、第3実施形態では、異方性導電フィルム61が半導体装置60の複数のバンプ12の最外周Aとほぼ等しい大きさで、半導体装置60側に設けられている。
半導体装置60の実装方法としては、第1実施形態と同様にして、ウエハ状の半導体装置60を個片化する。次に、図10に示すように、幅が半導体装置60の短辺の長さとほぼ等しいリード状の異方性導電フィルム61を用意する。この異方性導電フィルム61には、半導体装置60の長辺の長さ位置にスリット62が形成されている。このスリット62は、異方性導電フィルム61の表面61aに、例えば、フォトリソグラフィ法を用いて、V字状(楔状)に形成されている。そして、この異方性導電フィルム61はスリット62によりカッティングされ、図11に示すように、半導体装置60の能動面60aに貼着する。
その後、図11に示すように、ボンディングツール20により半導体装置60の裏面60bを吸着し、半導体装置60を、加熱及び加圧し、第1実施形態と同様にして、半導体装置60のバンプ12と基板30の電極31とを接合する。これにより、図7に示すように、異方性導電フィルム61を半導体装置60の複数のバンプ12と基板30の電極31との間に挟持させた形態が得られる。
本実施形態に係る半導体装置60の実装方法によれば、異方性導電フィルム61が半導体装置60の複数のバンプ12の最外周Aとほぼ等しい大きさであるため、異方性導電フィルム61が半導体装置60の外形からはみ出ることがほとんどない。したがって薄型化した半導体装置60にも適用が可能であることから、高密度実装が可能になる。
なお、スリット62を形成せずに、異方性導電フィルム61を半導体装置60の複数のバンプ12の最外周Aの大きさで切り取る方法としては、半導体装置60のバンプ12で囲まれた能動面12aの絶縁膜と、半導体装置60の複数のバンプ12の最外周Aの外側の能動面12aの絶縁膜との材料を異なるものとする。すなわち、半導体装置60のバンプ12で囲まれた能動面12aの絶縁膜の方を異方性導電フィルム61と密着性の高い材料にすることによって、半導体装置60の裏面60bから圧力を掛けることにより、半導体装置60の複数のバンプ12の最外周Aとほぼ等しい形状の異方性導電フィルム61が、半導体装置60の能動面60aに貼着する。
次に、半導体装置を実装するときのボンディングツールの下降速度について具体的に説明する。
まず、半導体装置の厚さが400μm、異方性導電フィルムの厚さが25μm、バンプの高さが15μmの半導体装置を用いて測定を行った。
半導体装置を実装する時の異方性導電フィルムの温度が約110℃における最低溶融粘度が20Pa・s及び温度が約85℃における最低溶融粘度が4000Pa・sのそれぞれの場合における、速度が4mm/s,2mm/s,0.7mm/sのときの異方性導電フィルムの半導体装の裏面への回り込みの測定を行った結果を表1に示す。
半導体装置を実装する時の異方性導電フィルムの温度が約110℃における最低溶融粘度が20Pa・s及び温度が約85℃における最低溶融粘度が4000Pa・sのそれぞれの場合における、速度が4mm/s,2mm/s,0.7mm/sのときの異方性導電フィルムの半導体装の裏面への回り込みの測定を行った結果を表1に示す。
この結果から、いずれの速度の場合においても、半導体装置の裏面へ異方性導電フィルムの回り込みが発生しなかった。すなわち、400μm以下である薄型化された半導体装置であっても、半導体装置の裏面側、すなわちボンディングツール側に接着材が這い上がり、付着することを確実に防止することができる。したがって、厚さが薄い半導体装置を用いることができるため、高密度実装が可能となる。
次に、導体装置の厚さが150μm、異方性導電フィルムの厚さが25μm、バンプの高さが20μmの半導体装置を用いて測定を行った。
半導体装置を実装する時の異方性導電フィルムの温度と、この温度の時の最低溶融粘度とは、上述した条件と同一であり、それぞれの場合における、速度が0.7mm/s,0.2mm/s,0.1mm/sのときの半導体装置の裏面への異方性導電フィルムの回り込みの測定を行った結果を表2に示す。
半導体装置を実装する時の異方性導電フィルムの温度と、この温度の時の最低溶融粘度とは、上述した条件と同一であり、それぞれの場合における、速度が0.7mm/s,0.2mm/s,0.1mm/sのときの半導体装置の裏面への異方性導電フィルムの回り込みの測定を行った結果を表2に示す。
この結果から、異方性導電フィルムの温度が約110℃における最低溶融粘度が20Pa・sの場合は、異方性導電フィルムは柔らかいため、流れ易くなり、半導体装置の裏面に接着材が回り込んでしまう場合が生じる。一方、異方性導電フィルムの温度が約85℃おける異方性導電フィルムの最低溶融粘度が4000Pa・sのとき、0.7mm/s未満では、半導体装置の裏面への異方性導電フィルムの回り込みが発生しなかった。すなわち、0.7mm/s未満の速度でボンディングツールを下降させて実装することにより、回り込みを防止することができる。したがって、ボンディングツール側に異方性導電フィルムが這い上がり、付着することを確実に防止することができるため、ボンディングツールの破損を防止することが可能となる。
これらのことから、異方性導電フィルムの温度が約85℃における最低溶融粘度が4000Pa・sであり、特に厚さが150μmと薄型化された半導体装置であるとき、0.7mm/s未満でボンディングツールを下降することが、より効果的であることが分かる。したがって、厚さが薄い半導体装置を用いても裏面への回り込みを防止することができるため、高密度実装が可能となる。
なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
A…最外周、11,50,60…半導体装置、12…バンプ(接続端子)、20…ボンディングツール、20a…ボンディングツールの接触面、30…基板、31…電極(導電部)、33…異方性導電フィルム(接着材)
Claims (6)
- 導電部を有する基板上に、複数の接続端子を有する半導体装置をフィルム状の接着材を介して電気的に接続するとともに、フリップチップ実装する半導体装置の実装方法であって、
前記半導体装置の外形より小さく、かつ、前記半導体装置の複数の接続端子の最外周より大きい前記接着材を前記半導体装置の複数の接続端子と前記基板の導電部との間に挟持させ、ボンディングツールにより前記半導体装置を加熱及び加圧して実装することを特徴とする半導体装置の実装方法。 - 前記半導体装置の複数の接続端子の最外周と前記半導体装置の外周との距離は50μm以上であることを特徴とする請求項1に記載の半導体装置の実装方法。
- 前記半導体装置と接触する前記ボンディングツールの接触面の外形が、前記半導体装置の外形より小さいことを特徴とする請求項1または請求項2に記載の半導体装置の実装方法。
- 前記半導体装置と接触する前記ボンディングツールの接触面の外形が、前記半導体装置の複数の接続端子の最外周より大きいことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置の実装方法。
- 前記半導体装置の厚みが、400μm以下であることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置の実装方法。
- 前記半導体装置の厚みが、150μmであり、
前記接着材の温度が85℃における前記接着材の最低溶融粘度が4000Pa・sであるとき、前記ボンディングツールの下降速度が、0.7mm/s未満であることを特徴とする請求項5に記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186476A JP2007005688A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186476A JP2007005688A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005688A true JP2007005688A (ja) | 2007-01-11 |
Family
ID=37690970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005186476A Withdrawn JP2007005688A (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005688A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013055331A (ja) * | 2011-08-05 | 2013-03-21 | Sekisui Chem Co Ltd | 接続構造体の製造方法 |
-
2005
- 2005-06-27 JP JP2005186476A patent/JP2007005688A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013055331A (ja) * | 2011-08-05 | 2013-03-21 | Sekisui Chem Co Ltd | 接続構造体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US8835228B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
JP5333337B2 (ja) | 半導体装置の製造方法 | |
JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
TW200527625A (en) | Wafer-level chip scale package and method for fabricating and using the same | |
JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
WO2007083351A1 (ja) | 半導体装置およびその製造方法 | |
JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
EP1906445A2 (en) | Manufacturing method of semiconductor device | |
US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7964493B2 (en) | Method of manufacturing semiconductor device | |
JP3659133B2 (ja) | 半導体装置の製造方法 | |
JP2007103953A (ja) | 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法 | |
JP2007005688A (ja) | 半導体装置の実装方法 | |
JP4072693B2 (ja) | 半導体装置の製造方法 | |
EP2421032A1 (en) | Semiconductor Device Packaging Method and Semiconductor Device Package | |
JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP2007142187A (ja) | 半導体装置 | |
JP2007019388A (ja) | 半導体装置及び半導体装置の実装方法 | |
US11862544B2 (en) | Electronic assembly | |
JP2003234427A (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
KR100900480B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |