JP2007250694A - 半導体装置実装用テープキャリアの製造方法 - Google Patents

半導体装置実装用テープキャリアの製造方法 Download PDF

Info

Publication number
JP2007250694A
JP2007250694A JP2006070033A JP2006070033A JP2007250694A JP 2007250694 A JP2007250694 A JP 2007250694A JP 2006070033 A JP2006070033 A JP 2006070033A JP 2006070033 A JP2006070033 A JP 2006070033A JP 2007250694 A JP2007250694 A JP 2007250694A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring pattern
copper layer
tape carrier
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006070033A
Other languages
English (en)
Inventor
Hiroshi Ishikawa
浩史 石川
Takashi Sasaki
孝 佐々木
Hiroaki Yano
弘明 谷野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006070033A priority Critical patent/JP2007250694A/ja
Publication of JP2007250694A publication Critical patent/JP2007250694A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】配線パターンの微細化を実現できると共に、加工時間の短縮等によってコストを低減でき、更に高歩留りを達成できること。
【解決手段】樹脂フィルム11と銅層13が固着された2枚の材料テープ14を、接着層15を用いて接着する接着工程と、この接着された材料テープの上記銅層13上に、エッチングレジストとしてドライフィルム17をラミネートするラミネート工程と、ドライフィルムを露光し現像してレジストパターン18を形成するレジストパターン形成工程と、レジストパターンをマスクにして銅層13をエッチングし配線パターン12を形成した後、上記レジストパターンを除去する配線パターン形成工程と、樹脂フィルム11同士を接着層15から引き離して、2枚の半導体装置実装用テープキャリア10とする引き剥がし工程と、を有するものである。
【選択図】図2

Description

本発明は、半導体装置実装用テープキャリアの製造方法に係り、特にCOF(Chip On Film)技術を適用したLCD(Liquid Crystal Display:液晶表示装置)等の半導体装置を実装するための半導体装置実装用テープキャリアに関する。
図3は、従来の半導体装置実装用テープキャリアにおける材料テープ等を示す横断面図である。図4は、図3の材料テープ等を用いた従来の半導体装置実装用テープキャリアの製造工程を示すフローチャートである。
この半導体装置実装用テープキャリアでは、絶縁性フィルムたるポリイミド樹脂フィルム31の一方の片面上に、Crなどを介してCuメッキにより銅層32が形成されて材料テープ30が構成される。そして、特許文献1に記載のように、材料テープ30におけるポリイミド樹脂フィルム31の他方の片面側に、接着剤33を介して補強フィルム(裏打ち材)34が貼着される(図4のS21)。材料テープ30の厚さが例えば50μm以下と薄い場合にも、上記補強フィルム34の存在によって、製造工程における材料テープ30の搬送の容易化が図られている。
次に、材料テープ30の銅層32上に、サブトラクティブ法によるレジストコート、露光、現像、エッチング、レジスト剥離の各工程(図4のS22〜S26)を実施して、銅層32に配線パターンが形成される。その後、ICチップと液晶ガラスとの接続のために配線パターンにSnメッキが施される(S27)。
その後、材料テープ30の樹脂フィルム31から補強フィルム34を剥離し(S28)、次に、配線パターンをソルダーレジストで被覆して、配線パターンを絶縁すると共に機械的強度を向上させて、半導体装置実装用テープキャリアを完成させる(S29)。この完成された半導体装置実装用テープキャリアを点検して、出荷している(S30、S31)。
LCDの高精彩化とカラー化の進行により、LCD用の半導体装置実装用テープキャリアの電気配線は、微細化が必要となってきていることから、中空配線の不要なCOF技術が開発されている。また、IT企業の競争激化の影響で、液晶製品の低価格化が進み、材料コストの低減が急務となっている。
特開2000-332062号公報
本発明の目的は、上述の事情を考慮してなされたものであり、配線パターンの微細化を実現できると共に、加工時間の短縮等によってコストを低減でき、更に高歩留りを達成できる半導体装置実装用テープキャリアの製造方法を提供することにある。
請求項1に記載の発明は、樹脂フィルムと銅層が固着された2枚の材料テープを、接着層を用いて接着する接着工程と、この接着された材料テープの上記銅層上に、エッチングレジストとしてドライフィルムをラミネートするラミネート工程と、上記ドライフィルムを露光し現像してレジストパターンを形成するレジストパターン形成工程と、上記レジストパターンをマスクにして上記銅層をエッチングし配線パターンを形成した後、上記レジストパターンを除去する配線パターン形成工程と、上記樹脂フィルム同士を上記接着層から引き剥がして、2枚の半導体装置実装用テープキャリアとする引き剥がし工程と、を有することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、上記配線パターン形成工程の実施後、上記引き剥がし工程の実施前に、配線パターン上にメッキを施すメッキ処理工程を実施することを特徴とするものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、上記ラミネート工程においてラミネートされるドライフィルムの厚さは、銅層の厚さと当該ドライフィルムの厚さの総和が、形成される配線パターンにおける配線ピッチのスペース以下に設定されることを特徴とするものである。
請求項4に記載の発明は、請求項1乃至3のいずれかに記載の発明において、上記材料テープの銅層の厚さが12μm以下であることを特徴とするものである。
請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、上記レジストパターン形成工程における露光は、投影露光機を使用して実施することを特徴とするものである。
請求項6に記載の発明は、請求項1乃至5のいずれかに記載の発明において、上記接着工程において用いられる接着層は、両面に接着剤が付着された絶縁性フィルムであることを特徴とするものである。
請求項1、2または4に記載の発明によれば、製造された半導体装置実装用テープキャリアは、樹脂フィルム上に配線パターンが形成され、中空配線が不要となるCOF技術が適用されているので、配線パターンの微細化を実現できる。
また、材料テープの銅層に、柔軟なドライフィルムがエッチングレジストとしてラミネートされたことから、液体レジストから形成される脆弱なエッチングレジストの場合に比べ、エッチングレジストに傷やクラックの発生を抑制できる。このため、配線パターンを精度良く形成でき、歩留りを向上させることができる。
更に、2枚の材料テープの樹脂フィルム同士が接着層を介して接着され、また、これらの材料テープの銅層に、エッチングレジストとしてドライフィルムがラミネートされたことから、接着された材料テープの両面の銅層に配線パターンをそれぞれ形成する大部分の工程において、同時加工を実施できる。このため、加工時間が短縮され、生産性が向上して製造コストを低減できる。しかも、2枚の材料テープの樹脂フィルム同士が接着されることで、材料テープ1枚の厚さが例えば50μm以下の薄い場合であっても、製造工程においてこの1枚の材料テープの樹脂フィルムに補強フィルムを固着して補強する必要がないので、材料費を削減でき、この点からもコストを低減できる。
請求項3に記載の発明によれば、ラミネート工程においてラミネートされるドライフィルムの厚さは、銅層の厚さと当該ドライフィルムの厚さの総和が、形成される配線パターンにおける配線ピッチのスペース以下に設定されている。このことから、配線パターンの微細化をより一層実現できる。
請求項5に記載の発明によれば、レジストパターン形成工程における露光は投影露光機を使用して実施することから、この投影露光機を用いた投影露光によって配線パターンの微細化をより一層実現できると共に、高歩留りを達成できる。
請求項6に記載の発明によれば、2枚の材料テープの樹脂フィルムを接着する接着層が、両面に接着剤が付着された絶縁フィルムであることから、一枚の材料テープの配線パターンを単独でSnメッキ処理する場合と同等に、当該Snメッキ処理を実施することができる。
以下、本発明を実施するための最良の形態を、図面に基づき説明する。
図1は、本発明に係る半導体装置実装用テープキャリアの製造方法における一実施形態が適用された製造工程を示すフローチャートである。図2は、図1における半導体装置実装用テープキャリアの製造工程を示す横断面図である。
これらの図1及び図2に示す半導体装置実装用テープキャリア10は、半導体装置としてのLCDを実装するためのテープキャリアであり、樹脂フィルム11上に配線パターン12が形成され、中空配線が不要なCOF技術が適用されたものである。この半導体装置実装用テープキャリア10の製造工程は、接着工程(S1)、ラミネート工程(S2)、レジストパターン形成工程(S3、S4)、配線パターン形成工程(S5、S6)、Snメッキ処理工程(S7)、引き剥がし工程(S8)、ソルダーレジスト印刷工程(S9)、点検・出荷工程(S10、S11)を順次実施するものである。
上記接着工程(S1)は、図2(a)に示すように、絶縁性の樹脂フィルム11の一方の片面に、配線パターン12を形成するための銅層13が固着されて成る2枚の材料テープ14を、上記樹脂フィルム11側の他方の片面において接着層15を用いて固着して積層体16を作製する工程である。従って、この積層体16は、銅層13‐樹脂フィルム11‐接着層15‐樹脂フィルム11‐銅層13の5層構造となっている。
上記接着層15は、接着剤または接着フィルムから成り、この接着フィルムは、絶縁性フィルムの両側に接着剤が付着されて構成される。また、材料テープ14の樹脂フィルム11は、例えばポリイミド樹脂フィルムからなり、その厚さは、例えば38μm以下に設定されている。材料テープ14の銅層13は、樹脂フィルム11が接着層15により接着される前に、当該樹脂フィルム11の表面に、例えばCrスパッタ層を介してCuメッキすることにより形成される。この銅層13は、上述のCuメッキではなく、接着剤を用いて樹脂フィルム11の表面に貼着されてもよい。この銅層13の厚さは、例えば12μm以下に設定される。
上記ラミネート工程(S2)は、図2(b)に示すように、接着された材料テープ14(つまり積層体16)の両銅層13上に、エッチングレジストとしてドライフィルム(DF)17を同時にラミネートする工程である。このドライフィルム17は、液体レジストから形成されるエッチングレジストが脆弱であるのに対し柔軟性を有するため、エッチングレジストに傷やクラックが発生しにくい。また、積層体16における両銅層13の表面には、液体レジストは同時にコートできないが、上記ドライフィルム17は同時にラミネートすることが可能である。
このドライフィルム17の厚さは、銅層13の厚さ共に、薄く設定されることで、配線パターン12の微細化を実現できる。従って、このドライフィルム17の厚さは、銅層13の厚さと当該ドライフィルム17の厚さとの総和が、配線パターン12における配線ピッチのスペース以下に設定される。具体的には、配線パターン12の配線ピッチが40μmの場合、リード(配線)とスペースとが共に20μmとなるので、銅層13の厚さが例えば8μmのとき、ドライフィルム17の厚さは12μmとなる。また、配線パターン12の配線ピッチが30μmの場合には、リード(配線)とスペースとが共に15μmとなるので、銅層13の厚さが例えば8μm、または12μmのとき、ドライフィルム17の厚さは、それぞれ7μm、または3μmとなる。この厚さが7μmのドライフィルム17は、例えば旭化成製の製品名UFG‐072が好適である。
前記レジストパターン形成工程(S3、S4)は、図2(c)及び(d)に示すように、ドライフィルム17を露光する露光工程(S3)と、図2(e)に示すように、ドライフィルム17を現像してレジストパターン18を形成する現像工程(S4)とを有する。露光工程では、投影露光機を用いた投影露光が実施され、これにより、配線パターン12の微細化や歩留りの向上が図られる。また、この露光工程では、積層体16の両銅層13にラミネートされた両ドライフィルム17のうち、まず一方のドライフィルム17が露光され、その後、反対側の他方のドライフィルム17が露光される。
上記現像工程は、後に述べるエッチング工程(S5)、レジスト剥離工程(S6)及びSnメッキ処理工程(S7)と同様に、積層体16における両ドライフィルム17及び両銅層13に対して同時に実施される。これは、積層体16の両銅層13に、傷やクラックの発生が少ないドライフィルム17がラミネートされていることが主な理由である。特に、露光及び現像工程においては、銅層13はドライフィルム17によって十分に保護されている。
前記配線パターン形成工程(S5、S6)は、図2(f)に示すように、レジストパターン18をマスクにして銅層13をエッチングして配線パターン12を形成するエッチング工程(S5)と、図2(g)に示すように、エッチング工程後にレジストパターン18を除去するレジスト剥離工程(S6)とを有する。
前記Snメッキ処理工程(S7)は、図2(h)に示すように、積層体16における両樹脂フィルム11上に形成された配線パターン12上に、ICチップと液晶ガラスとの接続のためのSnメッキ18を施す工程である。このSnメッキ処理工程終了後に、積層体16において、接着層15を中心としてその両側に、Snメッキ19が施された配線パターン12を樹脂フィルム11上に有する一対の半導体装置実装用テープキャリア10が配置された形ができあがる。
前記引き剥がし工程(S8)は、図2(i)に示すように、接着層15を介して接着された樹脂フィルム11同士を引き剥がして、2枚の半導体装置実装用テープキャリア10とする工程である。前記ソルダーレジスト印刷工程(S9)は、図2(j)に示すように、引き剥がしされた半導体装置実装用テープキャリア10のそれぞれにおける配線パターン12の全部または一部にソルダーレジスト20を印刷して、配線パターン12の絶縁と機械的強度を向上させ、半導体装置実装用テープキャリア10を完成させる工程である。前記点検・出荷工程(S10、S11)は、完成された半導体装置実装用テープキャリア10を点検し、出荷する工程である。
以上のように構成されたことから、上記実施の形態によれば、次の効果(1)〜(6)を奏する。
(1)製造された半導体装置実装用テープキャリア10は、樹脂フィルム11上に配線パターン12が形成され、中空配線が不要となるCOF技術が適用されているので、配線パターンの微細化を実現できる。
(2)材料テープ14の銅層13に、柔軟性を有するドライフィルム17がエッチングレジストとしてラミネートされたことから、液体レジストから形成される脆弱なエッチングレジストの場合に比べ、エッチングレジストに傷やクラックの発生を抑制できる。このため、配線パターン12を精度良く形成でき、半導体装置実装用テープキャリア10の歩留りを向上させることができる。
(3)2枚の材料テープ14の樹脂フィルム11同士が接着層15を介して接着され、また、これらの材料テープ14の銅層13に、エッチングレジストとしてドライフィルム17がラミネートされている。このことから、接着された材料テープ14(つまり積層体16)の両面の銅層13に配線パターン12をそれぞれ形成する大部分の工程(ラミネート工程、レジストパターン形成工程の現像工程、配線パターン形成工程のエッチング工程及びレジスト剥離工程、並びにSnメッキ処理工程)において、同時加工を実施できる。このため、半導体装置実装用テープキャリア10の加工時間が短縮され、生産性が向上して製造コストを低減できる。しかも、2枚の材料テープ14の樹脂フィルム11同士が接着されることで、材料テープ14の一枚の厚さが例えば50μm以下の薄い場合であっても、製造工程において、この一枚の材料テープ14の樹脂フィルム11に補強フィルム34(図3)を固着して補強する必要がない。このため、材料費を削減でき、この点からもコストを低減できる。
(4)ラミネート工程(S2)において、銅層13にラミネートされるドライフィルム17の厚さは、銅層13の厚さと当該ドライフィルム17の厚さの総和が、形成される配線パターン12における配線ピッチのスペース以下に設定されている。このことから、配線パターン12の微細化をより一層実現できる。
(5)レジストパターン形成工程の露光工程(S3)における露光は投影露光機を使用して実施することから、この投光露光機を用いた投影露光によって配線パターン12の微細化をより一層実現できると共に、半導体装置実装用テープキャリア10の高歩留りを達成できる。
(6)2枚の材料テープ14の樹脂フィルム11を接着する接着層15が、両面に接着剤が付着された絶縁フィルムである場合には、一枚の材料テープ14の配線パターン12を単独でSnメッキする場合と同等に、当該Snメッキ処理を実施することができる。
以上、本発明を上記実施の形態に基づいて説明したが、本発明はこれに限定されるものではない。例えば、上記実施の形態では、ラミネート工程(S2)、レジストパターン形成工程の現像工程(S4)、配線パターン形成工程のエッチング工程(S5)及びレジスト剥離工程(S6)、並びにSnメッキ処理工程(S7)の全てが、積層体16の両面において同時に実施されるものを述べたが、上記各工程のいずれか一つが、積層体16の両面において同時に実施されるものでもよい。
本発明に係る半導体装置実装用テープキャリアの製造方法における一実施形態が適用された製造工程を示すフローチャートである。 図1における半導体装置実装用テープキャリアの製造工程を示す横断面図である。 従来の半導体装置実装用テープキャリアにおける材料テープ等を示す横断面図である。 図3の材料テープ等を用いた従来の半導体装置実装用テープキャリアの製造工程を示すフローチャートである。
符号の説明
10 半導体装置実装用テープキャリア
11 樹脂フィルム
12 配線パターン
13 銅層
14 材料テープ
15 接着層
17 ドライフィルム
19 Snメッキ

Claims (6)

  1. 樹脂フィルムと銅層が固着された2枚の材料テープを、接着層を用いて接着する接着工程と、
    この接着された材料テープの上記銅層上に、エッチングレジストとしてドライフィルムをラミネートするラミネート工程と、
    上記ドライフィルムを露光し現像してレジストパターンを形成するレジストパターン形成工程と、
    上記レジストパターンをマスクにして上記銅層をエッチングし配線パターンを形成した後、上記レジストパターンを除去する配線パターン形成工程と、
    上記樹脂フィルム同士を上記接着層から引き剥がして、2枚の半導体装置実装用テープキャリアとする引き剥がし工程と、を有することを特徴とする半導体装置実装用テープキャリアの製造方法。
  2. 上記配線パターン形成工程の実施後、上記引き剥がし工程の実施前に、配線パターン上にメッキを施すメッキ処理工程を実施することを特徴とする請求項1に記載の半導体装置実装用テープキャリアの製造方法。
  3. 上記ラミネート工程においてラミネートされるドライフィルムの厚さは、銅層の厚さと当該ドライフィルムの厚さの総和が、形成される配線パターンにおける配線ピッチのスペース以下に設定されることを特徴とする請求項1または2に記載の半導体装置実装用テープキャリアの製造方法。
  4. 上記材料テープの銅層の厚さが12μm以下であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置実装用テープキャリアの製造方法。
  5. 上記レジストパターン形成工程における露光は、投影露光機を使用して実施することを特徴とする請求項1乃至4のいずれかに記載の半導体装置実装用テープキャリアの製造方法。
  6. 上記接着工程において用いられる接着層は、両面に接着剤が付着された絶縁性フィルムであることを特徴とする請求項1乃至5のいずれかに記載の半導体装置実装用テープキャリアの製造方法。
JP2006070033A 2006-03-14 2006-03-14 半導体装置実装用テープキャリアの製造方法 Pending JP2007250694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006070033A JP2007250694A (ja) 2006-03-14 2006-03-14 半導体装置実装用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006070033A JP2007250694A (ja) 2006-03-14 2006-03-14 半導体装置実装用テープキャリアの製造方法

Publications (1)

Publication Number Publication Date
JP2007250694A true JP2007250694A (ja) 2007-09-27

Family

ID=38594688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006070033A Pending JP2007250694A (ja) 2006-03-14 2006-03-14 半導体装置実装用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP2007250694A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330361A (ja) * 1995-06-01 1996-12-13 Toshiba Microelectron Corp 集積回路装置の実装方法
JP2001358182A (ja) * 2000-06-14 2001-12-26 Seiko Epson Corp 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003243457A (ja) * 2002-02-22 2003-08-29 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2004087658A (ja) * 2002-08-26 2004-03-18 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330361A (ja) * 1995-06-01 1996-12-13 Toshiba Microelectron Corp 集積回路装置の実装方法
JP2001358182A (ja) * 2000-06-14 2001-12-26 Seiko Epson Corp 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003243457A (ja) * 2002-02-22 2003-08-29 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2004087658A (ja) * 2002-08-26 2004-03-18 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
US9955580B2 (en) Method of manufacturing rigid-flexible printed circuit board
TWI229395B (en) Releasing layer transfer film and laminate film
JP4109689B2 (ja) Cof用フレキシブルプリント配線板の製造方法
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
US8677618B2 (en) Method of manufacturing substrate using a carrier
JP4038517B2 (ja) Cof用フレキシブルプリント配線板およびその製造方法
JP2007287953A (ja) 回路基板およびその製造方法
KR20110062523A (ko) 리지드-플렉시블 기판의 제조방법
JP2001144412A (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
WO2004003992A1 (ja) Cofフィルムキャリアテープ及びその製造方法
JP2008300881A (ja) 回路基板用部材およびそれを用いた電子部品実装回路基板の製造方法
JP2007250694A (ja) 半導体装置実装用テープキャリアの製造方法
TWI393494B (zh) 具有線路的基板條及其製造方法
JP2011187641A (ja) フレキシブル基板の製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP3187767B2 (ja) フィルムキャリアテープ
JP2003243457A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2003273493A (ja) 回路基板の製造方法及び回路基板用部材
JP2001127119A (ja) ファインパターン形成用フレキシブルテープおよびその製造方法
JP4645908B2 (ja) 半導体装置用テープキャリアの製造方法
JP2009099834A (ja) 可撓性基板
JP2004031685A (ja) Cofフィルムキャリアテープの製造方法
JP2005183424A (ja) 薄型基板固定治具
JP2001102753A (ja) 多層基板製造方法
JPH11204896A (ja) フレキシブル部を有するプリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Effective date: 20101222

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Effective date: 20110304

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20110413

Free format text: JAPANESE INTERMEDIATE CODE: A02