JP2021082800A - 両面銅フレキシブル回路基板及びその配線ユニット - Google Patents

両面銅フレキシブル回路基板及びその配線ユニット Download PDF

Info

Publication number
JP2021082800A
JP2021082800A JP2020017833A JP2020017833A JP2021082800A JP 2021082800 A JP2021082800 A JP 2021082800A JP 2020017833 A JP2020017833 A JP 2020017833A JP 2020017833 A JP2020017833 A JP 2020017833A JP 2021082800 A JP2021082800 A JP 2021082800A
Authority
JP
Japan
Prior art keywords
inner lead
support
circuit board
flexible circuit
lead bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020017833A
Other languages
English (en)
Inventor
俊▲徳▼ 李
Chun-Te Lee
俊▲徳▼ 李
智明 彭
Chih-Ming Peng
智明 彭
惠▲愈▼ ▲黄▼
惠▲愈▼ ▲黄▼
Hui-Yu Huang
吟貞 林
Yin-Chen Lin
吟貞 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2021082800A publication Critical patent/JP2021082800A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】フリップチッププロセス中にインナーリードボンディング領域に好ましい平坦度を有する両面銅フレキシブル回路基板の配線ユニットを提供する。【解決手段】両面銅フレキシブル回路基板１００の配線ユニットは、フレキシブル回路基板１１０と、第１配線層１２０と、第２配線層１３０と、を備える。第１配線層１２０は第一面１１１に位置し、且つ、インナーリードボンディング領域１１１ａ中に位置するインナーリードボンディング段１２１ａを有する複数の第１リード１２１を有する。第２配線層１３０は、第二面１１２に位置し、且つインナーリードボンディング支持領域１１２ａ中に位置するインナーリード支持段１３１ａを有する複数の第２リード１３１を有する。各インナーリード支持段１３１ａは幅を有し、且つ、任意の２つのインナーリード支持段１３１ａの幅の間には８μｍ未満の幅の差値を有する。【選択図】図２

Description

本発明は、両面銅フレキシブル回路基板に関し、より詳しくは、両面銅フレキシブル回路基板の配線ユニットに関する。
図１は従来の両面銅フレキシブル回路基板２００を示す部分概略図である。実線部分は前記両面銅フレキシブル回路基板２００の表面構造を示し、破線部分は前記両面銅フレキシブル回路基板２００の裏面構造を示す。前記フレキシブル回路基板２００はフレキシブル回路基板２１０と、第１リード２２０と、第２リード２３０と、を有する。前記第１リード２２０は前記フレキシブル回路基板２１０の表面に位置し、前記第２リード２３０は前記フレキシブル回路基板２１０の裏面に位置する。前記フレキシブル回路基板２１０の表面にはチップ設置領域２１１及び複数のバンプ設置領域２１２を有する。これら前記バンプ設置領域２１２は前記チップ設置領域２１１中に位置し、且つ前記チップ設置領域２１１はフリップチップ装置（図示省略）のチップを設置するために用いられる。前記チップの複数のバンプは各前記バンプ設置領域２１２中にそれぞれ設けられると共に各前記第１リード２２０のインナーリードボンディング段２２１に電気的に接続される。前記フレキシブル回路基板２１０の前記裏面に投射される前記チップ設置領域２１１はインナーリードボンディング支持領域であり、前記第２リード２３０のインナーリード支持段２３１は前記インナーリードボンディング支持領域中に位置する。前記フリップチップ装置が前記フレキシブル回路基板２００に接続されると、前記チップの各前記バンプが前記フレキシブル回路基板２１０の各前記バンプ設置領域２１２に対置される。熱間圧延棒鋼により前記チップの背面が圧接され、前記チップのこれら前記バンプが各前記インナーリードボンディング段２２１と共晶接合される。
なお、一般にフレキシブル回路基板は、例えば特許文献１に開示されている。
特開２０１９−１４０３６５号公報
しかしながら、前述した従来の技術では、これら前記第２リード２３０の前記インナーリード支持段２３１がチップ設置領域２１１の下方に位置するため、熱間圧延棒鋼が前記チップに圧接される際に、前記フレキシブル回路基板２１０及びこれら前記インナーリードボンディング段２２１の下方が前記第２リード２３０のこれら前記インナーリード支持段２３１により支持される。図１を参照すれば、前記インナーリードボンディング支持領域中に位置するこれら前記インナーリード支持段２３１は、その機能の違いにより異なる幅を有する。例えば、信号伝送、パワー電圧伝送、或いはダミー回路のピッチの違いにより異なる幅を有する。幅は異なるが前記インナーリード支持段２３１の高さは同じに設計され、熱間圧延棒鋼が前記チップに圧接される際に好ましい平坦度を有する。
但し、これら前記回路は実際のプロセスにおいて、幅が広くなる程前記回路の高さの公差値が幅が狭い前記回路の高さの公差値よりも大きくなる。幅が狭い前記インナーリード支持段２３１が実際に製造された後にその高さが高くなり、これら前記インナーリード支持段２３１の平坦度が低下する。熱間圧延棒鋼により前記チップが圧接される際に各バンプの圧接深さが不均一になり、接合不良が生じるリスクが高まった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、両面銅フレキシブル回路基板及びその配線ユニットを提供することにある。インナーリードボンディング領域下方のインナーリードボンディング支持領域中に位置するインナーリード支持段の幅の差値を小さくし、フリップチッププロセス中にインナーリードボンディング領域に好ましい平坦度を有する。
上記課題を解決するために、本発明のある態様の両面銅フレキシブル回路基板の配線ユニットは、フレキシブル回路基板と、第１配線層と、第２配線層と、を備える。前記フレキシブル回路基板は、インナーリードボンディング領域を含む第一面、及び、前記インナーリードボンディング領域が投射されてインナーリードボンディング支持領域をなす第二面、を有する。
前記第１配線層は前記第一面に位置し、且つ前記インナーリードボンディング領域中に位置するインナーリードボンディング段を有する複数の第１リードを有する。
前記第２配線層は前記第二面に位置し、且つ前記インナーリードボンディング支持領域中に位置するインナーリード支持段を有する複数の第２リードを有する。各前記インナーリード支持段は幅を有し、且つ任意の２つの前記インナーリード支持段の前記幅の間には８μｍ未満の幅の差値を有する。
このように、本発明によれば、次のような効果がある。
前記インナーリードボンディング支持領域中に位置されるこれら前記インナーリード支持段の間の前記幅の差値が制限されることにより、これら前記インナーリード支持段の高さが近似し、インナーリード接合プロセス中に好ましい平坦度を提供し、熱間圧延棒鋼の圧接深さが不均一にならないようにする。
従来の両面銅フレキシブル回路基板を示す部分概略図である。 本発明に係る両面銅フレキシブル回路基板の一実施例を示す断面図である。 本発明に係る両面銅フレキシブル回路基板の一実施例を示す部分概略図である。
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
図２は本発明に係る両面銅フレキシブル回路基板１００を示す断面図である。前記両面銅フレキシブル回路基板１００は、フレキシブル回路基板１１０と、第１配線層１２０と、第２配線層１３０と、フリップチップ装置１４０と、回路装置１５０と、を備える。前記フレキシブル回路基板１１０は、第一面１１１及び第二面１１２を有する。前記第一面１１１には前記フリップチップ装置１４０及び前記回路装置１５０によりインナーリードボンディング領域１１１ａ及びアウターリードボンディング領域１１１ｂが定義される。前記第二面１１２に投射される前記インナーリードボンディング領域１１１ａはインナーリードボンディング支持領域１１２ａであり、前記第二面１１２に投射される前記アウターリードボンディング領域１１１ｂはアウターリードボンディング支持領域１１２ｂをなす。前記フレキシブル回路基板１１０はポリイミド（polyimide）や好ましい電気絶縁性、安定性、化学的腐食耐性、及び機械性を有する他のポリマーであり、本発明はその種類の制限はない。
前記第１配線層１２０は前記フレキシブル回路基板１１０の前記第一面１１１に位置し、前記第１配線層１２０は前記第一面１１１に電気めっきまたは圧着される銅層がパターン化エッチングされることにより形成される。本実施例では、前記第１配線層１２０は複数の第１リード１２１及び複数の第４リード１２２を有する。各前記第１リード１２１及び各前記第４リード１２２は、信号伝送に加わる同じ回路または異なる回路である。或いは、各前記第一回路１２１及び各前記第４リード１２２は、信号伝送に加わらないダミーリード（Dummy lead）である。
各前記第１リード１２１は前記第一面１１１の前記インナーリードボンディング領域１１１ａ中に位置するインナーリードボンディング段１２１ａを有し、各前記第４リード１２２は前記アウターリードボンディング領域１１１ｂ中に位置するアウターリードボンディング段１２２ａを有する。前記フリップチップ装置１４０が前記インナーリードボンディング領域１１１ａに設置される場合、前記フリップチップ装置１４０が前記インナーリードボンディング段１２１ａに電気的に接続される。前記回路装置１５０が前記アウターリードボンディング領域１１１ｂに設置される場合、前記回路装置１５０が前記アウターリードボンディング段１２２ａに電気的に接続される。
また、前記第２配線層１３０は前記フレキシブル回路基板１１０の前記第二面１１２に位置し、前記第２配線層１３０は前記第二面１１２に電気めっきまたは圧着される銅層がパターン化エッチングされることにより形成される。本実施例では、前記第２配線層１３０は複数の第２リード１３１及び複数の第３リード１３２を有する。各前記第２リード１３１及び各前記第３リード１３２は、信号伝送に加わる同じ回路または異なる回路である。或いは、各前記第二回路１３１及び各前記第３リード１３２は、信号伝送に加わらないダミーリードである。
また、これら前記第２リード１３１及びこれら前記第３リード１３２は前記フレキシブル回路基板１１０のビア（Via（図示省略））を介して、前記第一面１１１に位置する前記第１リード１２１及び前記第４リード１２２に電気的に接続される。各前記第２リード１３１は、前記第二面１１２の前記インナーリードボンディング支持領域１１２ａ中に位置するインナーリード支持段１３１ａを有する。各前記第３リード１３２は、前記アウターリードボンディング支持領域１１２ｂ中に位置するアウターリード支持段１３２ａを有する。
図２を参照すれば、前記フリップチップ装置１４０はチップ１４１及び複数のバンプ１４２を有し、前記回路装置１５０はプリント回路基板またはガラス基板である。前記フリップチップ装置１４０の各前記バンプ１４２は、各前記第１リード１２１の前記インナーリードボンディング段１２１ａに電気的に接続され、前記チップ１４１は、これら前記バンプ１４２に電気的に接続される。前記チップ１４１がこれら前記バンプ１４２、これら前記第１リード１２１、及びこれら前記第４リード１２２を介して前記回路装置１５０に信号を出力するか、前記回路装置１５０から信号を受信する。
前記フリップチップ装置１４０の各前記バンプ１４２と各前記第１リード１２１の前記インナーリードボンディング段１２１ａとの間は、インナーリード接合プロセス（Inner Lead Bonding、ILB）を経て熱圧着により共晶接合される。前記回路装置１５０は、アウターリード接合プロセス（Outer Lead Bonding、OLB）を経て異方性導電フィルム（Anisotropic Conductive Film、ACF）（図示省略）と各前記第４リード１２２の前記アウターリードボンディング段１２２ａとが接合される。
図３は本発明に係る両面銅フレキシブル回路基板１００を示す部分概略図である。図中の横線上方の領域は前記第一面１１１の前記インナーリードボンディング領域１１１ａであり、前記インナーリードボンディング領域１１１ａ内に位置する前記第１リード１２１の部分は前記インナーリードボンディング段１２１ａである。本実施例では、前記インナーリードボンディング領域１１１ａは複数のバンプ設置位置１１１ｃを有し、部分的な前記インナーリードボンディング段１２１ａが前記バンプ設置位置１１１ｃに位置する。各前記バンプ設置位置１１１ｃが前記チップ１４１の各前記バンプ１４２の対置位置であるため、前記バンプ１４２が各前記バンプ設置位置１１１ｃに設けられる場合、各前記バンプ１４２が各前記インナーリードボンディング段１２１ａに接合される。
図２及び図３を参照すれば、前記第二面１１２に投射される前記インナーリードボンディング領域１１１ａの各前記バンプ設置位置１１１ｃはバンプ支持領域１１２ｃであり、部分的な前記インナーリード支持段１３１ａが前記バンプ支持領域１１２ｃ中に位置する。且つ、前記バンプ支持領域１１２ｃに位置する前記インナーリード支持段１３１ａの部分的な面積は前記バンプ支持領域１１２ｃの面積の４０％〜６０％であり、インナーリード接合プロセス中に十分な支持を提供する。
好ましくは、各前記インナーリード支持段１３１ａは幅を有し、且つ任意の２つの前記インナーリード支持段１３１ａの前記幅の間には８μｍ未満の幅の差値を有する。前記幅の差値によりこれら前記インナーリード支持段１３１ａの高さの公差値が近似し、任意の２つの前記インナーリード支持段１３１ａの前記高さの間の高さの差値が２μｍ未満となり、前記フリップチップ装置１４０がインナーリードピン接合プロセス実行中に好ましい平坦度の支持を提供する（図３参照）。
同様に、図２を参照すれば、前記アウターリードボンディング支持領域１１２ｂに位置する各前記アウターリード支持段１３２ａは幅を有し、且つ任意の２つの前記アウターリード支持段１３２ａの前記幅の間には６０μｍ未満の幅の差値を有する。同様に、これら前記アウターリード支持段１３２ａの高さの公差値が近似し、任意の２つの前記アウターリード支持段１３２ａの前記高さの間の高さの差値が６μｍ未満となり、前記回路装置１５０がアウターリードピン接合プロセス実行中に好ましい平坦度の支持を提供する。
上述したように、本発明では、前記インナーリードボンディング支持領域１１２ａ中に位置するこれら前記インナーリード支持段１３１ａの間の前記幅の差値が制限されることにより、これら前記インナーリード支持段１３１ａの前記高さが近似する。よって、インナーリード接合プロセス中に好ましい平坦度を提供し、熱間圧延棒鋼の圧接深さが不均一にならないようにする。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１００ 両面銅フレキシブル回路基板
１１０ フレキシブル回路基板
１１１ 第一面
１１１ａ インナーリードボンディング領域
１１１ｂ アウターリードボンディング領域
１１１ｃ バンプ設置位置
１１２ 第二面
１１２ａ インナーリードボンディング支持領域
１１２ｂ アウターリードボンディング支持領域
１１２ｃ バンプ支持領域
１２０ 第１配線層
１２１ 第１リード
１２１ａ インナーリードボンディング段
１２２ 第４リード
１２２ａ アウターリードボンディング段
１３０ 第２配線層
１３１ 第２リード
１３１ａ インナーリード支持段
１３２ 第３リード
１３２ａ アウターリード支持段
１４０ フリップチップ装置
１４１ チップ
１４２ バンプ
１５０ 回路装置
２００ 両面銅フレキシブル回路基板
２１０ フレキシブル回路基板
２１１ チップ設置領域
２１２ バンプ設置領域
２２０ 第１リード
２２１ インナーリードボンディング段
２３０ 第２リード
２３１ インナーリード支持段

Claims (10)

  1. インナーリードボンディング領域を含む第一面、及び、前記インナーリードボンディング領域が投射されてインナーリードボンディング支持領域をなす第二面、を有するフレキシブル回路基板と、
    前記第一面に位置し、前記インナーリードボンディング領域中に位置するインナーリードボンディング段を有する複数の第１リードを有する第１配線層と、
    前記第二面に位置し、前記インナーリードボンディング支持領域中に位置するインナーリード支持段を有する複数の第２リードを有し、各前記インナーリード支持段は幅を含み、且つ任意の２つの前記インナーリード支持段の前記幅の間には８μｍ未満の幅の差値を有する第２配線層と、
    を備えることを特徴とする両面銅フレキシブル回路基板の配線ユニット。
  2. 各前記第２リードの前記インナーリード支持段は高さを有し、且つ任意の２つの前記インナーリード支持段の前記高さの間には２μｍ未満の高さの差値を有することを特徴とする請求項１に記載の両面銅フレキシブル回路基板の配線ユニット。
  3. 前記インナーリードボンディング領域は複数のバンプ設置位置を有し、部分的な前記インナーリードボンディング段が前記バンプ設置位置に位置し、
    前記第二面に投射される各前記バンプ設置位置はバンプ支持領域であり、部分的な前記インナーリード支持段が前記バンプ支持領域中に位置し、
    且つ前記バンプ支持領域に位置する前記インナーリード支持段の部分的な面積は前記バンプ支持領域の面積の４０％〜６０％であることを特徴とする請求項１に記載の両面銅フレキシブル回路基板の配線ユニット。
  4. 前記第一面はアウターリードボンディング領域を有し、前記第二面に投射される前記アウターリードボンディング領域はアウターリードボンディング支持領域であり、
    前記第２配線層は、前記アウターリードボンディング支持領域中に位置するアウターリード支持段を含む複数の第３リードを有し、
    各前記アウターリード支持段は幅を有し、且つ任意の２つの前記アウターリード支持段の前記幅の間には６０μｍ未満の幅の差値を有することを特徴とする請求項１に記載の両面銅フレキシブル回路基板の配線ユニット。
  5. 各前記第３リード及び各前記第２リードは同じ回路であることを特徴とする請求項４に記載の両面銅フレキシブル回路基板の配線ユニット。
  6. 各前記第３リードの前記アウターリード支持段は高さを有し、且つ任意の２つの前記アウターリード支持段の前記高さの間には６μｍ未満の高さの差値を有することを特徴とする請求項４に記載の両面銅フレキシブル回路基板の配線ユニット。
  7. 前記第１配線層は、前記アウターリードボンディング領域中に位置するアウターリードボンディング段を有する複数の第４リードを有することを特徴とする請求項４に記載の両面銅フレキシブル回路基板の配線ユニット。
  8. 各前記第４リード及び各前記第１リードは同じ回路であることを特徴とする請求項７に記載の両面銅フレキシブル回路基板の配線ユニット。
  9. 前記第２リードはダミーリード（Dummy lead）であることを特徴とする請求項１に記載の両面銅フレキシブル回路基板の配線ユニット。
  10. インナーリードボンディング領域を含む第一面、及び、前記インナーリードボンディング領域が投射されてインナーリードボンディング支持領域をなす第二面、を有するフレキシブル回路基板と、
    前記第一面に位置し、前記インナーリードボンディング領域中に位置するインナーリードボンディング段を有する複数の第１リードを有する第１配線層と、
    前記第二面に位置し、前記インナーリードボンディング支持領域中に位置するインナーリード支持段を有する複数の第２リードを有し、各前記インナーリード支持段は幅を含み、且つ任意の２つの前記インナーリード支持段の前記幅の間には８μｍ未満の幅の差値を有する第２配線層と、
    各前記第１リードの前記インナーリードボンディング段に電気的に接続される複数のバンプ、及び、前記バンプに電気的に接続されるチップ、を有するフリップチップ装置と、
    を備えることを特徴とする両面銅フレキシブル回路基板。
JP2020017833A 2019-11-21 2020-02-05 両面銅フレキシブル回路基板及びその配線ユニット Pending JP2021082800A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108142280A TWI705748B (zh) 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構
TW108142280 2019-11-21

Publications (1)

Publication Number Publication Date
JP2021082800A true JP2021082800A (ja) 2021-05-27

Family

ID=74091560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020017833A Pending JP2021082800A (ja) 2019-11-21 2020-02-05 両面銅フレキシブル回路基板及びその配線ユニット

Country Status (5)

Country Link
US (1) US11177206B2 (ja)
JP (1) JP2021082800A (ja)
KR (1) KR20210063186A (ja)
CN (1) CN112825600A (ja)
TW (1) TWI705748B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133344A (ja) * 1990-09-25 1992-05-07 Minolta Camera Co Ltd フレキシブル基板
JP2002063958A (ja) * 2000-08-17 2002-02-28 Seiko Epson Corp 電気光学装置および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4418895B2 (ja) 2004-07-28 2010-02-24 株式会社シノテスト 非特異的反応抑制剤、非特異的反応の抑制方法、免疫学的測定方法及び免疫学的測定試薬
JP2006245453A (ja) * 2005-03-07 2006-09-14 Three M Innovative Properties Co フレキシブルプリント回路基板の他の回路基板への接続方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
US20130277095A1 (en) * 2010-10-15 2013-10-24 Advanced Flexible Circuits Co., Ltd. Double-side-conducting flexible-circuit flat cable with cluster section
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
CN103338590B (zh) * 2013-06-14 2016-12-28 业成光电（深圳）有限公司 软性电路板及其制造方法
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
CN106611752B (zh) * 2015-10-23 2019-06-18 茂邦电子有限公司 芯片正背面之间的电性连接结构及其制造方法
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
TWI703185B (zh) * 2018-05-15 2020-09-01 大陸商碁鼎科技秦皇島有限公司 樹脂組合物、可剝離膠層、ic載板及ic封裝製程
US10595419B1 (en) * 2018-10-24 2020-03-17 International Business Machines Corporation 3-D flex circuit forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133344A (ja) * 1990-09-25 1992-05-07 Minolta Camera Co Ltd フレキシブル基板
JP2002063958A (ja) * 2000-08-17 2002-02-28 Seiko Epson Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
TW202121946A (zh) 2021-06-01
TWI705748B (zh) 2020-09-21
US11177206B2 (en) 2021-11-16
US20210159159A1 (en) 2021-05-27
KR20210063186A (ko) 2021-06-01
CN112825600A (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US8299368B2 (en) Interconnection element for electric circuits
US20070075439A1 (en) Circuit board, and semiconductor device
JP2021082800A (ja) 両面銅フレキシブル回路基板及びその配線ユニット
JP2015177082A (ja) 基板間接続構造
US10085353B2 (en) Solder bridging prevention structures for circuit boards and semiconductor packages
US20160270221A1 (en) Resin multilayer substrate and component module
JP4699089B2 (ja) チップオンフィルム半導体装置
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2008141036A (ja) プリント基板およびその製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法
JP2009070998A (ja) フェースダウン実装型電子部品、回路基板、及び半導体装置
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JP2023047255A (ja) 半導体パッケージ構造とそのフレキシブル回路基板
JP2005294615A (ja) 配線基板
JP6920611B2 (ja) 半導体装置及びその製造方法
JP2007116039A (ja) 回路基板
JP5277754B2 (ja) フリップ接続実装体、フリップ接続実装体の製造方法
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2023024935A (ja) フレキシブル回路基板の配線構造
JP5744716B2 (ja) プリント配線板
JP2006173337A (ja) 電子モジュール構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222