JPH04133344A - フレキシブル基板 - Google Patents

フレキシブル基板

Info

Publication number
JPH04133344A
JPH04133344A JP2255977A JP25597790A JPH04133344A JP H04133344 A JPH04133344 A JP H04133344A JP 2255977 A JP2255977 A JP 2255977A JP 25597790 A JP25597790 A JP 25597790A JP H04133344 A JPH04133344 A JP H04133344A
Authority
JP
Japan
Prior art keywords
bare chip
patterns
flexible printed
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2255977A
Other languages
English (en)
Other versions
JP2819811B2 (ja
Inventor
Yoshiyuki Mizumo
義之 水藻
Masayuki Yoshii
雅之 吉井
Kiyoshi Seigenji
清玄寺　潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Original Assignee
Minolta Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17286196&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04133344(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Minolta Co Ltd filed Critical Minolta Co Ltd
Priority to JP2255977A priority Critical patent/JP2819811B2/ja
Publication of JPH04133344A publication Critical patent/JPH04133344A/ja
Application granted granted Critical
Publication of JP2819811B2 publication Critical patent/JP2819811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路（以下ＩＣと言う）のペアチップが
直接ポンディングされたフレキシブルプリント基板に関
する。
（従来の技術） 従来、上述の如きフレキシブルプリント基板においては
、ＩＣペアチップがワイヤーポンディングやギヤングポ
ンディングによって基板上に搭載されている。ワイヤポ
ンディングでは、ＩＣペアチップのパッド電極と基板の
配線パターンとに金やアルミニウム等の金属細線（ワイ
ヤー）が加圧接続され、ギヤングポンディングではＩＣ
ペアチップの突起電極と基板の配線パターンとが加圧接
続される。ここで言う加圧接続とは、超音波加圧接続、
熱加圧接続・熱超音波並用加圧接続等である。このワイ
ヤポンディングおよびギヤングポンディングの加圧接続
の際、７レキシプルプリント基板の材料の弾力性のため
に、各圧接接続個所における圧接力が不安定になり、接
続部分の金属成分どうしの融着または合金化が不足して
しまうことがある。従来、これを防止するため第４図に
示ｔｔｌＪ＜、７レキシブルプリント基板（１）のＩＣ
ペアチップ（２）のポンディング部の裏面にベタ導電パ
ターン（２０）を設けたり、第５図に示す如く、該裏面
に導電パターンを一斉設けず、別体の補強板（２１）設
けたりすることが提案されている。
しかし、ＩＣペアチップポンディング部の裏面に、ベタ
導電パターンや補強後を設ける構成では、その箇所に配
線パターンを設けたり電気部品を搭載することができな
くなるため、実装密度が低下してしまう。
されたフレキシブルプリント基板において、確実なポン
ディングが可能で、且つ従来に比べて実装密度を高くで
きるフレキシブルプリント基板を提供することを目的と
している。
（課題を解決するだめの手段） 、　　　株 本発明の７レキシフル基参においては、その基板ニオけ
るＩＣベアチッグポンデイング部の裏面略全域に複数の
配線パターンを含む導電パターンが微小間隔をおいて配
置されている。
（作　　用） 本発明は、上述の構成によって、フレキシブルプリント
基板における加圧接続部分の裏面に導電パターンが配置
されるから、安定したポンディングが行える上、導電パ
ターンが微小間隔をおいて配設され少なくとも一部が配
線パターンとして利用できるため、配線を効率良く行え
るとともに電気部品の搭載も可能となる。
（実施例） 以下、本発明の詳細な説明する。第１図は、フレキシブ
ルプリント基板（１）の表面の一部を示し、第２因はそ
の裏面の一部を示しており、第３図は、ＩＣペアチップ
搭載状態の縦断面図を示している。第１図に示す如く、
プリント基板（１）の表面には、ＩＣペアチップ（２）
を載置するためのキャビティパターン（３ａ）と、ＩＣ
ペアチップ（２）のパッド電極（４）に圧接接続された
金ワイヤ−（５）の先端を加圧接続するための複数のポ
ンディングパターン（３ｂ）とを含む配線パターン（３
）が設けられている。配線パターン（３）の上には、キ
ャビティパターン（３ａ）およびポンディングパターン
（３ｂ）を露出させるための開口（６ａ）を有するカバ
ーレイ（６）が設けられている。
第２図に示す如く、フレキシブルプリント基板（１）の
ＩＣペアチップポンディング部の裏面には、所定回路に
電気接続された複数の配線パターン（７ａ）とそれの空
きスペースを埋めるように配置され回路接続されないダ
ミーパターン（７ｂ）とによって構成された導電パター
ン（７）が設けられている。
導電パターン（７）は、例えば０．２５ｍｍの輻を有す
る帯状形状をしｔこ複数の導ｄ−ンが、間＾ 隔０．２５ｍｍを路間−ピッチで並置されている。
なお間隔は、必要な絶縁性が得られる程度に０．２５ｍ
ｍ以下に小さくしても良い。間隔を小さくすることによ
り、より確実なポンディングが可能となる。この導電パ
ターン（７）は、破線（Ｂ）で示したＩＣペアチップポ
ンディング部（ＩＣペアチップ載置領域およびポンディ
ングパターン領域を含む領域）に対応する領域よりも大
きい範囲に配置されている。破線ＣＣ）は、ＩＣペアチ
ップ載置領域に対応する領域を示している。導電パター
ン（７）の上にはカバーレイ（８）が設けられている。
なお、配線パターン（７ａ）の一部を露出させて、電気
部品をその上Ｉこ載置接続しても良い。さらに、各導電
パターン（７）の幅を変えても良い。導電パターン（７
）を全て配線パターン（７ａ）で構成しても良い。
第３図に示す如く、ＩＣペアチップ（２）がワイヤーポ
ンディングされた後、ＩＣペアチップ（２）、ワイヤー
（５）および加圧接続部（９）を不図示の樹脂によって
封止する。
なお、ワイヤーポンディングの代わりにギヤングポンデ
ィングを行っても良い。
第６図に示す如く、フレキシブルプリント基板（１）の
導電パターン（７）の上方（カバーレイ（）の上方）を
被うように補強板（１０）を設けても良い。この実施例
において、各番号形状は、第１図乃至第３図の実施例春
共通である。補強板（１０）は、厚さ０．２ｍｍ以上の
金属板で、ＩＣペアチップ（２）のポンディング後他の
電気部品と同一工程のりフロー半田または手半田により
、導電パターン（１１）上に取り付けられている。
なお、補強板（１０）は、両面テープによって、カバー
レイ（６）上に接着しても良い。このような補強板（１
０）を樹脂封止後に設けることにより、フレキシブルプ
リント基板（１）を所定装置に組み込むときに、ＩＣペ
アチップ搭載部に折り曲げ等の外部応力がかかり封止樹
脂の剥れ、ポンディング部への応力による接続外れ等が
生じるのを防止できる。
（効　　果） 本発明においては、フレキシブルプリント基板における
加圧接続部分の裏面に導電パターンが配置されるから、
それによって基板の強度が増し、安定して確実なポンデ
ィングが行える上、導電パターンの少なくとも一部が複
数の配線パターンとして利用できるため、配線を面積的
に効率良く行えるとともに電気部品の載置接続も可能と
なり、電気実装密度を高くすることができる。
また、実施例の如く、導電パターンを路間−ピッチで設
けることにより、ポンディング部全域で略一定の基板強
度を確保することができる。導電パターンをポンディン
グ部の裏面略全域に設けることにより、ワイヤーポンデ
ィング時、ワイヤーをＩＣペアチップのパッド電極に圧
接接続するときも、ＩＣペアチップを安定強度を有し、
且つ平面性が向上した基板上に載置していることになる
から、確実な接続が行える。
【図面の簡単な説明】
第１図乃至第３図は本発明の実施例を示しており、第１
図はフレキシブルプリント基板の表面の配線パターン図
、第２図は同裏面の配線パターン図、第３図は縦断面状
態を示す説明図である。第４図及び第５図は、各々従来
技術の縦断面状態を示す説明図である。第６図は本発明
の別の実施例を示すフレキシブルプリント基板の裏面の
配線パターン図である。 （１）・・・・・・フレキシブルプリント基板（Ｂ）・
・・・・・ＩＣペアチップポンディング部（７）・・・
・・・導電パターン （７ａ）・・・・・・配線パターン （７ｂ）・・・・・・ダミーパターン 特許出願人　ミノルタカメラ株式会社 第 Ｚ 図

Claims (4)

    【特許請求の範囲】
  1. （１）ＩＣベアチップが直接配線パターンにボンディン
    グされたフレキシブルプリント基板において、上記プリ
    ント基板における上記ＩＣベアチップボンディング部の
    裏面略全域に複数の配線パターンを含む導電パターンが
    微小間隔をおいて配置されたことを特徴とするフレキシ
    ブルプリント基板。
  2. （２）導電パターンが略同一ピッチで配置された請求項
    （１）記載のフレキシブルプリ ント基板。
  3. （３）隣り合う導電パターンの微小間隔が０．２５ｍｍ
    以下である請求項（１）記載のフレキシブルプリント基
    板。
  4. （４）導電パターンが配線パターンとダミーパターンと
    から構成された請求項（１）記 載のフレキシブルプリント基板。
JP2255977A 1990-09-25 1990-09-25 フレキシブル基板 Expired - Fee Related JP2819811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2255977A JP2819811B2 (ja) 1990-09-25 1990-09-25 フレキシブル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2255977A JP2819811B2 (ja) 1990-09-25 1990-09-25 フレキシブル基板

Publications (2)

Publication Number Publication Date
JPH04133344A true JPH04133344A (ja) 1992-05-07
JP2819811B2 JP2819811B2 (ja) 1998-11-05

Family

ID=17286196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2255977A Expired - Fee Related JP2819811B2 (ja) 1990-09-25 1990-09-25 フレキシブル基板

Country Status (1)

Country Link
JP (1) JP2819811B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034487A1 (fr) * 2001-10-10 2003-04-24 Sony Corporation Dispositif a semi-conducteur et substrat imprime destine a un dispositif a semi-conducteur
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体
CN112825600A (zh) * 2019-11-21 2021-05-21 颀邦科技股份有限公司 双面铜的软性电路板及其布线结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034487A1 (fr) * 2001-10-10 2003-04-24 Sony Corporation Dispositif a semi-conducteur et substrat imprime destine a un dispositif a semi-conducteur
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体
CN108811523A (zh) * 2017-03-01 2018-11-13 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体
US11178755B2 (en) * 2017-03-01 2021-11-16 Sumitomo Electric Industries, Ltd. Flexible printed circuit board, method for producing connection body, and connection body
CN108811523B (zh) * 2017-03-01 2022-06-24 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体
CN112825600A (zh) * 2019-11-21 2021-05-21 颀邦科技股份有限公司 双面铜的软性电路板及其布线结构
JP2021082800A (ja) * 2019-11-21 2021-05-27 ▲き▼邦科技股▲分▼有限公司 両面銅フレキシブル回路基板及びその配線ユニット

Also Published As

Publication number Publication date
JP2819811B2 (ja) 1998-11-05

Similar Documents

Publication Publication Date Title
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
JP4308608B2 (ja) 半導体装置
US5206188A (en) Method of manufacturing a high lead count circuit board
JPH08264842A (ja) 側面発光装置
JP2007081058A (ja) 配線基板及びその製造方法、並びに半導体装置
EP0563266A1 (en) Integrated circuit die-to-leadframe interconnect assembly system
US4835859A (en) Method of forming a contact bump
US6465876B1 (en) Semiconductor device and lead frame therefor
JPH04133344A (ja) フレキシブル基板
KR20050017351A (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JPH0378286A (ja) フレキシブルプリント配線板
US4860443A (en) Method for connecting leadless chip package
JP2890635B2 (ja) 半導体装置
JPH11176849A (ja) 半導体装置の製造方法
US6002164A (en) Semiconductor lead frame
KR102063977B1 (ko) 플렉시블 기판의 커넥터 접합방법
US6897378B2 (en) Technique for surface mounting electrical components to a circuit board
JP2792958B2 (ja) 混成集積回路装置
JP3612174B2 (ja) 液晶表示装置
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JPH04241447A (ja) 半導体モジュール
JP3580477B2 (ja) サーマルヘッド
JP3589941B2 (ja) 半導体装置
JP2924858B2 (ja) リードフレームとその製造方法
JP2003007899A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees