KR20210063186A - 양면 구리 연성회로기판의 레이아웃 구조 - Google Patents

양면 구리 연성회로기판의 레이아웃 구조 Download PDF

Info

Publication number
KR20210063186A
KR20210063186A KR1020200013019A KR20200013019A KR20210063186A KR 20210063186 A KR20210063186 A KR 20210063186A KR 1020200013019 A KR1020200013019 A KR 1020200013019A KR 20200013019 A KR20200013019 A KR 20200013019A KR 20210063186 A KR20210063186 A KR 20210063186A
Authority
KR
South Korea
Prior art keywords
inner lead
leads
lead bonding
support
region
Prior art date
Application number
KR1020200013019A
Other languages
English (en)
Inventor
쥔-더 리
즈-밍 펑
후이-위 황
인-전 린
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20210063186A publication Critical patent/KR20210063186A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

양면 구리 연성회로기판의 레이아웃 구조는 연성기판, 제1 회로층 및 제2 회로층을 포함하고, 상기 연성기판은 제1 표면 및 제2 표면을 가지며, 상기 제1 표면에 인너 리드 본딩 영역이 있고, 상기 인너 리드 본딩 영역은 상기 제2 표면으로 투사되면 인너 리드 본딩 지지 영역이고, 상기 제1 회로층은 상기 제1 표면 상에 위치하고, 상기 제1 회로층은 복수의 제1 리드를 가지며, 각 상기 제1 리드는 인너 리드 본딩 부분을 가지고, 상기 인너 리드 본딩 부분은 상기 인너 리드 본딩 영역 내에 위치하며, 상기 제2 회로층은 상기 제2 표면 상에 위치하고, 상기 제2 회로층은 복수의 제2 리드를 가지며, 각 상기 제2 리드는 인너 리드 지지 부분을 가지고, 상기 복수의 인너 리드 지지 부분은 상기 인너 리드 본딩 지지 영역 내에 위치하며, 각 상기 인너 리드 지지 부분은 폭을 가지며, 임의의 2개의 상기 인너 리드 지지 부분의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 8μm 미만이다.

Description

양면 구리 연성회로기판의 레이아웃 구조{Double-sided flexible printed circuit board and layout structure thereof}
본 발명은 양면 구리 연성회로기판에 관한 것으로, 특히 양면 구리 연성회로기판의 레이아웃 구조에 관한 것이다.
도 1을 참조하면, 양면 구리 연성회로기판(200)의 부분 개략도이며, 실선 부분은 상기 양면 구리 연성회로기판(200)의 상부 표면의 구조이고, 점선 부분은 상기 양면 구리 연성회로기판(200)의 하부 표면의 구조이다. 상기 연성회로기판(200)은 연성기판(210), 제1 리드(220) 및 제2 리드(230)를 구비하며, 상기 제1 리드(220)는 상기 연성기판(210)의 상부 표면에 위치하고, 상기 제2 리드(230)는 상기 연성기판(210)의 하부 표면에 위치한다. 상기 연성기판(210)의 상부 표면은 칩 설치 영역(211) 및 복수의 범프 설치 영역(212)을 구비하며, 상기 복수의 범프 설치 영역(212)은 상기 칩 설치 영역(211) 내에 위치하고, 상기 칩 설치 영역(211)은 플립 칩 장치(미도시)의 칩이 설치되도록 사용되며, 상기 칩 상의 복수의 범프는 각 상기 범프 설치 영역(212) 내에 각각 설치되고 각 상기 제1 리드(220)의 인너 리드 본딩 부분(221)과 전기적으로 연결된다. 상기 칩 설치 영역(211)은 상기 연성기판(210)의 상기 하부 표면으로 투사되면 인너 리드 본딩 지지 영역이고, 상기 제2 리드(230)의 인너 리드 지지 부분(231)은 상기 인너 리드 본딩 지지 영역에 위치하며, 상기 플립 칩 장치를 상기 연성회로기판(200)에 연결할 때, 상기 칩의 각 상기 범프를 상기 연성기판(210)의 각 상기 범프 설치 영역(212)에 정렬(對位)시킨 후, 열압착 헤드로 상기 칩의 배면을 가압함으로써, 상기 칩의 상기 복수의 범프가 각 상기 인너 리드 본딩 부분(221)과 공융 접합(eutectic bonding)되도록 한다.
상기 복수의 제2 리드(230)의 상기 인너 리드 지지 부분(231)은 칩 설치 영역(211)의 하부에 위치하므로, 열압착 헤드가 상기 칩을 가압할 때, 상기 제2 리드(230)의 상기 복수의 상기 인너 리드 지지 부분(231))은 상기 연성기판(210) 및 상기 복수의 인너 리드 본딩 부분(221)의 하부에서 지지한다. 다시 도 1을 참조하면, 상기 인너 리드 본딩 지지 영역 내에 위치한 상기 복수의 인너 리드 지지 부분(231)은 상이한 기능으로 인해 상이한 폭을 갖게 된다. 예를 들면, 신호 전송, 전력 전압 전송 또는 리던던트 회로의 라인 폭은 모두 상이하다. 비록 상이한 폭의 상기 인너 리드 지지 부분(231)은 열압착 헤드가 상기 칩을 가압할 때 우수한 평탄도를 가질 수 있도록 동일한 높이로 설계되지만, 상기 복수의 라인은 실제 제조 공정에서, 폭이 넓은 라인의 높이는 폭이 좁은 라인의 높이에 비해 더 큰 공차 값을 가지므로, 폭이 넓은 상기 인너 리드 지지 부분(231)은 실제 제조된 높이가 높을 수 있어, 상기 복수의 인너 리드 지지 부분(231)의 평탄도가 양호하지 않고, 이로 인해 열압착 헤드가 상기 칩을 가압할 때 각 범프의 가압 깊이가 일정하지 않아 본딩 불량이 발생할 위험이 있다.
본 발명의 주요 목적은 인너 리드 본딩 영역 하부에 위치한 인너 리드 본딩 지지 영역의 인너 리드 지지 부분의 폭의 차이가 작아서, 인너 리드 본딩 영역이 플립 칩 제조 공정에서 우수한 평탄도를 갖도록 하는 양면 구리 연성회로기판 및 그 레이아웃 구조를 제공하는 것이다.
본 발명의 양면 구리 연성회로기판의 레이아웃 구조는 연성기판, 제1 회로층 및 제2 회로층을 포함하고, 상기 연성기판은 제1 표면 및 제2 표면을 가지며, 상기 제1 표면에 인너 리드 본딩 영역이 있고, 상기 인너 리드 본딩 영역은 상기 제2 표면으로 투사되면 인너 리드 본딩 지지 영역이며, 상기 제1 회로층은 상기 제1 표면 상에 위치하고, 상기 제1 회로층은 복수의 제1 리드를 가지며, 각 상기 제1 리드는 인너 리드 본딩 부분을 가지고, 상기 인너 리드 본딩 부분은 상기 인너 리드 본딩 영역에 위치하며, 상기 제2 회로층은 상기 제2 표면 상에 위치하고, 상기 제2 회로층은 복수의 제2 리드를 가지며, 각 상기 제2 리드는 인너 리드 지지 부분을 가지고, 상기 복수의 인너 리드 지지 부분은 상기 인너 리드 본딩 지지 영역에 위치하며, 각 상기 인너 리드 지지 부분은 폭을 가지며, 임의의 2개의 상기 인너 리드 지지 부분의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 8μm 미만이다.
본 발명은 상기 인너 리드 본딩 지지 영역에 위치한 상기 복수의 인너 리드 지지 부분 사이의 상기 폭 차이를 제한하는 것에 의해, 상기 복수의 인너 리드 지지 부분의 높이가 근사해지게 하여, 인너 리드 본딩 공정에서 우수한 평탄도를 제공할 수 있으므로, 열압착 헤드의 가압 깊이가 일정하지 않은 경우가 발생하는 것을 방지한다.
도 1은 종래의 양면 구리 연성회로기판의 부분 개략도이다.
도 2는 본 발명의 실시예에 따른, 양면 구리 연성회로기판의 단면도이다.
도 3은 본 발명의 실시예에 따른, 상기 양면 구리 연성회로기판의 부분 개략도이다.
도 2를 참조하면, 본 발명의 양면 구리 연성회로기판(100)의 단면도이고, 상기 양면 구리 연성회로기판(100)은 연성기판(110), 제1 회로층(120), 제2 회로층(130), 플립 칩 장치(140) 및 회로 장치(150)를 포함한다. 상기 연성기판(110)은 제1 표면(111) 및 제2 표면(112)을 가지며, 상기 제1 표면(111)은 상기 플립 칩 장치(140) 및 상기 회로 장치(150)에 의해 인너 리드 본딩 영역(111a) 및 아우터 리드 본딩 영역(111b)이 정의되어 있으며, 상기 인너 리드 본딩 영역(111a)은 상기 제2 표면(112)으로 투사되면 인너 리드 본딩 지지 영역(112a)이고, 상기 아우터 리드 본딩 영역(111b)은 상기 제2 표면(112)으로 투사되면 아우터 리드 본딩 지지 영역(112b)이다. 상기 연성기판(110)은 폴리이미드(polyimide) 또는 전기 절연성, 안정성, 내화학 부식성 및 기계적 특성이 우수한 기타 중합체일 수 있으나, 본 발명은 이에 한정되는 것은 아니다.
상기 제1 회로층(120)은 상기 연성기판(110)의 상기 제1 표면(111) 상에 위치하고, 상기 제1 회로층(120)은 상기 제1 표면(111)에 전기 도금되거나 압착된 구리층을 패턴화 에칭하여 형성된 것일 수 있다. 본 실시예에서, 상기 제1 회로층(120)은 복수의 제1 리드(121) 및 복수의 제4 리드(122)를 가지며, 각 상기 제1 리드(121) 및 각 상기 제4 리드(122)는 신호 전송에 참여하는 동일한 라인 또는 상이한 라인이거나, 각 상기 제1 회로(121) 및 각 상기 제4 리드(122)는 신호 전송에 참여하지 않는 리던던트 라인(Dummy lead)일 수도 있다. 각 상기 제1 리드(121)는 인너 리드 본딩 부분(121a)을 가지며, 상기 인너 리드 본딩 부분(121a)은 상기 제1 표면(111)의 상기 인너 리드 본딩 영역(111a)에 위치하고, 각 상기 제4 리드(122)는 아우터 리드 본딩 부분(122a)을 가지며, 상기 아우터 리드 본딩 부분(122a)은 상기 아우터 리드 본딩 영역(111b)에 위치한다. 상기 플립 칩 장치(140)가 상기 인너 리드 본딩 영역(111a)에 설치될 경우, 상기 플립 칩 장치(140)는 상기 인너 리드 본딩 부분(121a)과 전기적으로 연결되고, 상기 회로 장치(150)가 상기 아우터 리드 본딩 영역(111b)에 설치될 경우, 상기 회로 장치(150)는 상기 아우터 리드 본딩 부분(122a)과 전기적으로 연결된다.
상기 제2 회로층(130)은 상기 연성기판(110)의 상기 제2 표면(112) 상에 위치하고, 상기 제2 회로층(130)은 상기 제2 표면(112)에 전기 도금되거나 압착된 구리층을 패턴화 에칭하여 형성된 것일 수 있다. 본 실시예에서, 상기 제2 회로층(130)은 복수의 제2 리드(131) 및 복수의 제3 리드(132)를 가지고, 각 상기 제2 리드(131) 및 각 상기 제3 리드(132)는 신호 전송에 참여하는 동일한 라인 또는 상이한 라인이거나, 각 상기 제2 리드(131) 및 각 상기 제3 리드(132)는 신호 전송에 참여하지 않는 리던던트 라인일 수도 있으며, 상기 복수의 제2 리드(131) 및 상기 복수의 제3 리드(132)는 상기 연성기판(110)의 관통공(Via, 미도시)에 의해 상기 제1 표면(111) 상에 위치하는 상기 제1 리드(121) 및 상기 제4 리드(122)에 전기적으로 연결될 수 있다. 각 상기 제2 리드(131)는 인너 리드 지지 부분(131a)을 가지며, 상기 복수의 인너 리드 지지 부분(131a)은 상기 제2 표면(112)의 상기 인너 리드 본딩 지지 영역(112a)에 위치하고, 각 상기 제3 리드(132)는 아우터 리드 지지 부분(132a)을 가지며, 상기 복수의 아우터 리드 지지 부분(132a)은 상기 아우터 리드 본딩 지지 영역(112b)에 위치한다.
도 2를 참조하면, 상기 플립 칩 장치(140)는 칩(141) 및 복수의 범프(142)를 가지며, 상기 회로 장치(150)는 인쇄회로기판 또는 유리기판일 수 있고, 상기 플립 칩 장치(140)의 각 상기 범프(142)는 각 상기 제1 리드(121)의 상기 인너 리드 본딩 부분(121a)과 전기적으로 연결되고, 상기 칩(141)은 상기 복수의 범프(142)와 전기적으로 연결됨으로써, 상기 칩(141)이 상기 복수의 범프(142), 상기 복수의 제1 리드(121) 및 상기 복수의 제4 리드(122)을 통해 상기 회로 장치(150)로 신호를 출력하거나 상기 회로 장치(150)에 의해 신호를 수신할 수 있도록 한다. 상기 플립 칩 장치(140)의 각 상기 범프(142)와 각 상기 제1 리드(121)의 상기 인너 리드 본딩 부분(121a) 사이는 인너 리드 본딩 공정(Inner Lead Bonding, ILB)의 열압착을 통해 공융 접합되고, 상기 회로 장치(150)는 아우터 리드 본딩 공정(Outer Lead Bonding, OLB)을 통해 이방성 도전필름(Anisotropic Conductive Film, ACF)(미도시)으로 각 상기 제4 리드(122)의 상기 아우터 리드 본딩 부분(122a)과 연결된다.
도 3을 참조하면, 상기 양면 구리 연성회로기판(100)의 부분 개략도이며, 도면에서 횡선 상부의 영역은 상기 제1 표면(111)의 상기 인너 리드 본딩 영역(111a)이고, 상기 인너 리드 본딩 영역(111a) 내에 위치한 상기 제1 리드(121) 부분이 바로 상기 인너 리드 본딩 부분(121a)이다. 본 실시예에서, 상기 인너 리드 본딩 영역(111a)은 복수의 범프 설치 위치(111c)를 가지며, 일부 상기 인너 리드 본딩 부분(121a)은 상기 범프 설치 위치(111c)에 위치하고, 각 상기 범프 설치 위치(111c)는 상기 칩(141)의 각 상기 범프(142)의 정렬 위치이므로, 각 상기 범프(142)가 각 상기 범프 설치 위치(111c)에 설치되면, 각 상기 범프(142)는 각 상기 인너 리드 본딩 부분(121a)과 연결된다.
도 2, 및 도 3을 참조하면, 상기 인너 리드 본딩 영역(111a)의 각 상기 범프 설치 위치(111c)는 상기 제2 표면(112)으로 투사되면 범프 지지 영역(112c)이고, 일부 상기 인너 리드 지지 부분(131a)은 상기 범프 지지 영역(112c)에 위치하며, 인너 리드 본딩 공정에서 충분한 지지를 제공하도록, 상기 범프 지지 영역(112c)에 위치하는 상기 인너 리드 지지 부분(131a)의 일부의 면적은 상기 범프 지지 영역(112c)의 면적의 40%~60%이다. 바람직하게는, 도 3을 참조하면, 각 상기 인너 리드 지지 부분(131a)은 폭을 가지며, 임의의 2개의 상기 인너 리드 지지 부분(131a)의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 8μm 미만이며, 상기 폭 차이는 상기 복수의 인너 리드 지지 부분(131a)의 높이의 공차 값이 근사해지게 할 수 있으므로, 임의의 2개의 상기 인너 리드 지지 부분(131a)의 상기 높이 사이의 높이 차이가 2μm 미만이 되도록 하여, 상기 플립 칩 장치(140)의 인너 리드 본딩 공정에서 우수한 평탄도를 갖도록 지원할 수 있다.
동일하게, 도 2를 참조하면, 상기 아우터 리드 본딩 지지 영역(112b)에 위치한 각 상기 아우터 리드 지지 부분(132a)은 폭을 가지며, 임의의 2개의 상기 아우터 리드 지지 부분(132a)의 상기 폭 사이는 60μm 미만의 폭 차이가 있고, 마찬가지로 상기 복수의 아우터 리드 지지 부분(132a)의 높이의 공차 값이 근사해지게 할 수 있으므로, 임의의 2개의 상기 아우터 리드 지지 부분(132a)의 상기 높이 사이의 높이 차이가 6μm 미만이 되도록 하여, 상기 회로 장치(150)의 아우터 리드 본딩 공정에서 우수한 평탄도를 갖도록 지원할 수 있다.
본 발명은 상기 인너 리드 본딩 지지 영역(112a) 내에 위치한 상기 복수의 인너 리드 지지 부분(131a) 사이의 상기 폭 차이를 제한하는 것에 의해, 상기 복수의 인너 리드 지지 부분(131a)의 상기 높이가 근사해지게 하여, 인너 리드 본딩 공정에서 우수한 평탄도를 제공할 수 있으므로, 열압착 헤드의 가압 깊이가 일정하지 않은 상황이 발생하는 것을 방지할 수 있다.
본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (10)

  1. 제1 표면 및 제2 표면을 가지며, 상기 제1 표면에 인너 리드 본딩 영역이 있고, 상기 인너 리드 본딩 영역은 상기 제2 표면으로 투사되면 인너 리드 본딩 지지 영역인, 연성기판;
    상기 제1 표면 상에 위치하고, 복수의 제1 리드를 가지며, 각 상기 제1 리드는 인너 리드 본딩 부분을 가지고, 상기 인너 리드 본딩 부분은 상기 인너 리드 본딩 영역에 위치하는, 제1 회로층; 및
    상기 제2 표면 상에 위치하고, 복수의 제2 리드를 가지며, 각 상기 제2 리드는 인너 리드 지지 부분을 가지며, 상기 복수의 인너 리드 지지 부분은 상기 인너 리드 본딩 지지 영역 내에 위치하고, 각 상기 인너 리드 지지 부분은 폭을 가지며, 임의의 2개의 상기 인너 리드 지지 부분의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 8μm 미만인, 제2 회로층;을 포함하는, 양면 구리 연성회로기판의 레이아웃 구조.
  2. 제1항에 있어서,
    각 상기 제2 리드의 상기 인너 리드 지지 부분은 높이를 가지며, 임의의 2개의 상기 인너 리드 지지 부분의 상기 높이 사이는 높이 차이가 있고, 상기 높이 차이는 2μm 미만인, 양면 구리 연성회로기판의 레이아웃 구조.
  3. 제1항에 있어서,
    상기 인너 리드 본딩 영역은 복수의 범프 설치 위치를 가지며, 일부 상기 인너 리드 본딩 부분은 상기 범프 설치 위치에 위치하고, 각 상기 범프 설치 위치는 상기 제2 표면으로 투사되면 범프 지지 영역이고, 일부 상기 인너 리드 지지 부분은 상기 범프 지지 영역에 위치하며, 상기 범프 지지 영역에 위치하는 상기 인너 리드 지지 부분의 일부의 면적은 상기 범프 지지 영역의 면적의 40%~60%인, 양면 구리 연성회로기판의 레이아웃 구조.
  4. 제1항에 있어서,
    상기 제1 표면에 아우터 리드 본딩 영역이 있으며, 상기 아우터 리드 본딩 영역은 상기 제2 표면으로 투사되면 아우터 리드 본딩 지지 영역이고, 상기 제2 회로층은 복수의 제3 리드를 가지며, 각 상기 제3 리드는 아우터 리드 지지 부분을 가지고, 상기 복수의 아우터 리드 지지 부분은 상기 아우터 리드 본딩 지지 영역 내에 위치하고, 각 상기 아우터 리드 지지 부분은 폭을 가지며, 임의의 2개의 상기 아우터 리드 지지 부분의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 60μm 미만인, 양면 구리 연성회로기판의 레이아웃 구조.
  5. 제4항에 있어서,
    각 상기 제3 리드 및 각 상기 제2 리드는 동일한 라인인, 양면 구리 연성회로기판의 레이아웃 구조.
  6. 제4항에 있어서,
    각 상기 제3 리드의 상기 아우터 리드 지지 부분은 높이를 가지며, 임의의 2개의 상기 아우터 리드 지지 부분의 상기 높이 사이는 높이 차이가 있고, 상기 높이 차이는 6μm 미만인, 양면 구리 연성회로기판의 레이아웃 구조.
  7. 제4항에 있어서,
    상기 제1 회로층은 복수의 제4 리드를 가지며, 각 상기 제4 리드는 아우터 리드 본딩 부분을 가지고, 상기 아우터 리드 본딩 부분은 상기 아우터 리드 본딩 영역 내에 위치하는, 양면 구리 연성회로기판의 레이아웃 구조.
  8. 제7항에 있어서,
    각 상기 제4 리드 및 각 상기 제1 리드는 동일한 라인인, 양면 구리 연성회로기판의 레이아웃 구조.
  9. 제1항에 있어서,
    상기 복수의 제2 리드는 리던던트 라인(Dummy lead)인, 양면 구리 연성회로기판의 레이아웃 구조.
  10. 제1 표면 및 제2 표면을 가지며, 상기 제1 표면에 인너 리드 본딩 영역이 있고, 상기 인너 리드 본딩 영역은 상기 제2 표면으로 투사되면 인너 리드 본딩 지지 영역인, 연성기판;
    상기 제1 표면 상에 위치하며, 복수의 제1 리드를 가지며, 각 상기 제1 리드는 인너 리드 본딩 부분을 가지고, 상기 인너 리드 본딩 부분은 상기 인너 리드 본딩 영역 내에 위치하는 제1 회로층;
    상기 제2 표면 상에 위치하고, 복수의 제2 리드를 가지며, 각 상기 제2 리드는 인너 리드 지지 부분을 가지며, 상기 복수의 인너 리드 지지 부분은 상기 인너 리드 본딩 지지 영역 내에 위치하고, 각 상기 인너 리드 지지 부분은 폭을 가지며, 임의의 2개의 상기 인너 리드 지지 부분의 상기 폭 사이는 폭 차이가 있고, 상기 폭 차이는 8μm 미만인, 제2 회로층; 및
    칩 및 복수의 범프를 가지며, 각 상기 범프는 각 상기 제1 리드의 상기 인너 리드 본딩 부분에 전기적으로 연결되고, 상기 칩은 상기 복수의 범프에 전기적으로 연결되는, 플립 칩 장치;를 포함하는 양면 구리 연성회로기판.
KR1020200013019A 2019-11-21 2020-02-04 양면 구리 연성회로기판의 레이아웃 구조 KR20210063186A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108142280A TWI705748B (zh) 2019-11-21 2019-11-21 雙面銅之軟性電路板及其佈線結構
TW108142280 2019-11-21

Publications (1)

Publication Number Publication Date
KR20210063186A true KR20210063186A (ko) 2021-06-01

Family

ID=74091560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013019A KR20210063186A (ko) 2019-11-21 2020-02-04 양면 구리 연성회로기판의 레이아웃 구조

Country Status (5)

Country Link
US (1) US11177206B2 (ko)
JP (1) JP2021082800A (ko)
KR (1) KR20210063186A (ko)
CN (1) CN112825600A (ko)
TW (1) TWI705748B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819811B2 (ja) * 1990-09-25 1998-11-05 ミノルタ株式会社 フレキシブル基板
JP2002063958A (ja) * 2000-08-17 2002-02-28 Seiko Epson Corp 電気光学装置および電子機器
JP4418895B2 (ja) 2004-07-28 2010-02-24 株式会社シノテスト 非特異的反応抑制剤、非特異的反応の抑制方法、免疫学的測定方法及び免疫学的測定試薬
JP2006245453A (ja) * 2005-03-07 2006-09-14 Three M Innovative Properties Co フレキシブルプリント回路基板の他の回路基板への接続方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
US20130277095A1 (en) * 2010-10-15 2013-10-24 Advanced Flexible Circuits Co., Ltd. Double-side-conducting flexible-circuit flat cable with cluster section
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
CN103338590B (zh) * 2013-06-14 2016-12-28 业成光电（深圳）有限公司 软性电路板及其制造方法
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
CN106611752B (zh) * 2015-10-23 2019-06-18 茂邦电子有限公司 芯片正背面之间的电性连接结构及其制造方法
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
TWI703185B (zh) * 2018-05-15 2020-09-01 大陸商碁鼎科技秦皇島有限公司 樹脂組合物、可剝離膠層、ic載板及ic封裝製程
US10595419B1 (en) * 2018-10-24 2020-03-17 International Business Machines Corporation 3-D flex circuit forming

Also Published As

Publication number Publication date
TW202121946A (zh) 2021-06-01
TWI705748B (zh) 2020-09-21
JP2021082800A (ja) 2021-05-27
US11177206B2 (en) 2021-11-16
US20210159159A1 (en) 2021-05-27
CN112825600A (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US10361170B2 (en) Semiconductor package
TWI786337B (zh) 覆晶薄膜及其製造方法
KR20080046021A (ko) 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
US10128198B2 (en) Double side via last method for double embedded patterned substrate
US7449716B2 (en) Bond quality indication by bump structure on substrate
TWI767785B (zh) 顯示裝置及其製造方法
JP2004095756A (ja) 半導体パッケージおよびその製造方法、並びに電子装置
US20070169342A1 (en) Connection pad layouts
KR20210063186A (ko) 양면 구리 연성회로기판의 레이아웃 구조
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2017175085A (ja) 両面配線フレキシブル基板
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
TWI784661B (zh) 軟性電路板之佈線結構
JP4488073B2 (ja) 電気接続装置
TWI767817B (zh) 雙面銅之軟性電路板
TWI776631B (zh) 雙面銅之軟性電路板
WO2022082651A9 (zh) 显示装置
CN101610638B (zh) 线路母板
KR20230043649A (ko) 반도체 패키지 구조 및 그 연성 회로 기판
TW201930889A (zh) 探針卡
JP2023147760A (ja) 配線基板及びプローブカード
US20170367195A1 (en) Printed circuit board and manufacturing method thereof
JP2019176056A (ja) 電子装置
JPH02160218A (ja) 液晶表示装置
JP2005217146A (ja) 平行導電回路シート及び平行導電回路シートを用いた電子回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application