JP2005217146A - 平行導電回路シート及び平行導電回路シートを用いた電子回路 - Google Patents

平行導電回路シート及び平行導電回路シートを用いた電子回路 Download PDF

Info

Publication number
JP2005217146A
JP2005217146A JP2004021382A JP2004021382A JP2005217146A JP 2005217146 A JP2005217146 A JP 2005217146A JP 2004021382 A JP2004021382 A JP 2004021382A JP 2004021382 A JP2004021382 A JP 2004021382A JP 2005217146 A JP2005217146 A JP 2005217146A
Authority
JP
Japan
Prior art keywords
conductive
conductive circuit
parallel
sheet
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004021382A
Other languages
English (en)
Other versions
JP4430419B2 (ja
Inventor
Yasushi Inatani
裕史 稲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004021382A priority Critical patent/JP4430419B2/ja
Publication of JP2005217146A publication Critical patent/JP2005217146A/ja
Application granted granted Critical
Publication of JP4430419B2 publication Critical patent/JP4430419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Insulated Conductors (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 対向配置された狭幅な配線の配線間接続を可能とする共に、微細で高精度な実装を容易に行うことができる平行導電回路シートを提供する。
【解決手段】 一様な厚さを有するシート状の絶縁層5と、この絶縁層5の面上に形成される導電性材料からなる導電回路3とで構成される平行導電回路シート1であって、この導電回路3を平行に複数本配置すると共に、導電回路3の間隔を少なくとも接続対象であるプリント基板7aの配線間隔da以下、若しくはIC部品端子の端子間隔db以下とすることで、プリント基板7a又はIC部品の端子1本に対して複数本の導電回路3を接続することができる。これにより狭幅な配線接続を可能とし、更に高精度な実装能力が求められていた微細な配線接続及びIC実装を容易に行うことができる。
【選択図】 図1

Description

本発明は、あらゆる電子機器に使用される両面・多層プリント基板の配線同士、又はプリント基板の配線と電子部品の端子を接続する平行導電回路シートに関し、特に、高精度な配線実装能力が必要な微細配線の接続を容易に行うことができる平行導電回路シート及び平行導電回路シートを用いた電子回路に関する。
近年の電子機器の小型化・高機能化に伴い、プリント基板上に電子部品を高密度実装する技術の開発が進められている。なかでもIC部品の実装は、QFP、SOPに代表される表面実装型から、実装端子間に金線を用いるWire Bonnding、或いはプリント基板に直接半導体チップを実装するフリップチップ実装(FC実装)等の実装方法に変化してきている。
ここでFC実装とは、半導体チップ側にバンプを形成し、このバンプを介してプリント基板に半導体チップを直接実装する技術である。このプリント基板への実装方法には、はんだ接続、ACF接続、金・金接続等の3つの接続方法があるが、特にプリント基板同士の接続には異方性導電膜(ACF)が用いられる。ACFとは、熱硬化性樹脂に金属粉末の導電性フィラーを練り込ませた接着性フィルムである。
ここで図7を参照して、ACF接続方法を説明する。まず図7(a)に示すように、配線109が形成された基板107を用意し、この基板107及び配線109の上面にACF103を配置させる。次いで図7(b)に示すように、このACF103上に半導体チップ111を配置し、熱と共に荷重をかける。すると図7(c)に示すように、導電性フィラー105を押し潰す方向に導電性フィラー105が固まり、押し潰した方向での導通が得られる。尚、半導体チップ111の隣り合う端子113間は導電性フィラー105が押し潰されないので絶縁性が保たれる。この状態で熱硬化性樹脂が硬化し、接続強度が確保される。
「月間Semiconductor World」、1998年9月号、p157−158、「2.ACF接続」
ところで、上述したACFは接続対象物同士を低温接続することができ、且つ端子間の絶縁性が確実に得られ、更に導通の信頼性が高いという利点を有するが、その一方で導電性フィラー105のサイズが大きいために、隣り合う配線又はIC端子間がショートすることがあるという問題がある。
この導電性フィラー105のサイズには大小様々な大きさが存在するが、小さいサイズの導電性フィラー105は作製技術に高度なテクニックが必要であり、それゆえ価格も高価である。製品に使用できる価格で導電性フィラー105のサイズを選択するとフィラーのサイズはφ=5nm程度が限界となることから、絶縁性を考慮すると自ずとプリント基板の配線回路間のピッチも40μmが限界となっていた。上記問題を解消するために、導電性フィラー105の混入密度を疎化させる方法も考えられるが、これでは正常な電気的接続が得られない場合がある。しかし上記したように、電子機器の高密度実装が進められている現状からは、この限界ピッチを超える狭幅接続が望まれている。またこのような問題がある一方で、現在IC実装技術においては、より微細で高精度な実装能力が常に求められているが、微細配線の高精度実装は熟練作業者の能力に頼らざるを得ないという問題がある。
本発明は、上記課題を鑑みてなされたもので、その目的は、従来より狭幅な配線接続を可能とすると共に、微細で高精度な実装を容易に行うことができる平行導電回路シート及び平行導電回路シートを用いた電子回路を提供することにある。
上記課題を解決するために請求項1記載の本発明は、対向配置された接続対象基板上に設けられる配線間を連結接続する平行導電回路シートであって、一様な厚さを有するシート状の絶縁層と、この絶縁層の面上に形成される導電回路とで構成され、導電回路は絶縁層面上に平行且つ複数本設けられ、この導電回路の幅は少なくとも接続対象基板上に設けられる配線の配線間隔以下、若しくは電子部品端子の端子間隔以下であること要旨とする。
請求項2記載の本発明は、請求項1記載の平行導電回路シートであって、導電回路の幅は、接続対象基板上に設けられる配線間隔の1/2以下、若しくは電子部品端子の端子間隔の1/2以下であることを要旨とする。
請求項3記載の本発明は、請求項1又は2記載の平行導電回路シートを用いた電子回路であって、平行導電回路シートと、所定の配線間隔で形成された複数本の導電配線を備える第1基板と、所定の配線間隔で形成された複数本の導電配線を備える第2基板とで構成され、前記第1及び第2基板の導電配線間を前記平行導電回路シートに設けられる導電回路を用いて接続することを要旨とする。
請求項4記載の本発明は、請求項1又は2記載の平行導電回路シートを用いた電子回路であって、平行導電回路シートと、所定の配線間隔で形成された複数本の導電配線を備える基板と、所定の配線間隔で形成された複数本の端子を備える電子部品とで構成され、前記基板の導電配線と前記電子部品の端子間を前記平行導電回路シートに設けられる導電回路を用いて接続することを要旨とする。
本発明によれば、一様な厚さを有するシート状の絶縁層と、この絶縁層の面上に形成される導電性材料からなる導電回路とで構成される平行導電回路シートであって、この導電回路を平行に複数本配置すると共に、導電回路の間隔を少なくとも接続対象であるプリント基板の配線間隔以下、若しくはIC部品端子の端子間隔以下とすることで、プリント基板又はIC部品の端子1本に対して複数本の導電回路を接続する。これにより狭幅な配線接続を可能とし、更にこれまで高精度な実装能力が求められていた微細な配線接続及びIC実装を容易に行うことができるようになる。
また、この平行導電回路シートにおいて、導電回路の配線幅をプリント基板の配線間隔の1/2以下、又はIC部品の端子間隔の1/2以下にすることで、微細な配線接続及びIC実装をより容易に行うことができるようになる。
以下、図面を参照して、本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係る平行導電回路シート1の構成を示す図である。ここで図1(a)は平行導電回路シート1を上面から見た図であり、図1(b)は平行導電回路シート1のA−A断面図である。
図1(a),(b)に示すようにこの平行導電回路シート1は、一様な厚さを有するシート状の絶縁層5と、この絶縁層5の面上に形成される導電性材料からなる導電回路3とで構成され、この導電回路3が複数本、平行に配置形成されている。この導電回路3の幅Dは、少なくとも接続対象であるプリント基板の配線間隔da以下、若しくはIC部品端子の端子間隔db以下とし、望ましくは配線間隔da(又は端子間隔db)の1/2以下とする。また、より好ましくは1/3以下とする。これにより、より確実に高精度実装が可能になり、更には、高精度実装作業を容易に行うことができるようになる。
ここで導電回路3は、望ましくは金、銅、錫等の何れかで形成されるか、若しくは銅メッキ後に金メッキが施される、或いは銅メッキ後に錫メッキが施された構成を有している。このように予め銅メッキを施すことにより配線材料コストを抑制させることができる。これに限らず、導電回路3を必要に応じて1μmの金メッキで作製するようにしてもよい。
一方、絶縁層5は、例えばポリイミド等の熱硬化性樹脂、又は接着剤の代わりに使用するならばエポキシ系又はアクリル系の絶縁樹脂材料を使用する。これら何れかの樹脂材料又は何れかの樹脂材料を混合させた材料を適用しても良い。また絶縁層5は一様の厚さを有するシート状又はフィルム状に加工したものが好ましい。絶縁層5の材料は上記材料に限らず絶縁性を有する材料であれば他材料でも適用可能である。
また、この絶縁層5上に形成される導電回路3の作製方法はアディティブ法を用いるものとする。アディティブ法を用いることにより金属微細配線を容易に作製することができる。即ち、アディティブ法を用いることにより、5μm幅の狭幅配線を作製することが可能となる。尚、この配線作製方法はサブトラクティブ法を用いることでも実現できるが、作業工程と微細加工の精度の観点からはアディティブ法を用いることが好ましい。
次に図2、図3を参照して、本発明の実施の形態に係る平行導電回路シート1の作製方法及び作用を説明する。
図2は、接続前の平行導電回路シート1と接続対象であるプリント基板の配置構成を示す図である。また図3(a)は、接続後の平行導電回路シート1とプリント基板7a,7bの配置構成を示す図であり、図3(b)は、図3(a)の上面図である。
まず図2に示すように、接続対象であるプリント基板7a,7bを用意し、このプリント基板7a,7bに形成されている導電配線9の配線方向を一致させることで、接続対象であるプリント基板7a,7bの配線が同一線上に並ぶように位置調節する。
次いで、図3(a)に示すように、平行導電回路シート1をプリント基板7a,7b上に降下させ、プリント基板7a,7bの導電配線9の端と導電回路3の端とを接触後、平行導電回路シート1の上方から一定圧力を加えてプリント基板7a,7bと平行導電回路シート1を接合させる。この接合により2枚のプリント基板7a,7bを平行導電回路シート1を介して導通可能に接続することができる。
尚、ここで導電回路3が金メッキで形成され、接続対象であるプリント基板7a,7bの導電配線9も金メッキで形成された場合には超音波拡散接合で接合する。一方、導電回路3が錫メッキで形成され、接続対象であるプリント基板7a,7bの導電配線9が金メッキで形成された場合には加圧及び加熱により両配線を接合する(金錫結合ともいう)。
ここで平行導電回路シート1に形成された導電回路3の幅Dは、プリント基板7a,7bの導電配線9の幅より狭く、具体的には1/2以下、望ましくは1/3以下とする。そのため平行導電回路シート1の基板面(X−Y面)のアライメントが取れれば、基板面に垂直方向(θ方向)のアライメントのみでプリント基板上に平行に平行導電回路シート1を接合させることができる。その結果、簡単な設定のみで実装できるので従来のように高精度な実装能力がなくとも微細配線同士を容易に接続することができる。
また図3(b)に示すように、プリント基板7a,7bの導電配線9の配線間隔daより導電回路3の幅Dが十分狭いので、1本の導電配線9に対し複数本の導電回路3が同時に接続されることになる。これにより配線間隔daが非常に狭くても、導電回路3の配線幅Dがより狭幅を有しているので平行導電回路シート1の導電回路3とプリント基板の導電配線がショートしない。
即ち、従来は導電配線9が幅広で導電配線間隔daが幅狭であると、導電回路3が隣の導電配線9にまたがって接続される恐れがあったが、本発明の導電回路3によれば導電配線間隔daよりも十分に狭幅の導電回路3が平行に複数本配置されているので、多少の位置ずれが生じても導電回路3と導電配線9をショートさせることなく、高精度配線を容易に実現することができる。
また更に、前述の問題点として挙げたように、従来のFPC(フレキシブル基板)とRPC(リジット基板)間の接続ではACFが使用されており、その接続の特性上配線ピッチは40μm程度が限界であったが、本発明の平行導電回路シート1を適用することにより接続回路間のピッチを40μmピッチ以下で接続することが可能になる。
また本発明の平行導電回路シート1は、単純な平行回路構造を有しているため、通常のFPCによるシートの製造も可能である。また、より精密なピッチを有する平行導電回路シート1を作製する場合はアディティブ法を積極的に適用する。アディティブ法を適用することにより、本実施の形態で示した同一の平行回路構造を作製する際に容易に高精度な配線を大量生産することが可能となり、コストパフォーマンス性にも優れた効果を発揮する。
導電配線9が狭幅で形成されたプリント基板同士の配線間接続、及びこのようなプリント基板とIC端子間の導通接続において、本発明の平行導電回路シート1を用いることで、その実現が容易となる。図4〜図6を参照して、本発明の平行導電回路シート1を用いた具体的な接合例を説明する。
まず図4を参照して、本発明の平行導電回路シート1を、プリント基板7aとIC部品のFC実装におけるインターポーザ(IC部品間や半導体チップの層間の接続配線を形成する中継用基板)として使用する例を説明する。
図4は、IC部品をプリント基板に実装する接続構成を示す図であり、図4(a)は、接続前の構成図、図4(b)は、接続後の構成図、図4(c)は、図4(b)のB−B断面図を示している。
まず図4(a)に示すように、接続対象であるプリント基板7aと、平行導電回路シート1と、ICを用意する。ここで平行導電回路シート1の一端の絶縁層5はエッチング等により除去し複数本の導電回路3が露出するように加工されている。このような加工が施された平行導電回路シート1の面方向をプリント基板7aの面方向と平行になるように配置調節を行い、更に導電回路3と導電配線9の配線方向が一致するようにX−Y面方向の調節を行う。
次いで図4(b)に示すように、導電配線9上に導電回路3を配置設定した後、露出している導電回路3上にIC部品の端子が配置されるように位置合わせ調節を行い、この調節完了後にFC実装を行う。その具体的な接続方法は、本例のように接合対象がIC部品の場合は、IC端子を金、或いは半田バンプとし、加圧と加熱により接続する。
次に図5を参照して、他の接合例を説明する。図5は、プリント基板間の一接続例であるが、第1の実施の形態(図2)と異なる点は、プリント基板7cに形成された導電配線の幅が、一方の導電配線13aは幅広であり、他方の導電配線13bはこれよりも幅狭である点にある。
このように導電配線13a,13bの幅が異なる場合であっても、幅広の配線幅方向内に幅狭の配線幅が収まる導電配線13a,13bが設計されている場合は、本発明の平行導電回路シート1を用いることで両導電配線13a、13bを接続することができる。また導電配線13a,13bの配線間隔daが共に同一であれば、本発明の平行導電回路シート1を用いることで両導電配線13a、13bを接続することができる。
次に図6を参照して、更に他の接合例を説明する。図6(a)は、プリント基板上に形成された導電配線9端部を拡大した図であり、図6(b)は、導電配線9と平行導電回路シート1の接続例を示す図である。
まずここで、従来のFPC等のサブトラクティブ法で作製されたプリント基板の導電配線9は、図6に示すように、回路上面幅(トップ)が回路下面幅(ボトム)より狭い。即ち、回路上面幅が約15〜16μmに対し回路下面幅が20μmの台形状の断面を有している。しかしIC部品の実装は回路上面に実装するため、回路上面幅をある程度確保しなければ高信頼性を有するIC部品実装は困難である。従って幅広の回路上面を形成すれば、プリント基板の微細化は困難となるという問題点があった。
しかし本発明の平行導電回路シート1をアディティブ法を用いて作製し、これを図6(b)に示すように、導電配線9の回路上面及び回路側面を覆うように貼り付けることで、貼り付けられた導電回路3の延長線上に幅広の実装有効幅を得ることができる。
従って、本発明の平行導電回路シート1をインターポーザとして使用することにより、従来の幅狭の回路上面を利用して十分な実装有効幅を得ることができる。その結果、プリント基板側の回路形状を考慮して実装する必要がなくなる。
本発明の実施の形態に係る平行導電回路シート1の構成図であり、(a)は平行導電回路シート1の上面図、(b)は平行導電回路シート1のA−A断面図である。 接続前の平行導電回路シート1とプリント基板7a,7bの配置構成図である。 平行導電回路シート1とプリント基板7a,7bの配置構成図であって、(a)は接続後の配置構成図、(b)は、(a)の上面図である。 本発明の実施の形態に係る平行導電回路シート1を用いた接合例を示す実施例1の構成図である。 本発明の実施の形態に係る平行導電回路シート1を用いた接合例を示す実施例2の構成図である。 本発明の実施の形態に係る平行導電回路シート1を用いた接合例を示す実施例3の構成図である。 従来のプリント基板とIC部品の接続構成を示す図である。
符号の説明
1…平行導電回路シート
3…導電回路
5…絶縁層
7a,7b…プリント基板
9…導電配線
13a,13b…導電配線
103…ACF
105…導電性フィラー
107…基板
109…配線
111…半導体チップ
113…端子

Claims (4)

  1. 対向配置された接続対象基板上に設けられる配線間を連結接続する平行導電回路シートであって、
    一様な厚さを有するシート状の絶縁層と、該絶縁層の面上に形成される導電回路とで構成され、前記導電回路は前記絶縁層面上に平行且つ複数本設けられ、該導電回路の幅は少なくとも接続対象基板上に設けられる配線の配線間隔以下、若しくは電子部品端子の端子間隔以下であること特徴とする平行導電回路シート。
  2. 前記導電回路の幅は、前記接続対象基板上に設けられる配線間隔の1/2以下、若しくは電子部品端子の端子間隔の1/2以下であることを特徴とする請求項1記載の平行導電回路シート。
  3. 請求項1又は2記載の平行導電回路シートと、所定の配線間隔で形成された複数本の導電配線を備える第1基板と、所定の配線間隔で形成された複数本の導電配線を備える第2基板とで構成され、前記第1及び第2基板の導電配線間を前記平行導電回路シートに設けられる導電回路を用いて接続することを特徴とする平行導電回路シートを用いた電子回路。
  4. 請求項1又は2記載の平行導電回路シートと、所定の配線間隔で形成された複数本の導電配線を備える基板と、所定の配線間隔で形成された複数本の端子を備える電子部品とで構成され、前記基板の導電配線と前記電子部品の端子間を前記平行導電回路シートに設けられる導電回路を用いて接続することを特徴とする平行導電回路シートを用いた電子回路。
JP2004021382A 2004-01-29 2004-01-29 平行導電回路シートを用いた電子回路及びその製造方法 Expired - Fee Related JP4430419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004021382A JP4430419B2 (ja) 2004-01-29 2004-01-29 平行導電回路シートを用いた電子回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004021382A JP4430419B2 (ja) 2004-01-29 2004-01-29 平行導電回路シートを用いた電子回路及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005217146A true JP2005217146A (ja) 2005-08-11
JP4430419B2 JP4430419B2 (ja) 2010-03-10

Family

ID=34905045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004021382A Expired - Fee Related JP4430419B2 (ja) 2004-01-29 2004-01-29 平行導電回路シートを用いた電子回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP4430419B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460690B2 (ja) 2021-03-09 2024-04-02 グーグル エルエルシー 低温用途のためのフレキシブル配線

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460690B2 (ja) 2021-03-09 2024-04-02 グーグル エルエルシー 低温用途のためのフレキシブル配線

Also Published As

Publication number Publication date
JP4430419B2 (ja) 2010-03-10

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
EP0653789A2 (en) Electronic package structure and method of making same
JP2007088055A (ja) フレキシブルプリント配線板およびその製造方法
US8102664B2 (en) Printed circuit board and method of manufacturing the same
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
JP2007019507A (ja) 基板組立体製造方法
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法
JP4318895B2 (ja) 3次元モジュール、3次元モジュールの製造方法
JP3946200B2 (ja) 電子部品の実装方法
CN112825600A (zh) 双面铜的软性电路板及其布线结构
US9673063B2 (en) Terminations
KR20020069675A (ko) 연성인쇄회로기판의 접합방법
JP2001156416A (ja) フレキシブル配線基板の接続構造
JP2010010611A (ja) プリント回路板及び電子機器
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2009194058A (ja) 電気接続装置
JP3026205B1 (ja) 電子回路装置及び表示装置
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2006332465A (ja) チップオンフィルム半導体装置
JP2005294615A (ja) 配線基板
JPH10144728A (ja) 表面実装部品及びこれを用いたプリント配線板
JP2001053410A (ja) チップ実装構造
JP3404275B2 (ja) 複数基板からなるモジュール及びその製造方法
JPH11150150A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH0751794Y2 (ja) 半導体の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees