JP2014086683A - 半導体モジュール - Google Patents

Abstract

【課題】インダクタンスの低減を図ることが可能な半導体モジュールを提供する。
【解決手段】積層方向Ｚの中央に中間バスバ４０を配置し、中間バスバ４０を挟むように上相パッケージ１１と下相パッケージ１２を配置する。上相パッケージ１１の正電極１５と、下相パッケージ１２の負電極１６とを互いに反対側の外面１１ａ，１２ａに形成する。上下のパッケージ１１，１２に貫通孔を設け、貫通孔内にボルトを挿通し、中間バスバと、正電極１５及び負電極１６とを固定する。中間バスバ４０は、絶縁部材を挟んで配置された正電極バスバ５１と負電極バスバ６１とを有する。ボルトによって、正電極と正電極バスバとを電気的に接続すると共に、負電極と負電極バスバとを電気的に接続する。正電極バスバ５１と負電極バスバ６１とを近接させることで、寄生インダクタンスを低減する。
【選択図】図１

Description

本発明は、少なくとも２個のスイッチング素子を備えた半導体モジュールに関する。

平滑コンデンサを有する直流リンクコンデンサユニットが、コンバータ及びインバータ間に配置された電力変換装置（半導体装置）がある（例えば、特許文献１，２参照）。特許文献１，２に記載の電力変換装置では、直流リンクコンデンサユニットのプラス側接続端子に接続されたプラス側バスバと、直流リンクコンデンサユニットのマイナス側接続端子に接続されたマイナス側バスバとが、これらの間に絶縁部材を介在させて積層されることで外部バスバユニットとして一体化されている。これらのプラス側バスバ及びマイナス側バスバは、共通のボルトによって締結されることで一体化されている。

特開２０１１−４５２２号公報 特開２０１１−４５２０号公報

しかしながら、上記特許文献１，２に記載の従来技術では、寄生インダクタンスの低減が求められている。本発明は、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。

本発明は、第１のスイッチング素子が封止された第１のパッケージと、第２のスイッチング素子が封止された第２のパッケージとが、積層されたモジュール本体を備え、第１のパッケージは、第１のスイッチング素子と電気的に接続されていると共に、外面に露出された第１の露出電極を有し、第２のパッケージは、第２のスイッチング素子と電気的に接続されていると共に、外面に露出された第２の露出電極を有し、モジュール本体は、第１の露出電極と第２の露出電極とが互いに反対方向の外面に露出され、第１のパッケージと第２のパッケージとの間に配置された中間バスバを有し、第１のパッケージには、積層方向に貫通する第１の貫通孔が形成され、第２のパッケージには、積層方向に貫通する第２の貫通孔が形成され、第１の貫通孔に、棒状の第１の連結部材が挿通されて、第１のパッケージと中間バスバとが連結され、第２の貫通孔に、棒状の第２の連結部材が挿通されて、第２のパッケージと前記中間バスバとが連結され、中間バスバは、第１のパッケージの正電極と電気的に接続された正電極バスバと、第２のパッケージの負電極と電気的に接続された負電極バスバと、積層方向において正電極バスバと負電極バスバとの間に挟まれた絶縁体と、第１のパッケージの出力電極及び第２のパッケージの出力電極と電気的に接続され、正電極バスバ及び負電極バスバと絶縁された出力バスバと、を備え、正電極バスバと負電極バスバは、積層方向に近接して配置されて延在している半導体モジュールを提供する。

この半導体モジュールは、積層方向の中央に中間バスバが配置され、中間バスバを挟むように第１のパッケージと第２のパッケージが配置されている。半導体モジュールは、第１のパッケージの第１の露出電極と、第２のパッケージの第２の露出電極とが、反対方向の外面に露出されている。

半導体モジュールには、第１のパッケージを貫通する第１の貫通孔が形成されているので、この第１の貫通孔に第１の連結部材を挿通させて、第１のパッケージと中間バスバとを接合することができる。

半導体モジュールには、第２のパッケージを貫通する第２の貫通孔が形成されているので、この第２の貫通孔に第２の連結部材を挿通させて、第２のパッケージと中間バスバとを接合することができる。

半導体モジュールは、正電極バスバと負電極バスバとが積層方向に近接して配置されて延在しているので、寄生インダクタンスを低減することができる。

また、第１の貫通孔には、中間バスバに設けられた第１の筒状部材が挿入されて、第１の露出電極と第１の筒状部材とが当接し、第２の貫通孔には、中間バスバに設けられた第２の筒状部材が挿入されて、第２の露出電極と第２の筒状部材とが当接し、第１の連結部材は、第１の筒状部材に挿通され、第１の露出電極と中間バスバとを連結し、第２の連結部材は、第２の筒状部材に挿通され、第２の露出電極と中間バスバとを連結してもよい。

第１の筒状部材及び第２の筒状部材は、導電体から形成されていてもよい。

第１の連結部材及び第２の連結部材は、ねじ部材であり、第１の筒状部材の及び第２の筒状部材には、ねじ部材に対応するめねじ部が形成され、ねじ部材が、めねじ部に締結されている。

第１の貫通孔は、第１の露出電極を貫通し、第１の露出電極が形成された面とは反対側の面である第１の併せ面に形成された電極を避ける位置に形成され、第２の貫通孔は、第２の露出電極を貫通し、第２の露出電極が形成された面とは反対側の面である第２の併せ面に形成された電極を避ける位置に形成されていてもよい。

第１の露出電極に形成された第１の貫通孔の内周面には、内方に張り出す第１のつば部が形成され、第２の露出電極に形成された第２の貫通孔の内周面には、内方に張り出す第２のつば部が形成されていてもよい。

第１の露出電極は、正電極であり、第１のパッケージの併せ面には、第１のスイッチング素子と電気的に接続された第１の出力電極が形成され、第２の露出電極は、負電極であり、第２のパッケージの併せ面には、第２のスイッチング素子と電気的に接続された第２の出力電極が形成され、出力バスバは、第１の方向の外側に張り出し、正電極バスバ及び負電極バスバは、第１の方向において、出力バスバと反対側へ張り出していてもよい。

第１の露出電極は、第１のスイッチング素子と電気的に接続された第１の出力電極であり、第１のパッケージの併せ面には、正電極が形成され、第２の露出電極は、第２のスイッチング素子と電気的に接続だれた第２の出力電極であり、第２のパッケージの併せ面には、負電極が形成され、出力バスバは、第１の方向の外側に張り出し、正電極バスバ及び負電極バスバは、積層方向及び第１の方向に交差する方向である第２の方向の外側に張り出している構成でもよい。

積層方向の外側から第１の露出電極と当接し、第１の露出電極を冷却する第１の冷却部と、積層方向の外側から第２の露出電極と当接し、第２の露出電極を冷却する第２の冷却部と、を備え、第１の連結部材は、第１の冷却部を第１の露出電極に当接させると共に、第１のパッケージを前記中間バスバと接合させ、第２の連結部材は、第２の連結部を第２の露出電極に当接させると共に、第２のパッケージを中間バスバと接合させてもよい。

本発明によれば、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。

本発明の一実施形態に係る半導体モジュールを示す断面図である。 図１中の下相パッケージを示す断面図である。 図１中の下相パッケージを示す断面図であり、貫通孔内に筒状電極が配置されている状態を示している。 図１中の中間バスバを示す断面図である。 中間バスバの変形例を示す平面図である。 図１に半導体モジュールの分解断面図である。 締結ボルトを締結する前の半導体モジュールを示す断面図である。 本発明の第２実施形態に係る半導体モジュールを示す断面図である。 本発明の第３実施形態に係る半導体モジュールを示す断面図である。 半導体モジュールの等価回路を示す図である。

以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。

図１は、本発明の一実施形態に係る半導体モジュールを示す断面図である。図１に示す半導体モジュール２では、上相パッケージ１１（第１のパッケージ）と下相パッケージ１２（第２のパッケージ）とが厚み方向Ｚに積層されたモジュール本体１０を備えている。上相パッケージ１１には、スイッチング素子（パワー素子）としてＩＧＢＴ１３が用いられている。下相パッケージ１２には、スイッチング素子としてＩＧＢＴ１４が用いられている。半導体モジュール２には、積層方向Ｘの両側の外面１１ａ，１２ａに、正電極１５及び負電極１６が設けられている。

正電極１５は、上相パッケージ１１の一方の面１１ａに形成され、負電極１６は、下相パッケージ１２の一方の面１２ａに形成されている。上相パッケージ１１及び下相パッケージ１２は、電極１５，１６が形成されていない面（併せ面１１ｂ，１２ｂ）同士が向かい合うように配置されて積層されている。

正電極１５は、上相パッケージ１１の外面側に露出されている。正電極１５には、熱伝導率が高い金属材料を採用することができる。正電極１５の材質としては、例えば銅、アルミニウムなどが挙げられる。正電極１５は、例えば矩形の板状に形成されている。

正電極１５の積層方向Ｚの図示上側には、半田接合層２１が形成されている。ＩＧＢＴ１３は、半田接合層２１を介して、正電極１５と接合されている。上相パッケージ１１は、ＩＧＢＴ１３と電気的に接続されたダイオード２２（整流素子、図１０参照）を備えている。ダイオード２２は、ＩＧＢＴ１３のコレクタ電極１３Ｃとエミッタ電極１３Ｅ（図１０参照）との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード２２のカソード電極は、ＩＧＢＴ１３のコレクタ電極１３Ｃに接続されている。ダイオード２２のアノード電極は、ＩＧＢＴ１３のエミッタ電極１３Ｅに接続されている。

ＩＧＢＴ１３の図示上側には、半田接合層２６が形成されている。半田接合層２６の図示上側には、導体であるスペーサー２７が配置されている。このスペーサー２７の図示上側には、半田接合層２８が形成されている。スペーサー２７は、半田接合層２６を介してＩＧＢＴ１３と接合され、半田接合層２８を介して上相の出力電極２３と接合されている。

上相パッケージ１１の併せ面１１ｂ側には、上相の出力電極２３が形成されている。出力電極２３は、ＩＧＢＴ１３のエミッタ電極１３Ｅと電気的に接続されている。出力電極２３は、例えば矩形の板状に形成されている。

上相パッケージ１１では、ＩＧＢＴ１３、ダイオード２２、実装基板などがモールド樹脂３によって封止されている。正電極１５の下側の面が外部に露出し、出力電極２３の上側の面が併せ面１１ｂ側に露出している。

負電極１６は、下相パッケージ１２の外面側に露出されている。負電極１６には、熱伝導率が高い金属材料を採用することができる。負電極１６の材質としては、例えば銅、アルミニウムなどが挙げられる。正電極１６は、例えば矩形の板状に形成されている。

負電極１６の積層方向Ｚの図示下側には、半田接合層３８が形成されている。半田接合層３８の図示下側には、導体であるスペーサー３７が配置されている。このスペーサー３７の図示下側には、半田接合層３６が形成されている。スペーサー３７は、半田接合層３８を介して負電極１６に接合され、半田接合層３６を介してＩＧＢＴ１４に接合されている。

下相パッケージ１２は、ＩＧＢＴ１４と電気的に接続されたダイオード３２（整流素子、図１０参照）を備えている。ダイオード３２は、ＩＧＢＴ１４のコレクタ電極１４Ｃとエミッタ電極１４Ｅ（図１０参照）との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード３２のカソード電極は、ＩＧＢＴ１４のコレクタ電極１４Ｃに接続されている。ダイオード３２のアノード電極は、ＩＧＢＴ１４のエミッタ電極１４Ｅに接続されている。

ＩＧＢＴ１４の図示下側には、半田接合層３１が形成されている。ＩＧＢＴ１４は、半田接合層３１を介して、下相の出力電極３３と接合されている。

下相パッケージ１２の併せ面１２ｂ側には、下相の出力電極３３が形成されている。出力電極３３は、ＩＧＢＴ１４のコレクタ電極１４Ｃと電気的に接続されている。出力電極３３は、例えば矩形の板状に形成されている。

下相パッケージ１２では、ＩＧＢＴ１４、ダイオード３２、実装基板などがモールド樹脂４によって封止されている。負電極１６の上側の面が外部に露出し、出力電極３３の下側の面が併せ面１２ｂ側に露出している。

また、半導体モジュール２は、上相パッケージ１１と下相パッケージ１２との間に配置された中間バスバ４０を備えている。中間バスバ４０は、上相の出力電極２３及び下相の出力電極３３に接合された出力バスバ本体４１と、出力バスバ本体４１から外方に張出す張出部４２，４３とを備えている。

出力バスバ本体４１は、例えば板状を成している。出力バスバ本体４１の一方の面は、上相の出力電極２３に接合され、出力バスバ本体４１の他方の面は、下相の出力電極３３に接合されている。出力バスバ本体４１は、上相の出力電極２３と下相の出力電極３３との間に挟まれている。

中間バスバ４０の張出部４２，４３は、出力バスバ本体４１から互いに反対方向に張出すように形成されている。一方側に張出す張出部４２は、導電体によって形成され出力バスバ本体４１と電気的に接続されている。他方側に張出す張出部４３は、絶縁材料によって形成されている。

他方側に張出した張出部４３の上相パッケージ１１側の面には、正電極１５と電気的に接合された正電極バスバ５１が配置され、張出部４３の下相パッケージ１２側の面には、負電極１６と電気的に接続された負電極バスバ６１が配置されている。

ここで、上相パッケージ１１及び下相パッケージ１２には、積層方向Ｚに貫通する複数の貫通孔が形成されている。複数の貫通孔７１〜７４は、上相の出力電極２３、下相の出力電極３３を挟んでＸ方向の両側に配置されている。

上相パッケージ１１には、貫通孔（第１の貫通孔）７１，７２が形成されている。貫通孔７１，７２は、正電極１５の外面側から併せ面１１ｂ側へ延びている。併せ面１１ｂ側では、モールド樹脂部に開口が形成されている。正電極１５の貫通孔７１，７２の径は、併せ面１１ｂの開口の径よりも小さくなっている。正電極１５には、内側に張り出すつば部１５ａが形成されている。貫通孔７１，７２内には、導電体からなる筒状電極８１，８２（第１の筒状部材）が配置されている。

筒状電極８１，８２は、Ｚ方向において一端が正電極１５と当接している。筒状電極８１は、正電極１５と正電極バスバ５１とを電気的に接続している。筒状部材８１，８２の外面１１ａ側（図示下側）の端面が、正電極１５のつば部１５ａと当接している。筒状電極８１の併せ面１１ｂ側（図示上側）の端面は、中間バスバ４０の張出部４３に固定されている。

筒状電極８１，８２の内面には、めねじ部８３ａ（図３参照）が形成されていてもよい。筒状電極８１，８２内には、ボルト８５，８６が挿通されている。ボルト８５，８６は、上下方向Ｚに延在し、筒状電極８１，８２のめねじ部８３ａに螺合し、正電極１５を固定する。ボルト８５，８６の頭部は、正電極１５に形成された凹部１５ｂに収容されている。

下相パッケージ１２には、貫通孔（第２の貫通孔）７３，７４が形成されている。貫通孔７３，７４は、負電極１６の外面側から併せ面１２ｂ側へ延びている。併せ面１２ｂ側では、モールド樹脂部に開口が形成されている。負電極１６の貫通孔７３，７４の径は、併せ面１２ｂの開口の径よりも小さくなっている。負電極１６には、内側に張り出すつば部１６ａが形成されている。貫通孔７３，７４内には、導電体からなる筒状電極８３，８３（第２の筒状部材）が配置されている。

筒状電極８３，８４は、Ｚ方向において一端が負電極１６と当接している。筒状電極８３は、負電極１６と負電極バスバ６１とを電気的に接続している。筒状部材８３，８４の外面１２ａ側（図示上側）の端面が、負電極１６のつば部１６ａと当接している。筒状部材８３の併せ面１２ｂ側（図示下側）の端面は、中間バスバ４０の張出部４３に固定されている。

筒状電極８３，８４の内面には、めねじ部８３ａ（図３参照）が形成されていてもよい。筒状電極８３，８４内には、ボルト８７，８８が挿通されている。ボルト８７，８８は、上下方向Ｚに延在し、筒状電極８３，８４のめねじ部に螺合し、負電極１６を固定する。ボルト８７，８８の頭部は、負電極１６に形成された凹部１６ｂに収容されている。

正電極バスバ５１及び負電極バスバ６１は、中間バスバ４０の張出部４３を挟んで配置されている。正電極バスバ５１及び負電極バスバ６１には、筒状電極８１，８３が接合されている。この筒状電極８１，８３は、貫通孔７１，７３に対応する位置に設けられている。

図２では、下相パッケージ１２の断面を示している。本実施形態では、下相の負電極に貫通孔７３，７４が設けられ、この貫通孔７３，７４は負電極１６と対向する併せ面１２ｂまで到達している。併せ面１２ｂに形成された開口は、下相の出力電極３３とずれた位置に形成されている。そのため、併せ面１２ｂ側では、モールド樹脂部に貫通孔が配置されている。モールド樹脂部の貫通孔は、負電極１６に形成された貫通孔の径よりも大きく、負電極１６と筒状電極８３，８４とは電気的に接続されている。このような構成により、下相の出力電極３３と上相の出力電極３３の沿面距離Ｌをパッケージ１１，１２の厚み方向Ｚに稼ぐことができるので、下相の出力電極３３と貫通孔７３の距離を短くすることができる。同様に上相の出力電極２３と貫通孔７１の距離を短くすることができる。

図３では、下相パッケージ１２の断面を示し、貫通孔７３，７４内に、中間バスバ（６１）に接続された筒状電極８３が挿通されている状態を示している。図３では、下相パッケージ１２と中間バスバとの電気的接点８３ｂを示している。上相パッケージ１１と下相のパッケージ１２の併せ面１１ｂ，１２ｂ間に配置される中間バスバの一部（筒状電極８１〜８４）は、貫通孔７１〜７４内に挿通され、中間バスバ４０は、負電極１６面側から挿通されたボルト８７，８８によって締結されている。ボルト８７，８８は導電体から形成されているので、負電極１６、ボルト８８，８７、筒状電極８３，８４、及び負電極バスバ６１が電気的に接続されている。

図４は、中間バスバの断面図である。図５は、中間バスバの平面図である。図４及び図５に示すように、中間バスバ４０は、電位の異なる複数の電極４２，５１，６１を備えている。これらの電極４２，５１，６１は、互いに絶縁されている。具体的には、負電極バスバ６１と正電極バスバ５１との間に絶縁体４３が配置され、負電極バスバ６１と正電極バスバ５１との絶縁が確保されている。負電極バスバ６１及び正電極バスバ５１と、出力電極４１，４２との間に絶縁体が配置され、負電極バスバ６１及び正電極バスバ５１と、出力電極４１，４２との絶縁が確保されている。

次に、図６，７を参照して、半導体モジュール２の組み付けについて説明する。図６に示すように、中間バスバが所定の位置に配置された状態で、中間バスバのＺ方向の両側に、上相パッケージ１１及び下相パッケージ１２をそれぞれ配置する。

次に、図７に示すように、上相パッケージ１１及び下相パッケージ１２の貫通孔７１〜７４に筒状電極８１〜８４を挿入する。具体的には、筒状電極８１を貫通孔７１に挿入し、筒状電極８２を貫通孔７２に挿入する。筒状電極８３を貫通孔７３に挿入し、筒状電極８４を貫通孔７４に挿入する。筒状電極８１，８２と正電極１５とを接合し、筒状電極８３，８４と負電極１６とを接合する。そして、図１に示す半導体モジュール２を得ることができる。本実施形態の半導体装置１は、図５に示すように３つの半導体モジュール２を備えた３相インバータであり、Ｕ相（４２Ｕ）、Ｖ相（４２Ｖ）、Ｗ相（４２Ｗ）の出力を有する。

次に、図１０を参照して、半導体装置１の等価回路について説明する。半導体装置１では、回路上の正極Ｐと負極Ｎとの間に、上相のＩＧＢＴ１３と、下相のＩＧＢＴ１４とが直列接続されている。上相のＩＧＢＴ１３のエミッタ１３Ｅと下相のＩＧＢＴ１４のコレクタ１４Ｃとの接続点９１には、三相交流モータＭＧの任意の相（Ｕ相ｏｒＶ相ｏｒＷ相）の出力側が接続される。ＩＧＢＴ１３，１４のゲート１３Ｇ，１４Ｇには、ゲート端子が接続される。

上相のＩＧＢＴ１３のコレクタ１３Ｃとエミッタ１３Ｅとの間には、ダイオード２２が並列接続されている。下相のＩＧＢＴ１４のコレクタ１４Ｃとエミッタ１４Ｅとの間には、ダイオード３２が並列接続されている。

このような半導体モジュール２によれば、上相パッケージ１１及び下相パッケージ１２の直近で、正電極バスバ５１及び負電極バスバ６１が近接されて並行配置されているので、寄生インダクタンスを低減することができる。

半導体モジュール２では、上下のパッケージ１１，１２の併せ面１１ｂ，１２ｂに、反対側（外面１１ａ，１２ａ側）の電極１５，１６が露出していないので、絶縁沿面距離をモールド樹脂の厚み方向Ｚに稼ぐことが可能となる。そのため、貫通孔７１〜７４と併せ面側電極（出力電極２３，３３）の距離を短くすることができる。

半導体モジュール２では、上下のパッケージ１１，１２と中間バスバ４０とがボルトによって固定されているため、中間バスバと電極（正電極１５，負電極１６）との電気的接点信頼性を向上させることができる。また、半導体モジュール２の薄型化（小型化）を図りつつ、絶縁距離Ｌを稼ぐことができる。

次に、本発明の第２実施形態に係る半導体モジュールについて説明する。図８に示す第２実施形態の半導体モジュール１０２が、第１実施形態の半導体モジュール２と違う点は、上相の出力電極１２３及び下相の出力電極１３３が外面１１１ａ，１１２ａ側に露出されている点、上相の正電極１１５及び下相の負電極１１６が併せ面１１１ｂ，１１２ｂ側に形成されている点などである。

図８に示す半導体モジュール１０２では、上相パッケージ１１１（第１のパッケージ）と下相パッケージ１１２（第２のパッケージ）とが厚み方向Ｚに積層されたモジュール本体１１０を備えている。上相パッケージ１１１には、スイッチング素子（パワー素子）としてＩＧＢＴ１３が用いられている。下相パッケージ１１２には、スイッチング素子としてＩＧＢＴ１４が用いられている。半導体モジュール１０２には、積層方向Ｘの両側の外面１１１ａ，１１２ａに、出力電極１２３，１３３が設けられている。

上相の出力電極１２３は、上相パッケージ１１１の一方の面１１１ａに形成され、下相の出力電極１３３は、下相パッケージ１１２の一方の面１１２ａに形成されている。上相パッケージ１１１及び下相パッケージ１１２は、出力電極１２３，１３３が形成されていない面（併せ面１１１ｂ，１１２ｂ）同士が向かい合うように配置されて積層されている。

また、半導体モジュール１０２は、上相パッケージ１１１と下相パッケージ１１２との間に配置された中間バスバ１４０を備えている。中間バスバ１４０は、上相の正電極１１５と接合される正電極バスバ１５１と、下相の負電極１１６と接合される負電極バスバ１６１と、出力電極１２３，１３３と電気的に接続される出力バスバ１４２とを備えている。正電極バスバ１５１と負電極バスバ１６１との間には、絶縁部が形成され、正電極バスバ１５１と負電極バスバ１６１は、絶縁されている。

また、中間バスバ１４０は、パッケージ１１１，１１２に形成された貫通孔７１〜７４に挿入される筒状電極１８１〜１８４を備えている。筒状電極１８１，１８２は、出力バスバ１４２の上相パッケージ１１１側に設けられ、筒状電極１８３，１８４は、出力バスバ１４２の下相パッケージ１１２側に設けられている。

筒状電極１８１は、貫通孔７１に挿入されて、上相の出力電極１２３と出力バスバ１４２とを電気的に接続している。筒状電極１８２は、貫通孔７２に挿入されて、上相の出力電極１２３と出力バスバ１４２とを電気的に接続している。筒状電極１８３は、貫通孔７３に挿入されて、下相の出力電極１３３と出力バスバ１４２とを電気的に接続している。筒状電極１８４は、貫通孔７４に挿入されて、下相の出力電極１３３と出力バスバ１４２とを電気的に接続している。そして、ボルト８５〜８８が出力電極１２３，１３３側から挿通され、筒状電極１８１〜１８４に螺合している。これにより、出力電極１２３，１３３を中間バスバ１４０に対して固定することができる。

このような第２実施形態の半導体モジュール１０２においても、上相パッケージ１１１及び下相パッケージ１１２の直近で、正電極バスバ１５１及び負電極バスバ１６１が近接されて並行配置されているので、寄生インダクタンスを低減することができる。

半導体モジュール１０２では、上下のパッケージ１１１，１１２の併せ面１１１ｂ，１１２ｂに、反対側（外面１１１ａ，１１２ａ側）の電極１２３，１３３が露出していないので、絶縁沿面距離をモールド樹脂の厚み方向Ｚに稼ぐことが可能となる。そのため、貫通孔７１〜７４と併せ面側電極（正電極１１５、負電極１１６）の距離を短くすることができる。

半導体モジュール１０２では、上下のパッケージ１１１，１１２と中間バスバ１４０とがボルトによって固定されているため、中間バスバ１４０と電極（出力電極１２３，１３３）との電気的接点信頼性を向上させることができる。

次に、本発明の第３実施形態に係る半導体モジュールについて説明する。図９に示す第３実施形態の半導体モジュール２が、第１実施形態の半導体モジュール２と違う点は、冷却器５，６を備えている点である。冷却器５，６は、例えば板状を成し、内部には冷媒が流れる冷却管が設けられている。冷却器５は、絶縁板９５を介して、上相の正電極１５の外側に配置されている。冷却器６は、絶縁板９６を介して、下相の負電極１６の外側に配置されている。なお、露出電極１５，１６又は冷却器５，６に絶縁膜を成膜することで、冷却器５，６と露出電極１５，１６との間に、絶縁層を形成してもよい。

冷却器５，６及び絶縁板９５，９６には、貫通孔７１〜７４に対応する位置に貫通孔が開口されている。冷却器５は、上相の正電極１５の外面と対向して配置され、冷却器６は、下相の負電極１６の外面と対向して配置されている。そして、ボルト８５〜８８が冷却器５，６側から挿通され、筒状電極８１〜８４に螺合している。これにより、冷却器５，６を一体として、正電極１５及び負電極１６を中間バスバ４０に対して固定することができる。ボルトによって両側から固定することにより、冷却器５，６が正電極１５及び負電極１６に押し当てられるので、冷却器５，６を正電極１５及び負電極１６に密着させることができる。その結果、半導体モジュール２の冷却性能を向上させることができる。

以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、導電性を有するボルトに代えて、絶縁性を有するボルトを用いて、露出電極を固定してもよい。この場合には、導電性を有する筒状部材（筒状電極）によって、露出電極と中間バスバとを適宜、導通させる。絶縁ボルトを積層方向Ｚに、外面１１ａから反対側の外面１２ａまで貫通させて配置する。

また、貫通孔に筒状部材が配置されていない構成でもよい。例えば、積層方向Ｚに連続するボルトによって、上相パッケージ１１から下相パッケージ１２まで固定する構成でもよい。

１…半導体装置、２，１０２…半導体モジュール、３，４…モールド樹脂、１０，１１０…モジュール本体、１１…上相パッケージ（第１のパッケージ）、１２…下相パッケージ（第２のパッケージ）、１３…ＩＧＢＴ（第１のスイッチング素子）、１４…ＩＧＢＴ（第２のスイッチング素子）、１５…正電極、１６…負電極、２２…上相のダイオード、２３，１２３…上相の出力電極、３２…下相のダイオード、３３，１３３…下相の出力電極、４０…中間バスバ、４１…出力バスバ本体、５１，１５１…正電極バスバ、６１，１６１…負電極バスバ、７１…貫通孔（第１の貫通孔）、７３…貫通孔（第２の貫通孔）、８１，８２…筒状電極（第１の筒状部材）、８３，８４…筒状電極（第２の筒状部材）。

Claims (9)

1. 第１のスイッチング素子が封止された第１のパッケージと、第２のスイッチング素子が封止された第２のパッケージとが、積層されたモジュール本体を備え、
   前記第１のパッケージは、前記第１のスイッチング素子と電気的に接続されていると共に、外面に露出された第１の露出電極を有し、
   前記第２のパッケージは、前記第２のスイッチング素子と電気的に接続されていると共に、外面に露出された第２の露出電極を有し、
   前記モジュール本体は、
   前記第１の露出電極と前記第２の露出電極とが互いに反対方向の外面に露出され、
   前記第１のパッケージと前記第２のパッケージとの間に配置された中間バスバを有し、
   前記第１のパッケージには、積層方向に貫通する第１の貫通孔が形成され、
   前記第２のパッケージには、積層方向に貫通する第２の貫通孔が形成され、
   前記第１の貫通孔に、棒状の第１の連結部材が挿通されて、前記第１のパッケージと前記中間バスバとが連結され、
   前記第２の貫通孔に、棒状の第２の連結部材が挿通されて、前記第２のパッケージと前記中間バスバとが連結され、
   前記中間バスバは、
   前記第１のパッケージの正電極と電気的に接続された正電極バスバと、
   前記第２のパッケージの負電極と電気的に接続された負電極バスバと、
   前記積層方向において前記正電極バスバと前記負電極バスバとの間に挟まれた絶縁体と、
   前記第１のパッケージの出力電極及び前記第２のパッケージの出力電極と電気的に接続され、前記正電極バスバ及び前記負電極バスバと絶縁された出力バスバと、を備え、
   前記正電極バスバと前記負電極バスバは、前記積層方向に近接して配置されて延在している半導体モジュール。
2. 前記第１の貫通孔には、前記中間バスバに設けられた第１の筒状部材が挿入されて、前記第１の露出電極と前記第１の筒状部材とが当接し、
   前記第２の貫通孔には、前記中間バスバに設けられた第２の筒状部材が挿入されて、
   前記第２の露出電極と前記第２の筒状部材とが当接し、
   前記第１の連結部材は、前記第１の筒状部材に挿通され、前記第１の露出電極と前記中間バスバとを連結し、
   前記第２の連結部材は、前記第２の筒状部材に挿通され、前記第２の露出電極と前記中間バスバとを連結している請求項１に記載の半導体モジュール。
3. 前記第１の筒状部材及び前記第２の筒状部材は、導電体から形成されている請求項２に記載の半導体モジュール。
4. 前記第１の連結部材及び前記第２の連結部材は、ねじ部材であり、
   前記第１の筒状部材の及び前記第２の筒状部材には、前記ねじ部材に対応するめねじ部が形成され、
   前記ねじ部材が、前記めねじ部に締結されている請求項２又は３に記載の半導体モジュール。
5. 前記第１の貫通孔は、前記第１の露出電極を貫通し、前記第１の露出電極が形成された面とは反対側の面である第１の併せ面に形成された電極を避ける位置に形成され、
   前記第２の貫通孔は、前記第２の露出電極を貫通し、前記第２の露出電極が形成された面とは反対側の面である第２の併せ面に形成された電極を避ける位置に形成されている請求項１〜４の何れか一項に記載の半導体モジュール。
6. 前記第１の露出電極に形成された前記第１の貫通孔の内周面には、内方に張り出す第１のつば部が形成され、
   前記第２の露出電極に形成された前記第２の貫通孔の内周面には、内方に張り出す第２のつば部が形成されている請求項１〜５の何れか一項に記載の半導体モジュール。
7. 前記第１の露出電極は、前記正電極であり、
   前記第１のパッケージの併せ面には、前記第１のスイッチング素子と電気的に接続された第１の出力電極が形成され、
   前記第２の露出電極は、前記負電極であり、
   前記第２のパッケージの併せ面には、前記第２のスイッチング素子と電気的に接続された第２の出力電極が形成され、
   前記出力バスバは、第１の方向の外側に張り出し、
   前記正電極バスバ及び前記負電極バスバは、前記第１の方向において、前記出力バスバと反対側へ張り出している請求項１〜６の何れか一項に記載の半導体モジュール。
8. 前記第１の露出電極は、前記第１のスイッチング素子と電気的に接続された第１の出力電極であり、
   前記第１のパッケージの併せ面には、前記正電極が形成され、
   前記第２の露出電極は、前記第２のスイッチング素子と電気的に接続だれた第２の出力電極であり、
   前記第２のパッケージの併せ面には、前記負電極が形成され、
   前記出力バスバは、第１の方向の外側に張り出し、
   前記正電極バスバ及び前記負電極バスバは、前記積層方向及び前記第１の方向に交差する方向である第２の方向の外側に張り出している請求項１〜６の何れか一項に記載の半導体モジュール。
9. 前記積層方向の外側から前記第１の露出電極と当接し、前記第１の露出電極を冷却する第１の冷却部と、
   前記積層方向の外側から前記第２の露出電極と当接し、前記第２の露出電極を冷却する第２の冷却部と、を備え、
   前記第１の連結部材は、前記第１の冷却部を前記第１の露出電極に当接させると共に、前記第１のパッケージを前記中間バスバと接合させ、
   前記第２の連結部材は、前記第２の連結部を前記第２の露出電極に当接させると共に、前記第２のパッケージを前記中間バスバと接合させる請求項１〜８の何れか一項に記載の半導体モジュール。

Images