JP2014045010A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014045010A
JP2014045010A JP2012185354A JP2012185354A JP2014045010A JP 2014045010 A JP2014045010 A JP 2014045010A JP 2012185354 A JP2012185354 A JP 2012185354A JP 2012185354 A JP2012185354 A JP 2012185354A JP 2014045010 A JP2014045010 A JP 2014045010A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
hole
electrode
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012185354A
Other languages
English (en)
Other versions
JP5831401B2 (ja
Inventor
Taketoshi Kano
武敏 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012185354A priority Critical patent/JP5831401B2/ja
Priority to US13/827,669 priority patent/US9171772B2/en
Priority to DE102013210972.5A priority patent/DE102013210972B4/de
Priority to CN201310371333.0A priority patent/CN103633044A/zh
Publication of JP2014045010A publication Critical patent/JP2014045010A/ja
Application granted granted Critical
Publication of JP5831401B2 publication Critical patent/JP5831401B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】レイアウトの自由度が高く、耐圧が高く小型化の半導体装置を得る。
【解決手段】半導体パッケージ１の上面から下面に向かって貫通穴８が設けられている。その貫通穴８に電極棒１１が挿入されている。半導体パッケージ１において、絶縁基板２上に半導体チップ３が配置されている。電極パターン４が絶縁基板２上に配置され、半導体チップ３に接続されている。樹脂７が絶縁基板２、半導体チップ３、及び電極パターン４を封止する。電極部９が絶縁基板２及び樹脂７を貫通する貫通穴８の内壁に配置され、電極パターン４に接続されている。貫通穴８に挿入された電極棒１１は電極部９に接続されている。
【選択図】図３

Description

本発明は、複数の半導体パッケージを接続する半導体装置に関する。
同じ構造の複数の半導体パッケージを並列に接続することにより、製品に応じて電気的な容量を変更することができる。従来の半導体装置では、複数の半導体パッケージを平面的に並べていた。
特開平４−２８０６６７号公報
複数の半導体パッケージを平面的に並べると、半導体パッケージの固定も兼ねる放熱フィンが大きくなってしまう。また、半導体パッケージの側面にリードが配置されるため、リード位置を考慮したレイアウトにしなければならない。また、半導体パッケージの端子を固定する台や、その台を固定するためのスペースが必要であるため、装置が大型化する。
複数の半導体パッケージを重ねてそれらに設けた貫通穴にリード線を挿入する装置が提案されている（例えば、特許文献１参照）。しかし、樹脂封止されていない絶縁基板に貫通孔があるため、他の電極との沿面距離が短く耐性が低いという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はレイアウトの自由度が高く、耐圧が高く小型化の半導体装置を得るものである。
本発明に係る半導体装置は、上面から下面に向かって貫通穴が設けられた半導体パッケージと、前記半導体パッケージの前記貫通穴に挿入された電極棒とを備え、前記半導体パッケージは、絶縁基板と、前記絶縁基板上に配置された半導体チップと、前記絶縁基板上に配置され、前記半導体チップに接続された電極パターンと、前記絶縁基板、前記半導体チップ、及び前記電極パターンを封止する樹脂と、前記絶縁基板及び前記樹脂を貫通する前記貫通穴の内壁に配置され、前記電極パターンに接続された電極部とを有し、前記貫通穴に挿入された前記電極棒は前記電極部に接続されている。
本発明により、レイアウトの自由度が高く、耐圧が高く小型化の半導体装置を得ることができる。
本発明の実施の形態１に係る半導体パッケージを示す断面図である。 本発明の実施の形態１に係る半導体装置を示す斜視図である。 本発明の実施の形態１に係る半導体装置を示す断面図である。 比較例に係る半導体装置を示す斜視図である。 比較例に係る半導体装置を示す断面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置を示す斜視図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 本発明の実施の形態５に係る半導体装置を示す斜視図である。 本発明の実施の形態５に係る半導体装置を示す断面図である。 本発明の実施の形態６に係る半導体装置を示す斜視図である。 本発明の実施の形態６に係る半導体装置を示す断面図である。 本発明の実施の形態７に係る半導体装置を示す断面図である。 本発明の実施の形態８に係る半導体装置を示す断面図である。 本発明の実施の形態９に係る半導体装置を示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体パッケージを示す断面図である。半導体パッケージ１内において、絶縁基板２上にＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオードなどの半導体チップ３が配置されている。電極パターン４が絶縁基板２上に配置され、ワイヤ５により半導体チップ３に接続されている。なお、ワイヤ５の代わりに板状の電極を用いてもよい。絶縁基板２の裏面に放熱絶縁板６が配置されている。樹脂７が絶縁基板２、半導体チップ３、電極パターン４、及びワイヤ５を封止している。
半導体パッケージ１の上面から下面に向かって貫通穴８が設けられている。この貫通穴８は絶縁基板２及び樹脂７を貫通する。電極部９が貫通穴８の内壁に配置され、電極パターン４に接続されている。貫通穴８の上端及び下端において貫通穴８の周囲に絶縁材料１０が設けられている。
図２及び図３は、それぞれ本発明の実施の形態１に係る半導体装置を示す斜視図及び断面図である。電極棒１１が半導体パッケージ１の貫通穴８に挿入され、半導体パッケージ１内部において電極部９に接続されている。ヒートスプレッダー１２が半導体パッケージ１の下面に配置されている。絶縁材料１０が貫通穴８の下方に配置され、電極棒１１とヒートスプレッダー１２を絶縁する。
電極棒１１が電極部９と電極パターン４を介して半導体チップ３に接続され、回路を構成している。この電極棒１１を介して半導体チップ３に電力を供給することができる。そして、複数の半導体パッケージ１を電極棒１１により電気的・機械的に接合することで、製品に応じて電気的な容量を変更することができる。
続いて、本実施の形態の効果を比較例と比較して説明する。図４及び図５は、それぞれ比較例に係る半導体装置を示す斜視図及び断面図である。比較例では、複数の半導体パッケージ１を平面的に並べるため、半導体パッケージ１の固定も兼ねる放熱フィン１３が大きくなってしまう。また、半導体パッケージ１の側面にリード１４が配置されるため、リード位置を考慮したレイアウトにしなければならない。また、半導体パッケージ１の端子１５を固定する台１６や、その台１６を固定するためのスペースが必要であるため、装置が大型化する。
これに対して本実施の形態では、複数の半導体パッケージ１を３次元的に組み立て、半導体パッケージ１の貫通穴８に電極棒１１を挿入して互いを電気的・機械的に接合する。このため、装置を小型化することができ、レイアウトの自由度が高い。
また、本実施の形態では、電極部９が絶縁基板２及び樹脂７を貫通する貫通穴８の内壁に配置されている。従って、電極棒１１と接続される電極部９が半導体パッケージ１の樹脂７の内部に配置されているため、他の電極との沿面距離が長く、耐圧が高い。
実施の形態２．
図６は、本発明の実施の形態２に係る半導体装置を示す断面図である。３つの半導体パッケージ１が同じ方向を向いて重ね合わされ、それらの貫通穴８に電極棒１１が挿入されている。これにより、容量アップのために３つの半導体パッケージ１が電気的・機械的に接合されたパワーデバイスが構成される。
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置を示す断面図である。２つの半導体パッケージ１が同一平面に並べられ、両半導体パッケージ１の貫通穴８にＵ字型の電極棒１１が挿入されている。これにより、容量アップのために２つの半導体パッケージ１が電気的・機械的に接合されたパワーデバイスが構成される。
実施の形態４．
図８及び図９は、それぞれ本発明の実施の形態４に係る半導体装置を示す斜視図で及び断面図である。２つの半導体パッケージ１の上面同士が向かい合わせになっている。２つの半導体パッケージ１の下面にそれぞれヒートスプレッダー１２が配置されている。２つの半導体パッケージ１の貫通穴８に電極棒１１が挿入されている。これにより、容量アップのために２つの半導体パッケージ１が電気的・機械的に接合されたパワーデバイスが構成される。
実施の形態５．
図１０及び図１１は、それぞれ本発明の実施の形態５に係る半導体装置を示す斜視図及び断面図である。電極棒１１が装置の上下面から出されず、電極棒１１に接続された板状の端子１５が２つの半導体パッケージ１の上面同士の間から引き出されている。この端子１５により他の装置との電気的接続が可能である。また、２つの半導体パッケージ１の上面同士が密着していてパッケージ間の空間が存在しないため、左右の端子１５間の電気的な沿面、空間距離を確保することができる。
実施の形態６．
図１２及び図１３は、それぞれ本発明の実施の形態６に係る半導体装置を示す斜視図及び断面図である。２つの半導体パッケージ１を重ねたユニットが２つ並んだ状態で、両ユニットが端子１５により接続されている。これらの全体の構成で一つの機能を果たすパワーモジュールとなっている。
実施の形態７．
図１４は、本発明の実施の形態７に係る半導体装置を示す断面図である。２つの半導体パッケージ１の下面同士が向かい合わせになっている。２つの半導体パッケージ１の下面同士の間に水冷フィンなどの放熱フィン１３が配置された状態で、２つの半導体パッケージ１の貫通穴８に電極棒１１が挿入されている。これにより、容量アップのために２つの半導体パッケージ１が電気的・機械的に接合されたパワーデバイスが構成される。そして、大容量化によって発生する熱を放熱フィン１３により排熱することができる。
実施の形態８．
図１５は、本発明の実施の形態８に係る半導体装置を示す断面図である。２つの半導体パッケージ１と放熱フィン１３を含むユニットが２個重ねられた状態で、それぞれのユニットの半導体パッケージ１の貫通穴８に電極棒１１が挿入されている。これらの全体の構成で一つの機能を果たすパワーモジュールとなっている。
実施の形態９．
図１６は、本発明の実施の形態９に係る半導体装置を示す断面図である。２つの半導体パッケージ１を重ねたユニットが２つ並んだ状態で、両ユニットが１枚の放熱フィン１３により接続されている。これらの全体の構成で一つの機能を果たすパワーモジュールとなっている。
なお、半導体チップ３は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップ３は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートスプレッダー１２や放熱フィン１３を小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
１ 半導体パッケージ
２ 絶縁基板
３ 半導体チップ
４ 電極パターン
７ 樹脂
８ 貫通穴
９ 電極部
１０ 絶縁材料
１１ 電極棒
１２ ヒートスプレッダー
１３ 放熱フィン
１５ 端子

Claims (10)

  1. 上面から下面に向かって貫通穴が設けられた半導体パッケージと、
    前記半導体パッケージの前記貫通穴に挿入された電極棒とを備え、
    前記半導体パッケージは、
    絶縁基板と、
    前記絶縁基板上に配置された半導体チップと、
    前記絶縁基板上に配置され、前記半導体チップに接続された電極パターンと、
    前記絶縁基板、前記半導体チップ、及び前記電極パターンを封止する樹脂と、
    前記絶縁基板及び前記樹脂を貫通する前記貫通穴の内壁に配置され、前記電極パターンに接続された電極部とを有し、
    前記貫通穴に挿入された前記電極棒は前記電極部に接続されていることを特徴とする半導体装置。
  2. 前記半導体パッケージの下面に配置されたヒートスプレッダーと、
    前記貫通穴の下方に配置され、前記電極棒と前記ヒートスプレッダーを絶縁する絶縁材料を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体パッケージは、重ね合わされた複数の半導体パッケージを有し、
    前記複数の半導体パッケージの前記貫通穴に前記電極棒が挿入されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体パッケージは、同一平面に並べられた第１及び第２の半導体パッケージを有し、
    前記第１及び第２の半導体パッケージの前記貫通穴にＵ字型の前記電極棒が挿入されていることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記半導体パッケージは、上面同士が向かい合わせになった第１及び第２の半導体パッケージを有し、
    前記第１及び第２の半導体パッケージの下面にそれぞれヒートスプレッダーが配置され、
    前記第１及び第２の半導体パッケージの前記貫通穴に前記電極棒が挿入されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記電極棒に接続され、前記第１及び第２の半導体パッケージの上面同士の間から引き出された端子を更に備えることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１及び第２の半導体パッケージを含むユニットが２つ並んだ状態で、両ユニットが前記端子により接続されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記半導体パッケージは、下面同士が向かい合わせになった第１及び第２の半導体パッケージを有し、
    前記第１及び第２の半導体パッケージの前記下面同士の間に放熱フィンが配置された状態で、前記第１及び第２の半導体パッケージの前記貫通穴に前記電極棒が挿入されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第１及び第２の半導体パッケージと前記放熱フィンを含むユニットが複数個重ねられた状態で、それぞれのユニットの前記第１及び第２の半導体パッケージの前記貫通穴に前記電極棒が挿入されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第１及び第２の半導体パッケージを含むユニットが２つ並んだ状態で、両ユニットが前記放熱フィンにより接続されていることを特徴とする請求項８に記載の半導体装置。
JP2012185354A 2012-08-24 2012-08-24 半導体装置 Expired - Fee Related JP5831401B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012185354A JP5831401B2 (ja) 2012-08-24 2012-08-24 半導体装置
US13/827,669 US9171772B2 (en) 2012-08-24 2013-03-14 Semiconductor device
DE102013210972.5A DE102013210972B4 (de) 2012-08-24 2013-06-12 Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen
CN201310371333.0A CN103633044A (zh) 2012-08-24 2013-08-23 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185354A JP5831401B2 (ja) 2012-08-24 2012-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2014045010A true JP2014045010A (ja) 2014-03-13
JP5831401B2 JP5831401B2 (ja) 2015-12-09

Family

ID=50069746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185354A Expired - Fee Related JP5831401B2 (ja) 2012-08-24 2012-08-24 半導体装置

Country Status (4)

Country Link
US (1) US9171772B2 (ja)
JP (1) JP5831401B2 (ja)
CN (1) CN103633044A (ja)
DE (1) DE102013210972B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP2017028060A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
EP3413348B1 (en) * 2016-02-03 2021-05-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6707634B2 (ja) * 2016-06-01 2020-06-10 三菱電機株式会社 半導体装置
JPWO2019087540A1 (ja) * 2017-10-30 2020-11-12 住友電気工業株式会社 半導体モジュール
JP6843731B2 (ja) * 2017-11-22 2021-03-17 三菱電機株式会社 半導体装置
CN109801900B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力用逆变电路装置
CN112086413B (zh) * 2019-06-14 2024-04-23 Jmj韩国株式会社 半导体封装

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088150A (ja) * 2007-09-28 2009-04-23 Spansion Llc 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280667A (ja) 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP4438489B2 (ja) 2004-04-13 2010-03-24 富士電機システムズ株式会社 半導体装置
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
US7378726B2 (en) 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
US7656031B2 (en) 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP5260246B2 (ja) 2008-11-28 2013-08-14 三菱電機株式会社 電力用半導体装置
KR101078737B1 (ko) * 2009-08-10 2011-11-02 주식회사 하이닉스반도체 적층 반도체 패키지
JP5742304B2 (ja) 2011-03-07 2015-07-01 カシオ計算機株式会社 鍵盤楽器
CN102820267A (zh) 2011-06-10 2012-12-12 钰桥半导体股份有限公司 插销式半导体封装堆栈结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088150A (ja) * 2007-09-28 2009-04-23 Spansion Llc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
JP2017028060A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
CN103633044A (zh) 2014-03-12
US9171772B2 (en) 2015-10-27
DE102013210972A1 (de) 2014-02-27
US20140054751A1 (en) 2014-02-27
DE102013210972B4 (de) 2019-04-18
JP5831401B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5831401B2 (ja) 半導体装置
EP2722879B1 (en) Semiconductor unit and semiconductor device using the same
JP2022079670A (ja) 半導体パワーモジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2009177038A (ja) パワー半導体モジュール
JP2012175070A (ja) 半導体パッケージ
JP2014183078A (ja) 半導体装置
US20150243638A1 (en) Semiconductor device
WO2014030254A1 (ja) 半導体装置
JPWO2015005181A1 (ja) 電力変換部品
JP7142784B2 (ja) 電気回路装置
JP6248803B2 (ja) パワー半導体モジュール
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP7118204B1 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2017199830A (ja) パワーモジュール
JP2016101071A (ja) 半導体装置
JP2013098343A (ja) 半導体装置とその製造方法
JP6179419B2 (ja) 半導体モジュール
JP6884723B2 (ja) 半導体装置
JP2014072385A (ja) 半導体装置
CN210092064U (zh) 立式结构的功率模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R150 Certificate of patent or registration of utility model

Ref document number: 5831401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees