DE102013210972B4 - Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen - Google Patents

Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen Download PDF

Info

Publication number
DE102013210972B4
DE102013210972B4 DE102013210972.5A DE102013210972A DE102013210972B4 DE 102013210972 B4 DE102013210972 B4 DE 102013210972B4 DE 102013210972 A DE102013210972 A DE 102013210972A DE 102013210972 B4 DE102013210972 B4 DE 102013210972B4
Authority
DE
Germany
Prior art keywords
semiconductor device
electrode
hole
packages
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013210972.5A
Other languages
English (en)
Other versions
DE102013210972A1 (de
Inventor
Taketoshi Shikano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013210972A1 publication Critical patent/DE102013210972A1/de
Application granted granted Critical
Publication of DE102013210972B4 publication Critical patent/DE102013210972B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauelement mit:
einem Halbleiterbauelement-Gehäuse (1) mit einer oberen Oberfläche, einer unteren Oberfläche und einem Durchgangsloch (8), das von der oberen Oberfläche zu der unteren Oberfläche verläuft; und
einer in das Durchgangsloch (8) des Halbleiterbauelement-Gehäuses (1) eingeführten Elektrode (11),
wobei das Halbleiterbauelement-Gehäuse (1) Folgendes aufweist:
ein isolierendes Substrat (2);
einen Halbleiterchip (3) auf dem isolierenden Substrat (2) ;
eine Elektrodenstruktur (4) auf dem isolierenden Substrat (2), die mit dem Halbleiterchip (3) verbunden ist;
ein das isolierende Substrat (2), den Halbleiterchip (3) und die Elektrodenstruktur (4) versiegelndes Harz (7); und
einen Elektrodenabschnitt (9) an einer inneren Wand des Durchgangslochs (8), der mit der Elektrodenstruktur (4) verbunden ist,
wobei das Durchgangsloch (8) das isolierende Substrat (2) und das Harz (7) durchdringt,
die in das Durchgangsloch (8) eingeführte Elektrode (11) mit dem Elektrodenabschnitt (9) in dem Halbleiterbauelement-Gehäuse (1) verbunden ist,
der Elektrodenabschnitt (9) in dem Harz (7) des Halbleiterbauelement-Gehäuses (1) angeordnet ist,
das Halbleiterbauelement-Gehäuse (1) ein erstes und ein zweites Halbleiterbauelement-Gehäuse (1) aufweist,
obere Oberflächen des ersten und zweiten Halbleiterbauelement-Gehäuses (1) einander gegenüberliegend platziert sind,
Hitzeverteiler (12) an unteren Oberflächen des ersten und des zweiten Halbleiterbauelement-Gehäuses (1) angeordnet sind, und
die Elektrode (11) in das Durchgangsloch (8) eingeführt ist, das das erste und zweite Halbleiterbauelement-Gehäuse (1) durchdringt,
ein isolierendes Material (10) unter dem Durchgangsloch (8) des ersten und zweiten Halbleiterelement-Gehäuses (1) angeordnet ist und die Elektrode (11) von den Hitzeverteilern (12) isoliert, und
ein Anschluss (15) mit der Elektrode (11) verbunden ist und aus einem Zwischenraum zwischen den oberen Oberflächen der ersten und zweiten Halbleiterbauelement-Gehäuse (1) heraussteht.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, wobei eine Mehrzahl von Halbleiterbauelement-Gehäusen miteinander verbunden ist.
  • US 2007/0 145 563 A1 beschreibt gestapelte Gehäuse mit Verbindungsstiften. Ein erstes und zweites IC-Gehäuse weisen einen ersten und zweiten Chip und ein erstes und zweites Substrat mit ersten und zweiten Öffnungen auf. Ein drittes Substrat weist eine Mehrzahl von leitenden Vorsprüngen auf. Jeder der Vorsprünge durchdringt eine der ersten Öffnungen und eine der zweiten Öffnungen. Jede Öffnung weist ein leitendes Element auf, das mit einer Leitung auf dem Substrat verbunden ist. Ferner weist ein Formharz auch Öffnungen auf.
  • US 2008/0 185 708 A1 und CN 102 820 267 A offenbaren ein stapelbares Halbleiter-Gehäuse aus Harz mit Metallstiften, die durch Löcher des Gehäuses hindurchgeführt sind. Das Gehäuse weist eine Verbindungsplatte mit einem Leitungsmuster und eine Mehrzahl von Lotbällen auf der Verbindungsplatte auf. Jeder der Metallstifte wird durch einen Lotball und die Verbindungsplatte hindurchgeführt und mit dem Leitungsmuster verbunden. Ferner weisen die Metallstifte wenigstens ein Ende auf, das aus dem Gehäuse ragt. Eine Mehrzahl von Gehäusen wird aufeinander gestapelt und die herausragenden Enden werden miteinander verbunden.
  • US 6 476 476 B1 offenbart ein stapelbares IC-Gehäuse mit Stiften und Zylindern. Das Gehäuse weist einen Harzkörper, mit Metall beschichtete Zylinder auf der oberen Seite des Harzkörpers und mit Metall beschichtete Stifte auf der unteren Seite des Harzkörpers auf. Die Stifte sind auf den Achsen der Zylinder angeordnet. Eine Mehrzahl der Gehäuse wird aufeinander gestapelt und durch Einstecken der Stifte in die Zylinder elektrisch miteinander verbunden. Ein IC ist auf dem Harzkörper montiert und durch Metallleitungen mit den Zylinder elektrisch verbunden.
  • Das Verbinden von Halbleiterbauelement-Gehäusen mit gleicher Struktur parallel zueinander erlaubt ein Verändern einer elektrischen Kapazität in Abhängigkeit von jedem Produkt. In herkömmlichen Halbleiterbauelementen wird eine Mehrzahl von Halbleiterbauelement-Gehäusen zweidimensional angeordnet.
  • Wenn eine Mehrzahl von Halbleiterbauelement-Gehäusen zweidimensional angeordnet wird, steigt die Größe einer Kühlrippe eines Kühlkörpers, der auch zum Fixieren des Halbleiterbauelement-Gehäuses dient. Ferner muss ein Layout entworfen werden, wobei Leitungspositionen berücksichtigt werden, da Leitungen an den Seiten des Halbleiterbauelement-Gehäuses angeordnet werden. Zudem wird ein Sockel benötigt, um die Anschlüsse der Halbleiterbauelement-Gehäuse zu fixieren, sowie ein Zwischenraum zum Fixieren des Sockels, was zu einer Vergrößerung der Vorrichtung führt.
  • Es wird eine Vorrichtung vorgeschlagen, in der eine Mehrzahl von Halbleiterbauelement-Gehäusen übereinander angeordnet ist und Anschlussleitungen in darin bereitgestellte Durchführungslöchern eingeführt werden Beispielsweise in japanischer Patent-Offenlegungsschrift JP H04-280667 A ist ein Chip auf einem Substrat mit einem Leitungsmuster montiert, die Vorderseite und die Rückseite des Substrats sind durch eine Durchführungsloch-Anschlussleitung elektrisch verbunden, die durch das Leitungsmuster und einen Draht mit einem Anschluss auf dem Chip verbunden ist, eine Mehrzahl der Substrate sind übereinander angeordnet und die Durchführungsloch-Anschlussleitungen sind mit einer Leitung durch Lot gebondet. Da jedoch die Durchgangslöcher in einem isolierenden Substrat bereitgestellt sind, das nicht mit Harz versiegelt ist, gibt es ein Problem insofern, als Kriechstrecken von anderen Elektroden kurz sind, was zu einer geringen Stehspannung führt.
  • Angesichts der oben beschriebenen Probleme besteht eine Aufgabe der vorliegenden Erfindung darin, ein Halbleiterbauelement bereitzustellen, das den Freiheitsgrad des Layouts und die Stehspannung vergrößern kann und die Baugröße verkleinert werden kann.
  • Die Aufgabe wird gelöst durch ein Halbleiterbauelement nach Anspruch 1.
  • Die vorliegende Erfindung ermöglicht es, den Freiheitsgrad des Layouts und die Stehspannung zu vergrößern und in der Baugröße verkleinert zu werden.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden vollständiger aus der folgenden Beschreibung hervorgehen.
    • 1 ist eine Querschnittansicht, die ein Halbleiterbauelement-Gehäuse gemäß einer ersten Ausführungsform der Erfindung darstellt.
    • 2 und 3 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die das Halbleiterbauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen.
    • 4 und 5 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einem vergleichenden Beispiel darstellen. 6 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer zweiten Ausführungsform darstellt.
    • 7 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer dritten Ausführungsform darstellt.
    • 8 und 9 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer vierten Ausführungsform darstellen.
    • 10 und 11 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellen.
    • 12 und 13 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer sechsten Ausführungsform der vorliegenden Erfindung darstellen.
    • 14 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer siebten Ausführungsform darstellt.
    • 15 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer achten Ausführungsform darstellt.
    • 16 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer neunten Ausführungsform darstellt.
  • Ein Halbleiterbauelement gemäß den Ausführungsformen der vorliegenden Erfindung wird unter Bezugnahme auf die Figuren beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet und ihre wiederholte Beschreibung kann ausgelassen werden.
  • Die erste, fünfte und sechste Ausführungsformen sind die Ausführungsformen der vorliegenden Erfindung. Alle anderen Ausführungsformen sind lediglich Beispiele, die zur Erläuterung der vorliegenden Erfindung dienen.
  • Erste Ausführungsform
  • 1 ist eine Querschnittansicht, die ein Halbleiterbauelement-Gehäuse gemäß einer ersten Ausführungsform der Erfindung darstellt. Ein Halbleiterchip 3 wie etwa ein IGBT (Insulated Gate Bipolar Transistor) oder eine Diode ist auf einem isolierenden Substrat 2 in einem Halbleiterbauelement-Gehäuse 1 angeordnet. Eine Elektrodenstruktur 4 ist auf dem isolierenden Substrat 2 angeordnet und mit dem Halbleiterchip 3 über eine Leitung 5 verbunden. Statt der Leitung 5 kann auch eine Flächenelektrode verwendet werden. Eine hitzeableitende isolierende Platte 6 ist an der Rückseite des isolierenden Substrats 2 angeordnet. Das isolierende Substrat 2, der Halbleiterchip 3, die Elektrodenstruktur 4 und die Leitung 5 sind mit Harz 7 versiegelt.
  • Ein Durchgangsloch 8 verläuft von einer oberen Oberfläche zu einer unteren Oberfläche des Halbleiterbauelement-Gehäuses 1. Dieses Durchgangsloch 8 durchdringt das isolierende Substrat und das Harz 7. Ein Elektrodenabschnitt 9 ist an einer inneren Wand des Durchgangslochs 8 angeordnet und mit der Elektrodenstruktur 4 verbunden. Ein isolierendes Material 10 ist an einem oberen Ende und einem unteren Ende des Durchgangslochs 8 um dieses herum bereitgestellt.
  • 2 und 3 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die das Halbleiterbauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen. Eine Elektrode 11 ist in das Durchgangsloch 8 des Halbleiterbauelement-Gehäuses 1 eingeführt und mit dem Elektrodenabschnitt 9 in dem Halbleiterbauelement-Gehäuse 1 verbunden. Ein Hitzeverteiler 12 ist an der unteren Oberfläche des Halbleiterbauelement-Gehäuses 1 angeordnet. Das isolierende Material 10 ist unter dem Durchgangsloch 8 angeordnet, um die Elektrode 11 von dem Hitzeverteiler 12 zu isolieren.
  • Die Elektrode 11 ist mit dem Halbleiterchip 3 durch den Elektrodenabschnitt 9 und die Elektrodenstruktur 4 verbunden, um einen Schaltkreis zu bilden. Der Halbleiterchip 3 kann über diese Elektrode 11 mit Strom versorgt werden. Die elektrische Kapazität kann je nach Produkt verändert werden, durch elektrische und mechanische Verbindung einer Mehrzahl von Halbleiterbauelement-Gehäusen 1 durch die Elektrode 11.
  • Als nächstes werden Effekte der vorliegenden Erfindung im Vergleich zu einem Vergleichsbeispiel beschrieben. 4 und 5 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einem vergleichenden Beispiel darstellen. In dem vergleichenden Beispiel ist eine Mehrzahl von Halbleiterbauelement-Gehäusen 1 zweidimensional angeordnet, so dass sich die Größe einer Kühlrippe 13, die auch zum Fixieren des Halbleiterbauelement-Gehäuses 1 dient, erhöht. Da ferner Zuleitungen 14 an den Seiten des Halbleiterbauelement-Gehäuses 1 angeordnet sind, muss ein Layout die Zuleitungspositionen berücksichtigen. Ferner ist ein Sockel 16 notwendig, um die Anschlüsse 15 des Halbleiterbauelement-Gehäuses 1 zu fixieren sowie ein Zwischenraum zum Fixieren des Sockels 16, was zu einer Vergrößerung der Vorrichtung führt.
  • Demgegenüber setzt die vorliegende Ausführungsform eine Mehrzahl von Halbleiterbauelement-Gehäusen 1 dreidimensional zusammen, führt die Elektrode 11 in das Durchgangsloch 8 des Halbleiterbauelement-Gehäuses 1 ein und verbindet die Halbleiterbauelement-Gehäuse 1 elektrisch und mechanisch miteinander. Dies erlaubt eine Verringerung der Größe der Vorrichtung und vergrößert auch den Freiheitsgrad für das Layout.
  • Ferner ist die Elektrode gemäß der vorliegenden Ausführungsform an der inneren Wand des Durchgangslochs 8 angeordnet, welches das isolierende Substrat 2 und das Harz 7 durchdringt. Somit sind die Kriechstrecken von anderen Elektroden lang und die Stehspannung ist hoch, denn der Elektrodenabschnitt 9, der mit der Elektrode 11 verbunden ist, ist in dem Harz 7 des Halbleiterbauelement-Gehäuses 1 angeordnet.
  • Zweite Ausführungsform
  • 6 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer zweiten Ausführungsform darstellt. Drei Halbleiterbauelement-Gehäuse 1 sind übereinander in der gleichen Richtung angeordnet und eine Elektrode 11 ist in ihre entsprechenden Durchgangslöcher 8 eingeführt. Dadurch ist ein Leistungsbauelement ausgestaltet, bei dem die drei Halbleiterbauelement-Gehäuse 1 elektrisch und mechanisch miteinander verbunden sind, um die Kapazität zu erhöhen.
  • Dritte Ausführungsform
  • 7 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer dritten Ausführungsform darstellt. Zwei Halbleiterbauelement-Gehäuse 1 sind auf der gleichen Ebene angeordnet und eine U-förmige Elektrode 11 ist in die Durchgangslöcher 8 beider Halbleiterbauelement-Gehäuse 1 eingeführt. Dadurch ist ein Leistungsbauelement ausgestaltet, bei dem die zwei Halbleiterbauelement-Gehäuse 1 elektrisch und mechanisch miteinander verbunden sind, um die Kapazität zu erhöhen.
  • Vierte Ausführungsform
  • 8 und 9 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer vierten Ausführungsform darstellen. Obere Oberflächen zweier Halbleiterbauelement-Gehäuse 1 sind einander gegenüberliegend platziert. Hitzeverteiler 12 sind an entsprechenden unteren Oberflächen der beiden Halbleiterbauelement-Gehäuse 1 angeordnet. Eine Elektrode 11 ist in die Durchgangslöcher 8 der beiden Halbleiterbauelement-Gehäuse 1 eingeführt. Dadurch ist ein Leistungsbauelement ausgestaltet, bei dem die zwei Halbleiterbauelement-Gehäuse 1 elektrisch und mechanisch miteinander verbunden sind, um die Kapazität zu erhöhen.
  • Fünfte Ausführungsform
  • 10 und 11 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellen. Eine Elektrode 11 steht nicht aus oberen Oberflächen und unteren Oberflächen der Vorrichtung heraus und flächige Anschlüsse 15 sind mit den Elektroden 11 verbunden und stehen aus Zwischenräumen zwischen den oberen Oberflächen der beiden Halbleiterbauelement-Gehäuse 1 hervor. Diese Anschlüsse 15 erlauben elektrische Verbindungen mit anderen Vorrichtungen. Da ferner die oberen Oberflächen der beiden Halbleiterbauelement-Gehäuse 1 aneinander anliegen und kein Zwischenraum zwischen den Gehäusen besteht, ist es möglich, Kriechstrom und räumliche Entfernungen zwischen den linken und rechten Anschlüssen 15 zu sichern.
  • Sechste Ausführungsform
  • 12 und 13 sind eine perspektivische Ansicht bzw. eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer sechsten Ausführungsform der vorliegenden Erfindung darstellen. Zwei Einheiten sind nebeneinander angeordnet, wobei jede Einheit aus zwei Halbleiterbauelement-Gehäusen 1 besteht, die übereinander angeordnet sind, und beide Einheiten sind über den Anschluss 15 miteinander verbunden. Die gesamte Anordnung stellt ein Leistungsmodul dar, das eine Funktion ausführt.
  • Siebte Ausführungsform
  • 14 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer siebten Ausführungsform darstellt. Untere Oberflächen zweier Halbleiterbauelement-Gehäuse 1 sind einander gegenüberliegend platziert. Eine Kühlrippe 13 wie etwa eine Wasserkühlrippe ist zwischen den unteren Oberflächen der beiden Halbleiterbauelement-Gehäuse 1 platziert und Elektroden 11 sind in die Durchgangslöcher 8 der beiden Halbleiterbauelement-Gehäuse 1 eingeführt. Dadurch ist ein Leistungsbauelement ausgestaltet, bei dem die zwei Halbleiterbauelement-Gehäuse 1 elektrisch und mechanisch miteinander verbunden sind, um die Kapazität zu erhöhen. Die Kühlrippe 13 kann Hitze abführen, die aufgrund der erhöhten Kapazität erzeugt wird.
  • Achte Ausführungsform
  • 15 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer achten Ausführungsform darstellt. Zwei Einheiten sind übereinander angeordnet, wobei jede Einheit aus zwei Halbleiterbauelement-Gehäusen 1 und einer Kühlrippe 13 besteht, und Elektroden 11 in die Durchgangslöcher 8 der Halbleiterbauelement-Gehäuse 1 jeder Einheit eingeführt sind. Die gesamte Anordnung stellt ein Leistungsmodul dar, das eine Funktion ausführt.
  • Neunte Ausführungsform
  • 16 ist eine Querschnittansicht, die ein Halbleiterbauelement gemäß einer neunten Ausführungsform darstellt. Zwei Einheiten sind nebeneinander angeordnet, wobei jede Einheit aus zwei Halbleiterbauelement-Gehäusen 1 besteht, die übereinander angeordnet sind, und beide Einheiten sind durch die Kühlrippe 13 miteinander verbunden. Die gesamte Anordnung stellt ein Leistungsmodul dar, das eine Funktion ausführt.
  • Der Halbleiterchip 3 ist nicht auf einen solchen aus Silizium beschränkt, sondern kann auch aus einem Breitbandlücken-Halbleiter mit einer breiteren Bandlücke als bei Silizium bestehen. Der Breitbandlücken-Halbleiter ist z.B. Siliziumkarbid, ein Galliumnitrid-basiertes Material oder Diamant. Der Halbleiterchip 3 aus einem solchen Breitbandlücken-Halbleiter hat eine hohe Stehspannung und eine hohe maximal zulässige Stromdichte und kann daher verkleinert werden. Das Verwenden eines derart kompakten Bauteils ermöglicht es auch, das Halbleiterbauelement zu verkleinern, das dieses Bauteil beinhaltet. Da das Bauteil einen hohen thermischen Widerstand hat, ist es ferner möglich, den Hitzeverteiler 12 und die Kühlrippe 13 zu verkleinern, und den Wasserkühlteil durch ein Luftkühlteil zu ersetzen, und damit das Halbleitermodul weiter zu verkleinern.
  • Da das Bauteil einen geringen Leistungsverlust und eine hohe Effizienz aufweist, kann ferner ein hocheffizientes Halbleiterbauelement realisiert werden.

Claims (2)

  1. Halbleiterbauelement mit: einem Halbleiterbauelement-Gehäuse (1) mit einer oberen Oberfläche, einer unteren Oberfläche und einem Durchgangsloch (8), das von der oberen Oberfläche zu der unteren Oberfläche verläuft; und einer in das Durchgangsloch (8) des Halbleiterbauelement-Gehäuses (1) eingeführten Elektrode (11), wobei das Halbleiterbauelement-Gehäuse (1) Folgendes aufweist: ein isolierendes Substrat (2); einen Halbleiterchip (3) auf dem isolierenden Substrat (2) ; eine Elektrodenstruktur (4) auf dem isolierenden Substrat (2), die mit dem Halbleiterchip (3) verbunden ist; ein das isolierende Substrat (2), den Halbleiterchip (3) und die Elektrodenstruktur (4) versiegelndes Harz (7); und einen Elektrodenabschnitt (9) an einer inneren Wand des Durchgangslochs (8), der mit der Elektrodenstruktur (4) verbunden ist, wobei das Durchgangsloch (8) das isolierende Substrat (2) und das Harz (7) durchdringt, die in das Durchgangsloch (8) eingeführte Elektrode (11) mit dem Elektrodenabschnitt (9) in dem Halbleiterbauelement-Gehäuse (1) verbunden ist, der Elektrodenabschnitt (9) in dem Harz (7) des Halbleiterbauelement-Gehäuses (1) angeordnet ist, das Halbleiterbauelement-Gehäuse (1) ein erstes und ein zweites Halbleiterbauelement-Gehäuse (1) aufweist, obere Oberflächen des ersten und zweiten Halbleiterbauelement-Gehäuses (1) einander gegenüberliegend platziert sind, Hitzeverteiler (12) an unteren Oberflächen des ersten und des zweiten Halbleiterbauelement-Gehäuses (1) angeordnet sind, und die Elektrode (11) in das Durchgangsloch (8) eingeführt ist, das das erste und zweite Halbleiterbauelement-Gehäuse (1) durchdringt, ein isolierendes Material (10) unter dem Durchgangsloch (8) des ersten und zweiten Halbleiterelement-Gehäuses (1) angeordnet ist und die Elektrode (11) von den Hitzeverteilern (12) isoliert, und ein Anschluss (15) mit der Elektrode (11) verbunden ist und aus einem Zwischenraum zwischen den oberen Oberflächen der ersten und zweiten Halbleiterbauelement-Gehäuse (1) heraussteht.
  2. Halbleiterbauelement nach Anspruch 1, wobei zwei Einheiten nebeneinander angeordnet sind, jede Einheit das erste und zweite Halbleiterbauelement-Gehäuse (1) aufweist, und die Einheiten durch den Anschluss (15) miteinander verbunden sind.
DE102013210972.5A 2012-08-24 2013-06-12 Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen Active DE102013210972B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-185354 2012-08-24
JP2012185354A JP5831401B2 (ja) 2012-08-24 2012-08-24 半導体装置

Publications (2)

Publication Number Publication Date
DE102013210972A1 DE102013210972A1 (de) 2014-02-27
DE102013210972B4 true DE102013210972B4 (de) 2019-04-18

Family

ID=50069746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013210972.5A Active DE102013210972B4 (de) 2012-08-24 2013-06-12 Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen

Country Status (4)

Country Link
US (1) US9171772B2 (de)
JP (1) JP5831401B2 (de)
CN (1) CN103633044A (de)
DE (1) DE102013210972B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127582A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6432461B2 (ja) * 2015-07-21 2018-12-05 株式会社デンソー 電子装置
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
EP3413348B1 (de) * 2016-02-03 2021-05-26 Shindengen Electric Manufacturing Co., Ltd. Halbleiterbauelement und verfahren zur herstellung des halbleiterbauelements
JP6707634B2 (ja) * 2016-06-01 2020-06-10 三菱電機株式会社 半導体装置
JPWO2019087540A1 (ja) * 2017-10-30 2020-11-12 住友電気工業株式会社 半導体モジュール
JP6843731B2 (ja) * 2017-11-22 2021-03-17 三菱電機株式会社 半導体装置
CN109801900B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力用逆变电路装置
CN112086413B (zh) * 2019-06-14 2024-04-23 Jmj韩国株式会社 半导体封装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280667A (ja) 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US20070145563A1 (en) 2005-12-28 2007-06-28 Punzalan Nelson V Stacked packages with interconnecting pins
US20080185708A1 (en) 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
CN102820267A (zh) 2011-06-10 2012-12-12 钰桥半导体股份有限公司 插销式半导体封装堆栈结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP4438489B2 (ja) 2004-04-13 2010-03-24 富士電機システムズ株式会社 半導体装置
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP5260246B2 (ja) 2008-11-28 2013-08-14 三菱電機株式会社 電力用半導体装置
KR101078737B1 (ko) * 2009-08-10 2011-11-02 주식회사 하이닉스반도체 적층 반도체 패키지
JP5742304B2 (ja) 2011-03-07 2015-07-01 カシオ計算機株式会社 鍵盤楽器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280667A (ja) 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US20070145563A1 (en) 2005-12-28 2007-06-28 Punzalan Nelson V Stacked packages with interconnecting pins
US20080185708A1 (en) 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
CN102820267A (zh) 2011-06-10 2012-12-12 钰桥半导体股份有限公司 插销式半导体封装堆栈结构

Also Published As

Publication number Publication date
CN103633044A (zh) 2014-03-12
US9171772B2 (en) 2015-10-27
DE102013210972A1 (de) 2014-02-27
US20140054751A1 (en) 2014-02-27
JP2014045010A (ja) 2014-03-13
JP5831401B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
DE102013210972B4 (de) Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen
DE102006012429B4 (de) Halbleitervorrichtung
DE102009055648B4 (de) Leistungshalbleitermodul
DE112006002302B4 (de) Elektrisches system umfassend eine leistungstransistoranordnung, eine stromschiene und eine leiterplattenbaugruppe
DE102005024900A1 (de) Halbleiterbauelement
DE112012006842B4 (de) Halbleitervorrichtung
DE102017213288B4 (de) Halbleitermodul, Halbleitervorrichtung und elektrische Leistungsvorrichtung
DE102006052872A1 (de) Elektrisches Leistungsmodul
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE102014100878A1 (de) Chipanordnung und Chipbaugruppe
DE112015003327T5 (de) Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme
DE102007032775A1 (de) Leistungsverstärker
DE102005039940B4 (de) Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102014114933B4 (de) Halbleiterbauelement
DE102011075731A1 (de) Elektronisches Leistungsteil
DE19963883A1 (de) Leistungshalbleiter-Gehäuse
DE10334426A1 (de) Halbleitervorrichtung
EP2006910A2 (de) Leistungselektronikmodul
DE102014211524B4 (de) Elektronikmodul mit einer Vorrichtung zur Wärmeabführung von durch eine in einem Kunststoffgehäuse angeordnete Halbleitereinrichtung erzeugter Wärme und Verfahren zur Herstellung eines Elektronikmoduls
DE102014112217B4 (de) Gegossenes Halbleitergehäuse mit steckbarer Leitung
DE102019110716B3 (de) Leistungshalbleitermodul mit Leistungshalbleiterschaltern
DE19648492A1 (de) Multi-Chip-Modul
DE102013215648A1 (de) Leistungselektronikmodul mit Substrat, Bauelement und Leiterplatte
DE102016119078B4 (de) Träger, Schaltkreis, Halbleiterbauelement-Paket

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final