DE112015003327T5 - Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme - Google Patents

Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme Download PDF

Info

Publication number
DE112015003327T5
DE112015003327T5 DE112015003327.0T DE112015003327T DE112015003327T5 DE 112015003327 T5 DE112015003327 T5 DE 112015003327T5 DE 112015003327 T DE112015003327 T DE 112015003327T DE 112015003327 T5 DE112015003327 T5 DE 112015003327T5
Authority
DE
Germany
Prior art keywords
microchip
microchips
circuit element
package
quilt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112015003327.0T
Other languages
English (en)
Inventor
Jason M. Kulick
Douglas Hopkins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indiana Integrated Circuits LLC
Original Assignee
Indiana Integrated Circuits LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indiana Integrated Circuits LLC filed Critical Indiana Integrated Circuits LLC
Publication of DE112015003327T5 publication Critical patent/DE112015003327T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Offenbart wird ein IC-Verpackungssystem, welches einen ersten und zweiten Mikrochip einschließt. Jeder Mikrochip hat eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtung(en), die auf der oberen Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder. Das System schließt auch ein Substrat ein, auf das der erste und zweite Mikrochip montiert sind. Der erste und zweite Mikrochip sind über die Quilt-Package-Ausbuchtungen angeschlossen.

Description

  • QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung 62/026,260 mit dem Titel „Edge Interconnect Packaging of Integrated Circuits for Power Systems“, angemeldet am 18. Juli 2014, deren gesamte Offenbarung hier durch Bezugnahme in ihrer Gesamtheit eingeschlossen ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein Mikrochips, Mikrochip-Verpackungen und den Anschluss von Mikrochips.
  • Beschreibung des Standes der Technik
  • Bezahlbare elektronische Systeme, die einen größeren Funktionsumfang und kleinere Gehäuse haben, werden seit vielen Jahren nachgefragt. Signifikante Fortschritte in der Mikrochip-Verpackung und der Systemgestaltung, einschließlich des Quilt-Packaging von Mikrochips, haben sich aus diesem Bedarf ergeben. Der Prozess des Bildens von Verbindungs-Ausbuchtungen bzw. -Nocken auf der Oberfläche oder solcher, die seitlich von der Oberfläche vorstehen, von Mikrochips ist im Stand der Technik allgemein bekannt. Ein Beispiel dieser Technologie ist im US-Patent 7,612,443 dargestellt, welches hier unter Bezugnahme eingeschlossen wird.
  • Wenn Mikrochips gebildet werden, ermöglichen das Ätzen, das Metallplattieren, die Fotolithographie und andere Prozesse die Bildung fester Metallkontakte (Ausbuchtungen bzw. Nocken) längs der vertikalen Kanten des Mikrochips. In einem Beispiel der Bildung von Mikrochips, welche Verbindungs-Ausbuchtungen einschließen, die hier auch als Quilt-Package- oder QP-Ausbuchtungen bezeichnet werden, enthalten Halbleiterwafer mehrere Mikrochips, wobei jeder Mikrochip von seinem benachbarten Mikrochip auf dem Wafer durch „Straßen“ getrennt ist. Gräben sind in die Straßengebiete geätzt und durch Ausbildung einer oder mehrerer Schichten auf den freigelegten Oberflächen der Gräben unter Nutzung von im Stand der Technik bekannten Techniken passiviert. Passivierungstechniken können PECVD-Nitrid, PECVD-Oxid, gesputtertes Oxid und Niedrig-k-Dielektrika oder andere dielektrische Materialien einschließen. Eine Resist-Beschichtung wird dann auf den Wafer aufgebracht und nachfolgend aus den Gräben entfernt, um Öffnungen in der Resist-Beschichtung über den Gräben zu erzeugen. Metall wird durch die Öffnungen im Resist in die Gräben abgeschieden. Nachdem der Resist entfernt wurde, kann ein Plattierungsprozess auf das Metall angewandt werden, um Metallverbindungs- oder QP-Ausbuchtungen zu bilden. Die Verbindungs- oder QP-Ausbuchtungen werden weiter bearbeitet, unter Einschluss eines chemisch-mechanischen Polierschrittes, der Hinzufügung von dielektrischem Material und der Ausbildung von elektrischen On-Chip-Verbindungen. Verbindungs- oder QP-Ausbuchtungen können auch so gebildet werden, dass sie über die Kante des Mikrochips vorstehen, indem ein anisotropes Ätzen, gefolgt von einem isotropen Ätzen, ausgeführt wird, welche bewirken, dass vertikale Flächen des Wafers zurücktreten, was es ermöglicht, dass Verbindungs- oder QP-Ausbuchtungen über die Kante des Mikrochips vorstehen. Für zusätzliche Details zur Ausbildung von Verbindungs- oder QP-Ausbuchtungen wird auf US 7,612,443 verwiesen.
  • Eine Wafer-Bearbeitung unter Nutzung dieser bekannten Techniken erlaubt es, dass Mikrochips hergestellt und Seite an Seite mit elektrischen Verbindungen direkt über die Verbindungs- oder QP-Ausbuchtungen platziert werden können, ohne dass man über eine First-Level-Verpackung mit gedruckten Leiterplatten oder Multichip-Modulen gehen muss. Dieser Prozess des direkten Verbindens von Chips zur Bildung eines steppdeckenähnlichen Musters ist im Stand der Technik als Quilt-Packaging bekannt. Ausbuchtungen, die über die Kante des Mikrochips vorstehen (die auch als Kantenverbindungs-Ausbuchtungen oder Quilt-Package(QP)-Ausbuchtungen bekannt sind) erlauben weiter die gesteigerte Integration von Systemkomponenten ohne Beeinträchtigung der Leistung und ohne Kostensteigerungen. Es ist wünschenswert, das Quilt-Packaging auf eine Weise zu nutzen, die im Stand der Technik nicht offenbart ist, um diese Nutzeffekte weiter zu erhöhen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Verschiedene bevorzugte und nicht einschränkende Beispiele der vorliegenden Erfindung werden nachfolgend in den folgenden nummerierten Klauseln beschrieben:
  • Klausel 1: In einem Beispiel wird ein IC(Integrierte-Schaltungs)-Verpackungssystem offenbart, welches einen ersten und zweiten Mikrochip aufweist, wobei jeder Mikrochip eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtung(en), die auf der Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder, und ein Substrat, auf das der erste und zweite Mikrochip montiert sind, aufweist, wobei der erste und der zweite Mikrochip über die Quilt-Package-Ausbuchtungen verbunden sind.
  • Klausel 2: System nach Klausel 1, welches eine oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche mindestens eines der Mikrochips zum Substrat erstreckt/erstrecken.
  • Klausel 3: System nach Klausel 1 oder 2, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zu mindestens einem der der Bodenflächenverbinder des ersten Mikrochips erstreckt.
  • Klausel 4: System nach einer der Klauseln 1–3, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zu mindestens einem der Bodenflächenverbinder des zweiten Mikrochips erstreckt.
  • Klausel 5: System nach einer der Klauseln 1–4, welches weiter einen dritten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit mindestens einem des ersten und zweiten Mikrochips verbunden ist, wobei der dritte Mikrochip mindestens ein Schaltungselement hat, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt.
  • Klausel 6: System nach einer der Klauseln 1–5, wobei der zweite Mikrochip mindestens ein planares Schaltungselement aufweist.
  • Klausel 7: System nach einer der Klauseln 1–6, welches weiter einen dritten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit mindestens einem des ersten und zweiten Mikrochips verbunden ist, wobei der dritte Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt.
  • Klausel 8: System nach einer der Klauseln 1–7, wobei das Substrat ein IC-Gehäuse aufweist.
  • Klausel 9: System nach einer der Klauseln 1–8, welches weiter einen Ein/Ausgangs-Anschluss aufweist, mit dem der erste Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips zu einer Oberfläche des Ein/Ausgangs-Anschlusses verbunden ist.
  • Klausel 10: System nach einer der Klauseln 1–9, welches weiter einen Ein/Ausgangsanschluss aufweist, mit dem der erste Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips verbunden ist, die in einen Stecksockel des Ein/Ausgangsanschlusses eingefügt ist.
  • Klausel 11: In einem weiteren Beispiel wird ein IC-Verpackungssystem offenbart, welches aufweist: einen Mikrochip, welcher eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtung(en), die auf der Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder, und ein Substrat, auf das der Mikrochip montiert ist, aufweist, und einen Ein/Ausgangsanschluss, mit dem der Mikrochip über eine Quilt-Package-Ausbuchtung des Mikrochips zur Oberfläche des Ein/Ausgangsanschlusses verbunden ist.
  • Klausel 12: System nach Klausel 11, welches weiter einen oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche des Mikrochips zum Substrat erstreckt/erstrecken.
  • Klausel 13: System nach Klausel 11 oder 12, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zur Bodenfläche des Mikrochips erstreckt.
  • Klausel 14: System nach einer der Klauseln 11–13, welches weiter mindestens ein planares Schaltungselement aufweist, das sich längs der oberen Oberfläche des Mikrochips erstreckt.
  • Klausel 15: System nach einer der Klauseln 11–14, welches weiter einen zweiten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit dem Mikrochip verbunden ist, wobei der zweite Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt.
  • Klausel 16: In einem weiteren Beispiel wird ein IC-Verpackungssystem offenbart, welches aufweist: einen Mikrochip, welcher eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtungen, die auf der Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder, ein Substrat, auf das der Mikrochip montiert ist, und einen Ein/Ausgangsanschluss, mit dem der Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips verbunden ist, die in eine Nut oder einen Stecksockel des Ein/Ausgangsanschlusses eingesetzt ist.
  • Klausel 17: System nach Klausel 16, welches weiter einen oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche des Mikrochips zum Substrat erstreckt/erstrecken.
  • Klausel 18: System nach Klausel 16 oder 17, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zur Bodenfläche des Mikrochips erstreckt.
  • Klausel 19: System nach einer der Klauseln 16–18, welches weiter mindestens ein planares Schaltungselement aufweist, das sich längs der oberen Oberfläche des Mikrochips erstreckt.
  • Klausel 20: System nach einem der Klauseln 16–19, welches weiter einen zweiten Mikrochip aufweist, der über eine Quilt-Package-Ausbuchtung mit dem ersten Mikrochip verbunden ist, wobei der zweite Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine Draufsicht einer Mikrochip-Verpackung mit entfernter Oberseite, die ein Paar von Mikrochips zeigt, die auf einem Gehäusesubstrat aufgenommen oder montiert sind und die über QP-Ausbuchtungen (auch bekannt als Quilt-Package-Ausbuchtungen oder Kantenverbinder-Ausbuchtungen oder einfach Verbinder-Ausbuchtungen) verbunden sind, Drahtbondverbindungen, die zwischen leitende Bondpads auf oberen Oberflächen der Mikrochips und leitfähigen Bondpads auf der Oberfläche des Substrats hergestellt sind, Gehäuseniveau-I/O-Anschlüsse, die mit den leitenden Bondpads auf der Substratoberfläche über Leiter des Gehäuses bzw. der Verpackung verbunden werden können, und eine Unterfütterung zeigt.
  • 1B ist eine Ansicht längs der Linie IB-IB in 1A.
  • 2 ist eine isolierte Querschnittsdarstellung längs der Linien II-II in 1A.
  • 3A ist eine Schnittdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung, die eine Seitenansicht zweier substrat-montierter Mikrochips und eines vertikal montierten Mikrochips, verbunden mit QP-Ausbuchtungen, zeigt und eine schematische Darstellung eines vertikalen Schaltungselements in einem Mikrochip einschließt.
  • 3B ist eine Ansicht längs der Linien IIIB-IIIB in 3A.
  • 4A ist eine Schnittdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung, die eine Seitenansicht dreier substrat-montierter Mikrochips und eines vertikal montierten Mikrochips, verbunden mit QP-Ausbuchtungen, zeigt und eine schematische Darstellung eines vertikalen Schaltungselements in zweien der Mikrochips einschließt.
  • 4B ist eine Ansicht längs der Linien IVB-IVB in 4A.
  • 4C ist eine Schnittdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung, die eine Seitenansicht zweier substrat-montierter Mikrochips und eines vertikal montierten Mikrochips, verbunden mit QP-Ausbuchtungen, zeigt und eine schematische Darstellung eines planaren Schaltungselements in zweien der Mikrochips einschließt.
  • 4D ist eine Ansicht längs der Linien IVD-IVD in 4C.
  • 4E ist eine Schnittdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung, die eine Seitenansicht dreier substrat-montierter Mikrochips und eines vertikal montierten Mikrochips, verbunden mit QP-Ausbuchtungen, zeigt und eine schematische Darstellung eines vertikalen Schaltungselements in einem der Mikrochips und eine schematische Darstellung eines planaren Schaltungselements in einem anderen Mikrochip einschließt.
  • 4F ist eine Ansicht längs der Linien IVF-IVF in 4E.
  • 5A und 5B sind Draufsichten einer Mehrzahl von Mikrochips, die mit QP-Ausbuchtungen in Parallel- bzw. Serienschaltung verbunden sind.
  • 5C ist eine Draufsicht einer Mehrzahl von Mikrochips, die mit QP-Ausbuchtungen in Reihen-Parallel-Schaltung verbunden sind.
  • 6A ist eine Draufsicht einer Anzahl hexagonaler Mikrochips, die mit QP-Ausbuchtungen angeschlossen sind.
  • 6B ist eine Draufsicht einer Anzahl hexagonaler Mikrochips, die mit QP-Ausbuchtungen angeschlossen sind, um die Gesamtheit oder einen Teil einer funktionsfähigen elektrischen Schaltung zu bilden.
  • 6C ist eine schematische Darstellung einer beispielhaften elektrischen Schaltung, die mit den durch die QP-Ausbuchtungen verbundenen Mikrochips in 6B gebildet werden kann.
  • 6D ist eine Draufsicht einer Anzahl von unterschiedlich geformten Mikrochips, die mit QP-Ausbuchtungen verbunden bzw. angeschlossen sind, so dass sie eine quadratische oder rechteckige elektrische Schaltung bilden.
  • 7A ist eine Seitenansicht eines vertikalen Mikrochips, der mit einem horizontalen Mikrochip mit einer QP-Ausbuchtung bzw. einem leitenden Stecksockelelement verbunden ist.
  • 7B ist eine Seitenansicht zweier vertikaler Mikrochips, die mit einem horizontalen Mikrochip mit einer QP-Ausbuchtung bzw. einem leitenden Stecksockelelement verbunden sind.
  • 7C ist eine Seitenansicht zweier vertikaler Mikrochips, die mit einem zentralen horizontalen Mikrochip mit QP-Ausbuchtungen bzw. leitenden Stecksockelelementen verbunden sind, wobei gegenüberliegende Seiten des zentralen Mikrochips jeweils mit einem Mikrochip mit QP-Ausbuchtungen verbunden sind.
  • 8A ist eine Seitenansicht der zwei vertikalen Daughterboard-Mikrochips, die mit QP-Ausbuchtungen und leitenden Stecksockelelementen mit einem Motherboard verbunden sind.
  • 8B ist eine Seitenansicht zweier vertikaler Daughterboard-Mikrochips, die mit QP-Ausbuchtungen und leitenden Stecksockelelementen mit einem Motherboard verbunden sind, wobei gegenüberliegende Seiten des Motherboards jeweils mit einem Mikrochip mit QP-Ausbuchtungen verbunden sind.
  • 9A ist eine Draufsicht eines Mikrochips mit QP-Ausbuchtungen, der einen kronenartigen Schutzring einschließt.
  • 9B ist eine Schnittansicht längs der Linien IXB-IXB in 9A.
  • 9C ist eine Draufsicht eines Mikrochips mit QP-Ausbuchtungen, der einen rechteckigen Schutzring einschließt.
  • 9D ist eine Schnittansicht längs der Linien IXD-IXD in 9C.
  • 10 ist eine Schnittansicht einer geschlossenen bzw. einschließenden Verpackung, welche eine Seitenansicht von zwei Mikrochips einschließt, die mit QP-Ausbuchtungen angeschlossen sind, die mit einem Gehäusesubstrat mit Thermokleber verbunden sind, wobei das Gehäusesubstrat mit einer Grundplatte über einen Klebstoff verbunden ist, wobei Wärmesenken auf den äußeren Ober- und Unterseiten des Gehäuses angeordnet sind.
  • 11A ist eine Schnittdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung, die eine Seitenansicht zweier mit QP-Ausbuchtungen angeschlossener Mikrochips zeigt, wobei ein Mikrochip über eine QP-Ausbuchtung direkt mit einem Gehäuseniveau-I/O-Anschluss verbunden ist.
  • 11B ist eine Querschnittsdarstellung eines isolierten Abschnitts einer Mikrochip-Verpackung bzw. eines Mikrochip-Gehäuses, die eine Seitenansicht zweier mit QP-Ausbuchtungen angeschlossener Mikrochips zeigt, wobei ein Mikrochip direkt über eine QP-Ausbuchtung, die in einen leitenden Stecksockel, der im Gehäuseniveau-I/O-Anschluss gebildet ist, eingesetzt ist, mit einem Gehäuseniveau-I/O-Anschluss verbunden ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Jetzt werden Beispiele unter Bezugnahme auf die begleitenden Figuren beschrieben, wobei gleiche Bezugsziffern gleichen oder funktional äquivalenten Elementen entsprechen.
  • Unter Bezugnahme auf die 1A und 1B, enthält eine beispielhafte Mikrochip-Verpackung 100 mit entfernter Oberseite zwei Mikrochips 102-1 und 102-2, die auf dem Gehäusesubstrat 104 montiert sind. Obgleich in typischer, rechteckiger Gehäusegestaltung gezeigt, kann die beispielhafte Verpackung 100 von jeder beliebigen Größe, Gestalt und beliebigem Design sein. Jeder Mikrochip 102-1 und 102-2 schließt eine oder mehrere Quilt-Package(QP)-Ausbuchtung(en) 112 zur Bereitstellung einer elektrischen Verbindung zwischen den Mikrochips 102 und/oder mechanischer Stabilität ein. Die QP-Ausbuchtungen 112 und das Verfahren zur Herstellung von QP-Ausbuchtungen ist im Stand der Technik bekannt und wird zur Vereinfachung hier nicht weiter beschrieben (siehe z.B. US 7,612,443 , wo die hier beschriebenen QP-Ausbuchtungen als „Verbindungs-Ausbuchtungen“ bezeichnet sind). Optionale Drahtbondverbindungen 118 sind gezeigt, die zwischen leitenden Bondpads 117 auf einer Oberseite 108 eines oder beider Mikrochips 102 und leitenden Bondpads 119 auf dem Gehäusesubstrat 104 hergestellt sein können, zur weiteren Verbindung mit Gehäuseniveau-I/O-Anschlüssen 106 über Leiter 124 des Gehäuses 100. Gehäuseniveau-I/O-Anschlüsse 106 stellen eine weitere Verbindung des Gehäuses 100 zu einer Platine oder einer anderen Systemniveau-Verpackung (nicht gezeigt) her. Gehäuseniveau-I/O-Anschlüsse 106 können Kupfer, ein anderes leitendes Material oder eine flexible Bandleiter- oder Litzen-Anordnung sein, die alle aus dem Stand der Technik bekannt sind.
  • Unter Bezugnahme auf 2 und unter fortwährender Bezugnahme auf die 1A und 1B haben die Mikrochips 102-1 und 102-2 jeweils eine obere Oberfläche 108 und eine Bodenfläche 110. Jeder Mikrochip 102 hat auf seiner oberen Oberfläche 108 (in einer nach dem Stand der Technik bekannten Weise) eine oder mehrere QP-Ausbuchtung(en) 112 gebildet, um eine elektrische Verbindung zwischen den Mikrochips 102 und/oder deren mechanische Stabilität zu gewährleisten. In einem Beispiel schließen die Mikrochips 102-1 und 102-2 QP-Ausbuchtungen 112-1 bzw. 112-2 ein, die an ihren distalen Enden verbunden sind. Hier ist, solange nicht anderweitig beschrieben, zu verstehen, dass die QP-Ausbuchtungen, z.B. 112-1 und 112-1 über ihre distalen Enden in einer nach dem Stand der Technik bekannten Weise verbunden sind, z.B. durch Löten oder einen leitfähigen Kleber.
  • Jede QP-Ausbuchtung 112 kann direkt auf der Oberfläche des entsprechenden Mikrochips 102 mit verschiedenen Prozessen hergestellt werden, die im Stand der Technik bekannt sind, wie etwa im US-Patent 7,612,443 gezeigt. Weiterhin kann jede QP-Ausbuchtung 112 so gebildet sein, dass sie über die Kante des Mikrochips 102 vorsteht. Jeder Mikrochip 102 kann eine (nicht speziell gezeigte) Schaltung enthalten, die verschiedene Funktionen ausführt, unter Einschluss von – aber nicht beschränkt auf – Funktionen eines Leistungselektronik-Systems.
  • Weiterhin gezeigt ist ein Verpackungs- bzw. Gehäusesubstrat 104. In einem Beispiel können einer oder beide Mikrochips 102 einen oder mehrere optionale Bodenflächenverbinder 114 haben, welche dazu benutzt werden können, eine Schaltung der Mikrochips 102 über optionale I/O-Kontaktpads (nicht gezeigt) am Boden der Mikrochips 102 und des Gehäusesubstrats 104 mit dem Gehäusesubstrat 104 auf eine im Stand der Technik bekannte Weise zu verbinden. Die Bodenflächenverbinder 114 können die Form eines oder mehrerer leitfähiger Pads, von Lötkugeln, Bump-Bonds oder anderen Verbindungstechniken haben. Weiterhin können die Bodenflächenverbinder 114 einen elektrischen Eingangs- und Ausgangsanschluss, mechanische Stabilität und weitere Funktionalität bieten. In einem Beispiel können die Bodenflächenverbinder 114 dazu genutzt werden, ein Kontaktpad an der Bodenfläche 110 eines Mikrochips 102 mit einem Gehäusepegel-I/O-Anschluss 106 über ein Kontaktpad an der Oberfläche des Gehäusesubstrats 104 über einen I/O-Leiter 124 des Gehäuses 100 in einer nach dem Stand der Technik bekannten Weise zu verbinden. Die Darstellung und Diskussion optionaler Bodenflächenverbinder 114 ist nicht als beschränkend zu verstehen, da man sich vorstellen muss, dass jede geeignete und/oder wünschenswerte derzeit bekannte oder nachträglich entwickelte Verbindungstechnik genutzt werden kann, die Eingangs/Ausgangs-Anschlüsse zwischen der Bodenfläche eines oder mehrerer Mikrochips 102 und dem Gehäusesubstrat 104 erleichtert. Daneben oder alternativ hierzu ist vorzustellen, dass die Bodenfläche eines oder beider Mikrochips 102 in einer nach dem Stand der Technik bekannten Weise direkt an das Gehäusesubstrat 104 gekoppelt werden kann, wenn Bodenflächenverbinder 114 nicht für eine Verbindung der Bodenflächen 110 mit der Schaltung eines Mikrochips 102 benötigt werden.
  • Zwischen benachbarten Mikrochips 102 und dem Gehäusesubstrat 104 ist ein optionales Unterfüllungsmaterial 116 gezeigt. Das Unterfüllungsmaterial 116 kann ein klebendes Material zum Anbringen der Mikrochips 102-1 und 102-2 am Substrat 104 oder ein isolierendes Material sein oder thermisch leitfähige Eigenschaften haben, um als Wärmesenke genutzt zu werden, oder eine Kombination hiervon, oder es kann andere Funktionseigenschaften besitzen.
  • Unter Bezugnahme auf die 3A–3B, in einem weiteren Beispiel, sind Mikrochips 102-1 und 102-2 über die distalen Enden von QP-Ausbuchtungen 112-1 und 112-2 verbunden. Es ist gezeigt, dass der Mikrochip 102-1, der (beispielsweise) eine integrierte Leistungsschaltung sein kann, ein vertikales Schaltungselement 120 hat, welches sich von der oberen Oberfläche 108 zur Bodenfläche 110 erstreckt. Der Mikrochip 102-2 kann ein weiteres integriertes Leistungselement, ein aktiver oder passiver Halbleiter oder eine Schaltung oder ein anderer Typ von Schaltungselement sein. Jedes vertikale Schaltungselement 120 kann nach einem im Stand der Technik bekannten Prozess hergestellt sein, wie etwa beschrieben in „Improvement of a Vertical Thin Film Transistor Based on Low-Temperature Polycrystalline Silicon Technology by Introduction of an Oxide Barrier between Drain and Source Layers“ von P. Zhang et. al., Departement Microelectronique et Microcapteurs, IETR, UMR CNRS 6164, Université de Rennes 1, Campus Beaulieu, 35042 Rennes Cedex, France.
  • Elektrische Signale vom Mikrochip 102-1 können an eines oder mehrere I/O-Pad(s) 122-1 und 122-3 auf der oberen Oberfläche 108 des Mikrochips 102-1 gelenkt oder damit gekoppelt werden, über einen Oberflächenleiter 123 an eine QP-Ausbuchtung 112-1 zur Weiterleitung oder Einkopplung in die QP-Ausbuchtung 112-2 und/oder die I/O-Pads 122-3 des Mikrochips 102-2, und/oder an einen Mikrochip 102-3 (der ein weiterer integrierter Leistungsbaustein, aktiver oder passiver Halbleiter oder Schaltung oder anderer Typ von Schaltungselement sein kann) über einen oder mehrere L-förmige leitende I/O-Anschluss bzw. Anschlüsse 126, die dazu genutzt werden können, Leistungs-, Masse-, Signal- oder andere funktionelle Anschlüsse zu realisieren. Elektrische Signale vom Mikrochip 102-1 können im Übrigen oder alternativ über einen oder mehrere Bodenverbinder 114 an einen I/O-Anschluss 126 (am besten in 1A zu erkennen) des Gehäuses 100 über einen oder mehrere I/O-Leiter 124 des Gehäuses 100 gelenkt werden. Es ist vorstellbar, dass mehrere I/O-Anschlüsse 126 (beispielsweise in 3B gezeigt) dazu genutzt werden können, Signale zwischen dem Mikrochip 102-2 und einer oder mehreren QP-Ausbuchtung(en) 112, einem oder mehreren I/O-Pad(s) 122 und einem oder mehreren Leiter(n) 123 zu lenken oder zu koppeln.
  • In den 4A–4B sind in einem weiteren Beispiel Mikrochips 102-1, 102-2 und 102-3 gezeigt, die über distale Enden von QP-Ausbuchtungen 112 angeschlossen sind. In diesem Beispiel haben die Mikrochips 102-1 und 102-3 vertikale Schaltungselemente 120-1 und 120-2, die sich von deren oberen Oberflächen 108 zu ihren Bodenflächen 110 erstrecken. Der Mikrochip 102-2 kann ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder eine Schaltung oder ein andere Typ von Schaltungselement sein. Ein oder mehrere I/O-Pad(s) 122-1, 122-2 und 122-3 und Leiter 123-1 und 123-2 auf den oberen Oberflächen 108 der Mikrochips 102-1 und 102-2 und einer oder mehrere QP-Ausbuchtung(en), z.B. 112-1, 112-2, 112-3 und 112-4, können dazu benutzt werden, elektrische Signale zwischen den Mikrochips 102-1 und 102-2 und den Mikrochips 102-2 und 102-3 zu lenken oder zu koppeln. Zusätzlich oder alternativ kann ein L-förmiger leitender I/O-Anschluss 126 dazu genutzt werden, ein oder mehrere elektrische Signal(e) zu und/oder vom Mikrochip 102-4 zu und/oder von beispielsweise dem I/O-Pad 122-3, der QP-Ausbuchtung 112-2 und/oder dem Oberflächenleiter 123-2 zu lenken oder zu koppeln. Es ist vorstellbar, dass mehrere I/O-Anschlüsse 126 (gezeigt beispielsweise in 4B) dazu genutzt werden, Signale zwischen dem Mikrochip 102-1 und einer oder mehreren QP-Ausbuchtung(en) 112, einem oder mehreren I/O-Pad(s) 122 und/oder einem oder mehreren Leiter(n) 123 zu lenken oder zu koppeln.
  • Der Mikrochip 102-4 kann ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein. Elektrische Signale von den Mikrochips 102-1 und 102-3 können optional über einen oder mehrere Oberflächenleiter 114 zu einem oder mehreren I/O-Leiter(n) 124 des Gehäuses 100 auf die oben beschriebene Weise gelenkt oder gekoppelt werden.
  • Die 4C–4D zeigen in einem weiteren Beispiel Mikrochips 102-1, 102-2 und 102-3, die über distale Enden von QP-Ausbuchtungen 112 angeschlossen sind. In diesem Beispiel haben die Mikrochips 102-1 und 102-3 planare Schaltungselemente 128-1 und 128-3. Der Mikrochip 102-2 kann ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter, eine Schaltung oder ein anderer Typ von Schaltungselement sein. Elektrische Signale von dem Mikrochip 102-1, 102-2 oder 102-3 können zum benachbarten Mikrochip 102 über einen oder mehrere I/O-Pad(s) 122-1–122-5 auf oberen Oberflächen 108, QP-Ausbuchtungen 112-1–112-4 und/oder einen oder mehrere Oberflächenleiter 123 gelenkt oder gekoppelt werden. Der Mikrochip 102-4, der ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein kann, kann über einen leitenden I/O-Anschluss 126 an die QP-Ausbuchtung 112-2, den I/O-Pad 123-3 und/oder den Oberflächenleiter 123 gekoppelt sein, die zur Bereitstellung von Leistung, Masse, Signalen und/oder anderen funktionellen Verbindungen genutzt werden. Es ist vorstellbar, dass mehrere I/O-Anschlüsse 126 dazu benutzt werden können, Leistung, Masse, Signale und/oder andere funktionale Anschlüsse zwischen den Mikrochips 102-4 und einem oder mehreren QP-Ausbuchtung(en) 112, einem oder mehreren I/O-Pad(s) 122 und/oder einem oder mehreren Leiter(n) 123 zu lenken oder zu koppeln.
  • Wie in den 4E–4F gezeigt, sind in einem weiteren Beispiel Mikrochips 102-1, 102-2 und 102-3 über QP-Ausbuchtungen 112 angeschlossen. Beispielsweise sind die distalen Enden von QP-Ausbuchtungen 112-1 und 112-2 verbunden, und die distalen Enden von QP-Ausbuchtungen 112-3 und 112-4 sind verbunden. In diesem Beispiel hat der Mikrochip 102-3 ein planares Schaltungselement 128, und der Mikrochip 102-1 hat ein vertikales Schaltungselement 120, das sich zwischen seiner oberen Oberfläche 108 und seiner Bodenfläche 110 erstreckt. Der Mikrochip 102-2 kann ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein. Elektrische Signale von jedem Mikrochip 102-1, 102-2 und/oder 102-3 können zu benachbarten Mikrochip(s) 102 über einen oder mehrere I/O-Pad(s) 122-1–122-5 auf oberen Oberfläche(n) 108, QP-Ausbuchtungen 112-1–112-4 und/oder einen Oberflächenleiter 123 gelenkt oder gekoppelt werden. Der Mikrochip 102-4, der ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein kann, kann über einen leitenden I/O-Anschluss 126 an die QP-Ausbuchtung 112-2, den I/O-Pad 122-3 und/oder den Oberflächenleiter 123 gekoppelt sein, der dazu genutzt werden kann, Leistungs-, Masse-, Signal- oder andere funktionale Anschlüsse zu bieten. Es ist vorstellbar, dass mehrere I/O-Anschlüsse 126 (gezeigt z.B. in 4F) dazu genutzt werden können, Leistung, Masse und/oder Signale zwischen dem Mikrochip 102-4 und einer oder mehreren QP-Ausbuchtung(en) 112, einem oder mehreren I/O-Pad(s) 122 und/oder einem oder mehreren Leiter(n) 123 zu lenken oder zu koppeln.
  • Elektrische Signale vom Mikrochip 102-1 können zusätzlich oder alternativ durch einen oder mehrere Bodenflächenleiter 114 an einen oder mehrere I/O-Anschluss/Anschlüsse 126 (am besten in 1A zu erkennen) des Gehäuses 100 über einen oder mehrere I/O-Leiter 124 des Gehäuses 100 gelenkt oder gekoppelt werden.
  • Die unter Bezugnahme auf die 4A–4F beschriebenen Beispiele sind nicht dazu bestimmt, als die mögliche Anzahl von Kombinationen und Anordnungen der Mikrochips 102 beschränkend verstanden zu werden. Mehrere Beispiele von Mikrochips 102, über QP-Ausbuchtungen 112 verbunden, die Kombinationen von planaren Schaltungselementen 128 und vertikalen Schaltungselementen 120 enthalten, und das Lenken oder Koppeln elektrischer Signale, sind vorstellbar.
  • Unter Bezugnahme auf die 5A–5C, in einem weiteren Beispiel, können QP-Ausbuchtungen 112 dazu verwendet werden, Parallel-, Reihen- oder Reihen-Parallel-Schaltungen von Mikrochips 102 zu bilden. Das Verbinden von Mikrochips auf diese Weise kann Schaltungen mit höherer Spannungs- und/oder Strom-Auslegung gegenüber einzelnen Mikrochips ergeben. Mikrochips 102, die durch QP-Ausbuchtungen 112 verbunden sind, können parallel und in Reihe geschaltet werden, wie in den 5A bzw. 5B gezeigt, oder in einer Reihen-Parallel-Kombination, wie in 5C gezeigt.
  • Unter Bezugnahme auf 6A können in einem weiteren Beispiel QP-Ausbuchtungen 112 dazu benutzt werden, nicht-rechteckige oder nicht-quadratische Mikrochips, z.B. hexagonal geformte Mikrochips, zu koppeln, um eine geeignete und/oder wünschenswerte Gestalt 156 auszubilden. In diesem Beispiel ist ein hexagonal geformter Steuer-Mikrochip 130 von hexagonal geformten Leistungs-Mikrochips 132 und anderen hexagonalen Mikrochips 134, welche in diesem Falle I/O-Pads 122 einschließen, umgeben und mit diesen über QP-Ausbuchtungen 112 verbunden. Die Mikrochips 134 können in einem Beispiel Leiter (wie Oberflächenleiter 123, wie oben erwähnt, nicht in 6A gezeigt) einschließen, die Leistung, Masse und/oder Signale zu oder von I/O-Pads 122 von oder zu externen Ressourcen lenken oder koppeln. Zu diesem Zweck können die Mikrochips 134 als Leistungs-, Masse- und Signal-Schnittstellen zwischen den Mikrochips 130 und/oder 132 und externen Ressourcen, wie etwa einer Stromversorgung, einer Bezugs-Masse, einer Signalquelle oder einem anderen Gerät oder Mikrochip dienen, welches/welcher dazu konfiguriert ist, Strom/Leistung, Masse oder ein Signal zu der oder von der Gestalt 156 zu liefern. In diesem Beispiel arbeiten die Mikrochips 134 in der Art von I/O- und/oder Signalverteilungs-Mikrochips. Weiterhin oder alternativ können die Mikrochips 134 ein anderer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein. I/O-Pads 122 sind auf den Halbleitersubstraten 134 und auf dem Steuer-Mikrochip 130 so gezeigt, dass mögliche Verbindungspunkte für andere Schaltungselemente oder mit dem Gehäuse (nicht gezeigt) dargestellt werden, dies ist aber nicht in einem beschränkenden Sinne zu verstehen.
  • Unter Bezugnahme auf 6B, in einem weiteren Beispiel, sind hexagonal geformte Mikrochips so verbunden, dass sie eine geeignete und/oder gewünschte Gestalt 158 ausbilden. In diesem Beispiel ist der hexagonale Steuer-IC 130 auf vier Seiten von Leistungs-IC-Chips 132-1 und 132-2 und Mikrochips 134-1 und 134-2, z.B. I/O-Mikrochips mit I/O-Pads 122, umgeben und über QP-Ausbuchtungen 112 mit diesen verbunden. Der I/O-Mikrochip 134-3, der einen I/O-Pad 122 einschließt, ist mit den Leistungs-IC-Chips 132-1 und 132-2 verbunden. In diesem Beispiel haben die Mikrochips 134-1, 134-2 und 134-3 passive Halbleiter, die eine Signalleitung oder -verteilung erleichtern, z.B. in der Weise einer gedruckten Schaltung. 6B ist eingeschlossen, um ein Beispiel einer möglichen Funktions-Konfiguration der in 6B gezeigten Mikrochips zu zeigen, um eine gesamte oder einen Teil einer funktionierenden Schaltung zu bilden. Es ist auch ein schematisches Schaltbild (6C) gezeigt, mit Bezugsziffern, die gleiche Elemente wie in 6B bezeichnen. Es sind zahlreiche weitere Schaltbilder und Konfigurationen von Mikrochips mit QP-Ausbuchtungen möglich. In dem in den 6A–6B gezeigten Beispiel kann der Mikrochip 130 eine Signalquelle sein, die ein oder mehrere geeignete(s) Signal(e) an die Basis-Anschlüsse der Transistoren der Mikrochips 132-1 und 132-2 liefert.
  • Unter Bezugnahme auf 6D, zeigt diese Figur ein weiteres Beispiel einer potentiell großen Anzahl von möglichen Kombinationen von Mikrochip-Formen, -Funktionen und -Konfigurationen. In diesem Beispiel ist die in 6A gezeigte Form mit zusätzlichen Mikrochips 102 von einer oder mehreren Formen (beispielsweise vierseitig gestaltet oder dreiseitig gestaltete Mikrochips) kombiniert, alle mit QP-Ausbuchtungen 112, um in diesem Beispiel die Gesamtform eines Quadrats oder Rechtsecks von QP-Ausbuchtungs-verbundenen Mikrochips zu bilden. Jeder zusätzliche Mikrochip kann ein weiterer integrierter Leistungsbaustein, ein aktiver oder passiver Halbleiter oder ein anderer Typ von Schaltungselement sein, und jeder zusätzliche Mikrochip kann die gleiche oder eine andere Funktion haben.
  • Unter Bezugnahme auf 7A, in einem weiteren Beispiel, können ein oder mehrere leitende Stecksockel 136 in die obere Oberfläche 108 eines horizontalen Mikrochips 102-1 eingearbeitet sein. Jeder leitende Stecksockel 136 kann auf verschiedene im Stand der Technik bekannte Weise hergestellt werden. Ein vertikaler Mikrochip 102-2 kann mit dem Mikrochip 102-1 über das distale Ende einer oder mehrerer QP-Ausbuchtung(en) 112-1 des Mikrochips 102-2 verbunden sein, die in den einen oder die mehreren leitfähigen Stecksockel 136 eingesetzt ist/sind. Jede QP-Ausbuchtung 112 des Mikrochips 102-2 kann elektrisch mit einem oder mehreren I/O-Pad(s) 122, einem oder mehreren Leiter(n) 123, einer oder mehreren anderen QP-Ausbuchtung(en) 112 und/oder einer anderen Schaltung des Mikrochips 102-2 verbunden sein. Ähnlich kann der Stecksockel 136 elektrisch mit einem oder mehreren I/O-Pad(s) 122, einem oder mehreren Leiter(n) 123, einer oder mehreren QP-Ausbuchtung(en) 112-3–112-4 und/oder anderen Schaltungen des Mikrochips 102-1 verbunden sein. Die in den Stecksockel 136 eingesetzte QP-Ausbuchtung 112-1 kann eine elektrische Verbindung zwischen einer elektrischen Schaltung oder Verbindungen des Mikrochips 102-2 und des Mikrochips 102-1 schaffen. Das Verbinden von Mikrochips 102-1 und 102-2 auf die in 7A gezeigte Weise kann weiterhin oder alternativ eine thermische Leitfähigkeit für das Temperaturmanagement bieten, dazu genutzt werden, mehrere Funktionen, z.B. Leistungs-, Masse- oder Signalwege, bereitzustellen, kann eine aktive oder passive Schaltung einschließen oder kann einfach zur Gewährleistung mechanischer Stabilität in einem System dienen.
  • Unter Bezugnahme auf 7B, sind in einem weiteren Beispiel mehrere Mikrochips 102-1–102-3 über QP-Ausbuchtungen 112 und leitende Stecksockel 136 verbunden. In diesem Beispiel können die Mikrochips 102-1 und 102-3 mit dem Mikrochip 102-1 durch die distalen Enden von QP-Ausbuchtungen 112-1 und 112-2 verbunden sein, die in leitende Stecksockel 136-1 und 136-2 eingesetzt sind, welche auf der oberen Oberfläche 108 des Mikrochips 102-1 gebildet sind.
  • Die QP-Ausbuchtung 112-1 kann elektrisch mit einem oder mehreren I/O-Pad(s) 122, einem oder mehreren Leiter(n) 123, einer oder mehreren weiteren QP-Ausbuchtung(en) 112-3 und/oder weiteren Schaltungen des Mikrochips 102-2 verbunden sein. Die QP-Ausbuchtung 112-2 kann elektrisch mit einem oder mehreren I/O-Pad(s) 122, einem oder mehreren Leiter(n) 123, einer oder mehreren weiteren QP-Ausbuchtung(en) 112-4 und/oder weiteren Schaltungen des Mikrochips 102-3 verbunden sein. Jeder Stecksockel 136-1 und 136-2 kann elektrisch mit einem oder mehreren I/O-Pad(s) 122, einem oder mehreren Leiter(n) 123, einer oder mehreren QP-Ausbuchtung(en) 112-5 und 112-6 des Mikrochips 102-1 und/oder weiteren Schaltungen des Mikrochips 102-1 verbunden sein. QP-Ausbuchtungen 112-1 und 112-2, die in die Stecksockel 136-1 bzw. 136-2 eingesetzt sind, können einen oder mehrere elektrische Verbindung(en) zwischen jeder Kombination von Mikrochips 102-1, 102-2 und 102-3 schaffen. Jede Kombination von Mikrochips mit QP-Ausbuchtungen 112, die mit leitenden Stecksockeln 136 verbunden sind, ist vorstellbar.
  • Unter Bezugnahme auf 7C sind in einem weiteren Beispiel mehrere Mikrochips 102 über QP-Ausbuchtungen 112 und Sockel 136 angeschlossen. In diesem Beispiel sind Mikrochips 102-1, 102-2 und 102-3 in der Weise angeschlossen, wie oben in Verbindung mit 7B diskutiert. Mikrochips 102-4 und 102-5, die QP-Ausbuchtungen 112-5 bzw. 112-6 einschließen, sind an ihren distalen Enden mit distalen Enden der QP-Ausbuchtungen 112-3 bzw. 112-4 des Mikrochips 102-1 verbunden, wodurch elektrische und/oder mechanische Verbindungen zwischen jeder Kombination von Mikrochips 102-1, 102-2 und 102-3 auf einen oder beide der Mikrochips 102-4 und 102-5 ausgeweitet werden kann. Jede Kombination von Mikrochips mit QP-Ausbuchtungen 112, die mit leitenden Stecksockeln 136 verbunden sind, ist vorstellbar.
  • Unter Bezugnahme auf 8A zeigt ein weiteres Beispiel Daughterboard-Mikrochips 138-1 und 138-2, die an den distalen Enden von QP-Ausbuchtungen 112-1 und 112-2 an leitende Stecksockel 136-1 und 136-2 eines Motherboards 140 angeschlossen sind, welches eine oder mehrere Leiter 123 einschließen kann. Das Motherboard 140 kann ein Mikrochip sein, oder es kann eine herkömmliche Leiterplatine sein. Das Motherboard 140 und die Daughterboard-Mikrochips 138-1 und 138-2 können mit nur den leitfähigen Stecksockeln 136 und QP-Ausbuchtungen 112 hergestellt werden, die für die elektrische und/oder mechanische Verbindung miteinander benötigt werden. Mögliche Konfigurationen können eine beliebige Anzahl von Motherboard- oder Daughterboard-Mikrochips in jeder dreidimensionalen Anordnung einschließen, welche beispielsweise eine thermische Leitfähigkeit für das Temperaturmanagement bereitstellen kann oder mehrere Funktionen bieten kann, aktive oder passive Schaltungen enthalten kann oder einfach zur Gewährleistung mechanischer Stabilität des Systems dienen kann.
  • In 8B zeigt ein weiteres Beispiel zusätzliche mögliche Kombinationen der Anordnung des Motherboards 140 und von Daughterboard-Mikrochips 138-1 und 138-2, die in 8A gezeigt waren. Zusätzlich zu der in 8A gezeigten Anordnung des Motherboards 140 und der Daughterboard-Mikrochips 138-1 und 138-2 sind Mikrochips 102-1 und 102-2, die QP-Ausbuchtungen 112-5 und 112-6 einschließen, an ihren distalen Enden an QP-Ausbuchtungen 112-3 bzw. 112-4 des Motherboards 140 angeschlossen, wodurch elektrische und/oder mechanische Verbindungen zwischen dem Motherboard 140 und den Daughterboard-Mikrochips 138-1 und 138-2 auf einen oder beide der Mikrochips 102-1 und 102-2 ausgedehnt werden können. In diesem Beispiel schließt das Motherboard 140 weiter I/O-Pads 122 ein, die im Beispiel der 8A nicht gezeigt sind. Mögliche Konfigurationen können eine beliebige Anzahl von Motherboard- oder Daughterboard-Mikrochips in jeder dreidimensionalen Anordnung einschließen, welche beispielsweise eine thermische Leitfähigkeit für das Temperaturmanagement bereitstellen kann oder mehrere Funktionen bieten kann, aktive oder passive Schaltungen enthalten kann oder einfach zur Gewährleistung mechanischer Stabilität des Systems dienen kann.
  • Unter Bezugnahme auf 9A, in einem weiteren Beispiel, schließt der Mikrochip 102 QP-Ausbuchtungen 112 und einen kronenartigen Schutzring 141 ein, um eine Isolation der Funktionsschaltung gegenüber äußeren Rauschquellen mittels des kronenartigen Schutzringes zu bieten. Ein Querschnitt des Mikrochips 102 längs der Linien IXB-IXB in 9A ist in 9B gezeigt, um darzustellen, dass der kronenartige Schutzring 141 sich durch mindestens einen Abschnitt des Mikrochip-Substrats 142 benachbart zu den QP-Ausbuchtungen 112 erstreckt. In einem Beispiel kann der kronenartige Schutzring 141 sich durch die gesamte Dicke des Mikrochip-Substrats 142 erstrecken, wie in 9B gezeigt. In einem weiteren Beispiel erstreckt sich der kronenartige Schutzring 141 nur teilweise über die Dicke von der oberen Oberfläche 108 zur Bodenfläche 110 des Mikrochips 102.
  • Unter Bezugnahme auf 10 sind in einem weiteren Beispiel Mikrochips 102-1 und 102-2 über QP-Ausbuchtungen 112-1 bzw. 112-2 innerhalb eines geschlossenen Gehäuses 100 verbunden. Das Gehäuse 100 enthält ein Gehäusesubstrat 104, einen wärmeleitenden bzw. Thermo-Kleber 146, eine Grundplatte 148 im Inneren des Gehäuses 100 und Wärmesenken 150 an den oberen und unteren Außenflächen des Gehäuses 100. Dies stellt ein Beispiel einer doppelseitigen Kühlung dar, die für IC-Verpackungen bzw. -Gehäuse, welche miteinander über QP-Ausbuchtungen verbundene Mikrochips enthalten, möglich ist. Das in 10 gezeigte Beispiel ist jedoch nicht als beschränkend auf nur zwei Mikrochips innerhalb eines Gehäuses oder auf die besondere Konfiguration der Materialien zwischen den Mikrochips 102-1 und 102-2 und den Wärmesenken 150 zu verstehen. Der thermisch leitfähige Klebstoff 146 kann ein Mittel zur Wärmeübertragung weg von den Mikrochips 102-1 und 102-2 und/oder zur Anbringung jedes Mikrochips 102 im Gehäuse 100 oder am Gehäusesubstrat 104 bieten. Die Grundplatte 148 kann aus Kupfer oder einem anderen thermisch leitenden Material bestehen. Das Gehäuse 100 kann aus Keramik oder gespritztem Kunststoff bestehen. Die Wärmesenken 150 können teilweise oder gänzlich das Gehäuse 100 umschließen, und es können andere thermisch leitende Mittel genutzt werden, um Wärme vom Gehäuse 100 abzuführen.
  • Unter Bezugnahme auf 11a, in einem weiteren Beispiel, ist ein Mikrochip 102-1 mit QP-Ausbuchtungen 112-1 und 112-3 direkt mit einem Gehäuseniveau-I/O-Anschluss 106 verbunden. In diesem Beispiel sind Mikrochips 102-1 und 102-2 innerhalb des Gehäuses 100 gezeigt und miteinander über QP-Ausbuchtungen 112-1 und 112-2 verbunden. Der Mikrochip 102-1 ist weiterhin direkt mit dem Gehäuseniveau-I/O-Anschluss 106 über das distale Ende der QP-Ausbuchtung 112-3 verbunden, welche an den Oberflächen-I/O-Anschluss gekoppelt ist. Spezieller ist das distale Ende der QP-Ausbuchtung 112-3 elektrisch mit der Oberfläche eines vertikalen Abschnitts 152 des I/O-Anschlusses 106 innerhalb des Gehäuses 100 verbunden. Der I/O-Anschluss 106 kann einen horizontalen Abschnitt 154 haben, der sich nach außerhalb des Gehäuses 100 zum elektrischen Anschluss an einen (nicht gezeigten) äußeren Leiter erstreckt. Der Gehäuseniveau-I/O-Anschluss 106 kann Kupfer, ein anderes leitendes Material oder eine flexible Bandkabel- oder Litzenanordnung sein, die alle im Stand der Technik bekannt sind. Die QP-Ausbuchtung 112-3 kann mit dem Gehäuseniveau-I/O-Anschluss 106 durch Löten, Reflow-Löten, Thermokompression oder andere Mittel verbunden sein. Der Gehäuseniveau-I/O-Anschluss 106 kann in das Gehäuse 100 zu geeigneter und/oder gewünschter Zeit eingeschlossen werden. Obgleich zwei Mikrochips 102 gezeigt sind, muss man sich vorstellen, dass auch einer oder mehr als zwei Mikrochips mit QP-Ausbuchtung 112 im Gehäuse 100 enthalten sein können.
  • Elektrische Signale vom Mikrochip 102-1 können zu oder zwischen einem oder mehreren I/O-Pad(s) 122 an der oberen Oberfläche über einen oder mehrere Leiter 123 zur QP-Ausbuchtung 112-1 gelenkt oder gekoppelt werden, um sie weiter zur QP-Ausbuchtung 112-2 auf dem Mikrochip 102-2 und/oder zur QP-Ausbuchtung 112-3 zur Weiterleitung oder Kopplung an den Gehäusepegel-I/O-Anschluss 106 zu leiten. Elektrische Signale vom Mikrochip 102-1 können zusätzlich oder alternativ über einen oder mehrere optionale Bodenflächenleiter 114 zu einem oder mehreren Gehäuseniveau-I/O-Anschlüssen 106 (am besten in 1 zu erkennen) über einen oder mehrere I/O-Leiter 124 auf im Stand der Technik bekannte Weise gelenkt oder gekoppelt werden.
  • Unter Bezugnahme auf 11B, in einem weiteren Beispiel, ist der Mikrochip 102-1 mit QP-Ausbuchtungen 112-1 und 112-3 mit einem Gehäuseniveau-I/O-Anschluss 106 verbunden. In diesem Beispiel kann ein leitender Stecksockel oder eine Nut 136, die im Gehäuseniveau-I/O-Anschluss 106 gebildet ist, mit Lot oder Lötpaste gefüllt und dann einem Reflow-Prozess unterzogen werden, wenn die QP-Ausbuchtung 112-3 in den Stecksockel 136 eingesetzt wird. Obgleich zwei Mikrochips 102 gezeigt sind, muss man sich vorstellen, dass einer oder mehr als zwei Mikrochips mit QP-Ausbuchtungen 112 im Gehäuse 100 eingeschlossen sein können. Dieses Beispiel ist ähnlich zu dem in 11A gezeigten Beispiel, mit der Ausnahme, das die QP-Ausbuchtung 112-3 im leitenden Stecksockel oder Nut 136 im vertikalen Abschnitt 152 des Gehäuseniveau-I/O-Anschlusses 106 aufgenommen ist.
  • Elektrische Signale vom Mikrochip 102-1 können zu oder zwischen einem oder mehreren I/O-Pad(s) auf der oberen Oberfläche über einen oder mehrere Leiter 123 zur QP-Ausbuchtung 112-1 gelenkt oder gekoppelt werden, um sie weiter zur QP-Ausbuchtung 112-2 auf dem Mikrochip 102-2 und/oder zur QP-Ausbuchtung 112-3 zu lenken bzw. koppeln, die weiter an einem Gehäuseniveau-I/O-Anschluss 106 beispielsweise über einen oder mehrere zusätzliche Stecksockel 136 in Kontakt mit der Oberfläche eines Gehäuseniveau-I/O-Anschlusses 106 gekoppelt sein kann, und zwar auf die in 11A gezeigte Weise. Elektrische Signale vom Mikrochip 102-1 können zusätzlich oder alternativ über einen oder mehrere optionale Bodenflächenverbinder 114 zu einem oder mehreren Gehäuseniveau-I/O-Anschluss/Anschlüssen 106 (am besten in 1 zu erkennen) über einen oder mehrere I/O-Verbinder 124 auf eine im Stand der Technik bekannte Weise gelenkt oder gekoppelt werden.
  • In den 11A–11B hat man sich vorzustellen, dass mehrere Beispiele von QP-Ausbuchtungen 112-3 an die Oberfläche mehrerer Gehäuseniveau-I/O-Anschlüsse 106 (11A) oder an mehrere leitende Stecksockel 136 (11B) oder an irgendeine Kombination der Oberfläche eines oder mehrere Gehäuseniveau-I/O-Anschluss/Anschlüsse 106 und einen oder mehrere leitfähige Stecksockel 136 des einen oder der mehreren Gehäuseniveau-I/O-Anschlusses/Anschlüsse 106 gekoppelt sein können.
  • Die Ausführungsformen wurden unter Bezugnahme auf die verschiedenen Beispiele beschrieben. Modifikationen und Abwandlungen werden sich beim Lesen und Verstehen der voranstehenden Beispiele erschließen. Folglich sind die voranstehenden Beispiele nicht als die Offenbarung beschränkend anzusehen. Beispielsweise kann jeder Mikrochip 102 mit QP-Ausbuchtungen 112 ein(e) oder eine Kombination von aktiven Schaltungselement(en), passiven Schaltungselementen oder Halbleitereinrichtungen, wie etwa Operationsverstärker, Transistoren (BJT, JFET, IGFET, MOSFET, EGBT etc.), Widerstände, Kondensatoren und Spulen aufweisen, von denen jeder in vertikaler oder planarer Form vorliegen kann, kann elektrische Verbindungen längs der und/oder durch die obere Oberfläche und/oder Bodenfläche des Mikrochips haben, kann an den Oberflächen des Mikrochips oder in dem Mikrochip gebildete Leitermuster haben, um den elektrischen Anschluss zu erleichtern, und kann in Gehäusen mit Anschlüssen oder SMT-Gehäusen eingeschlossen sein, die aus Glas, Metall, Keramik oder Kunststoff oder anderen bekannten und unbekannten Materialien gefertigt sind.

Claims (20)

  1. IC-Verpackungssystem, welches aufweist: einen ersten und zweiten Mikrochip, wobei jeder Mikrochip aufweist: eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtungen, die auf der oberen Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder; und ein Substrat, auf das der erste und zweite Mikrochip montiert sind, wobei der erste und der zweite Mikrochip über die Quilt-Package-Ausbuchtungen verbunden sind.
  2. System nach Anspruch 1, welches eine oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche mindestens eines der Mikrochips zum Substrat erstreckt/erstrecken.
  3. System nach Anspruch 1, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zu mindestens einem der Bodenflächenverbinder des ersten Mikrochips erstreckt.
  4. System nach Anspruch 3, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zu mindestens einem der Bodenflächenverbinder des zweiten Mikrochips erstreckt.
  5. System nach Anspruch 4, welches weiter einen dritten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit mindestens einem des ersten und zweiten Mikrochips verbunden ist, wobei der dritte Mikrochip mindestens ein Schaltungselement hat, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt.
  6. System nach Anspruch 3, welches weiter aufweist, dass der zweite Mikrochip mindestens ein planares Schaltungselement aufweist.
  7. System nach Anspruch 6, welches weiter einen dritten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit mindestens einem des ersten und zweiten Mikrochips verbunden ist, wobei der dritte Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des dritten Mikrochips erstreckt.
  8. System nach Anspruch 1, wobei das Substrat ein IC-Gehäuse aufweist.
  9. System nach Anspruch 8, welches weiter einen Ein/Ausgangs-Anschluss aufweist, mit dem der erste Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips zu einer Oberfläche des Ein/Ausgangs-Anschlusses verbunden ist.
  10. System nach Anspruch 8, welches weiter einen Ein/Ausgangsanschluss aufweist, mit dem der erste Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips verbunden ist, die in einen Stecksockel des Ein/Ausgangsanschlusses eingefügt ist.
  11. IC-Verpackungssystem, welches aufweist: einen Mikrochip, welcher aufweist: eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtungen, die auf der Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder; ein Substrat, auf das der Mikrochip montiert ist; und einen Ein/Ausgangsanschluss, mit dem der Mikrochip über eine Quilt-Package-Ausbuchtung des Mikrochips zur Oberfläche des Ein/Ausgangsanschlusses verbunden ist.
  12. System nach Anspruch 11, welches weiter eine oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche des Mikrochips zum Substrat erstreckt/erstrecken.
  13. System nach Anspruch 11, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zur Bodenfläche des Mikrochips erstreckt.
  14. System nach Anspruch 13, welches weiter mindestens ein planares Schaltungselement aufweist, das sich längs der oberen Oberfläche des Mikrochips erstreckt.
  15. System nach Anspruch 14, welches weiter einen zweiten Mikrochip aufweist, der über Quilt-Package-Ausbuchtungen mit dem Mikrochip verbunden ist, wobei der zweite Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt.
  16. IC-Verpackungssystem, welches aufweist: einen Mikrochip, welcher aufweist: eine obere Oberfläche, eine Bodenfläche, eine oder mehrere Quilt-Package-Ausbuchtungen, die auf der Oberfläche hergestellt sind, und einen oder mehrere Bodenflächenverbinder; ein Substrat, auf das der Mikrochip montiert ist; und einen Ein/Ausgangsanschluss, mit dem der Mikrochip über eine Quilt-Package-Ausbuchtung des ersten Mikrochips verbunden ist, die in eine Nut oder einen Stecksockel des Ein/Ausgangsanschlusses eingesetzt ist.
  17. System nach Anspruch 16, welches weiter eine oder mehrere Drahtbondverbindung(en) aufweist, die sich von der oberen Oberfläche des Mikrochips zum Substrat erstreckt/erstrecken.
  18. System nach Anspruch 16, welches weiter mindestens ein Schaltungselement aufweist, das sich von der oberen Oberfläche zur Bodenfläche des Mikrochips erstreckt.
  19. System nach Anspruch 19, welches weiter mindestens ein planares Schaltungselement aufweist, das sich längs der oberen Oberfläche des Mikrochips erstreckt.
  20. System nach Anspruch 19, welches weiter einen zweiten Mikrochip aufweist, der über eine Quilt-Package-Ausbuchtung mit dem ersten Mikrochip verbunden ist, wobei der zweite Mikrochip ein planares Schaltungselement oder ein Schaltungselement aufweist, welches sich von einer oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt, oder sowohl ein planares Schaltungselement als auch ein Schaltungselement, welches sich von der oberen Oberfläche zu mindestens einem Bodenflächenverbinder des zweiten Mikrochips erstreckt.
DE112015003327.0T 2014-07-18 2015-07-17 Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme Withdrawn DE112015003327T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462026260P 2014-07-18 2014-07-18
US62/026,260 2014-07-18
PCT/US2015/040862 WO2016011325A1 (en) 2014-07-18 2015-07-17 Edge interconnect packaging of integrated circuits for power systems

Publications (1)

Publication Number Publication Date
DE112015003327T5 true DE112015003327T5 (de) 2017-04-20

Family

ID=55079074

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015003327.0T Withdrawn DE112015003327T5 (de) 2014-07-18 2015-07-17 Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme

Country Status (5)

Country Link
US (1) US10325875B2 (de)
CN (1) CN106575647B (de)
DE (1) DE112015003327T5 (de)
TW (1) TWI690033B (de)
WO (1) WO2016011325A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US10896898B2 (en) * 2015-10-28 2021-01-19 Indiana Integrated Circuits, LLC Edge interconnect self-assembly substrate
US10182498B2 (en) 2015-10-28 2019-01-15 Indiana Integrated Circuits, LLC Substrates with interdigitated hinged edge interconnects
US10566268B1 (en) * 2018-09-26 2020-02-18 Nxp Usa, Inc. Package to die connection system and method therefor
US11830850B2 (en) * 2021-03-26 2023-11-28 Alchip Technologies, Ltd. Integrated circuit product and chip floorplan arrangement thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US8237271B2 (en) * 2007-06-19 2012-08-07 International Business Machines Corporation Direct edge connection for multi-chip integrated circuits
US9844139B2 (en) 2013-03-16 2017-12-12 Indiana Integrated Circuits, LLC Method of interconnecting microchips

Also Published As

Publication number Publication date
CN106575647B (zh) 2019-11-01
TWI690033B (zh) 2020-04-01
US20170162532A1 (en) 2017-06-08
CN106575647A (zh) 2017-04-19
WO2016011325A1 (en) 2016-01-21
US10325875B2 (en) 2019-06-18
TW201606957A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE112015003327T5 (de) Kantenverbindungspackung integrierter Schaltkreise für Leistungs-Systeme
DE102014102118A1 (de) Halbleiterbauelement
DE102014117762A1 (de) Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE10297300B4 (de) Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip
DE102013210972B4 (de) Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelement-Gehäusen
DE102007022428A1 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102018124171A1 (de) Halbleitervorrichtung
KR101744408B1 (ko) 전자 부품
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014111420A1 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung
DE102014111251B4 (de) Umverdrahtungssubstrat, elektronisches Bauelement und Modul
DE102007032775B4 (de) Leistungsverstärker
DE102011002534A9 (de) Chippaket umfassend eine Vielzahl von Chips und Leiterausrichtung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102011075731A1 (de) Elektronisches Leistungsteil
DE10334426A1 (de) Halbleitervorrichtung
DE102016211479A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023520000

Ipc: H01L0023500000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee