DE102007022428A1 - Elektronisches Bauelement und Verfahren zu dessen Herstellung - Google Patents

Elektronisches Bauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007022428A1
DE102007022428A1 DE102007022428A DE102007022428A DE102007022428A1 DE 102007022428 A1 DE102007022428 A1 DE 102007022428A1 DE 102007022428 A DE102007022428 A DE 102007022428A DE 102007022428 A DE102007022428 A DE 102007022428A DE 102007022428 A1 DE102007022428 A1 DE 102007022428A1
Authority
DE
Germany
Prior art keywords
electrode
power transistor
semiconductor
semiconductor power
carrier strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007022428A
Other languages
English (en)
Other versions
DE102007022428B4 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba (Fh)
Klaus Dipl.-Ing. Schiess (Fh)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007022428A1 publication Critical patent/DE102007022428A1/de
Application granted granted Critical
Publication of DE102007022428B4 publication Critical patent/DE102007022428B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein elektronisches Bauelement umfasst einen vertikalen Halbleiterleistungstransistor und eine weitere auf dem Transistor angeordnete Halbleitervorrichtung, um einen Stapel auszuformen. Der erste vertikale Halbleiterleistungstransistor weist einen Halbleiterkörper auf, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste auf der ersten Seite angeordnete Elektrode und mindestens eine zweite auf der zweiten Seite angeordnete Elektrode aufweist. Der Halbleiterkörper weist weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung auf. Die Durchkontaktierung erstreckt sich von der ersten Seite zu der zweiten Seite des Halbleiterkörpers und ist galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode und der zweiten Elektrode isoliert.

Description

  • Die Anmeldung bezieht sich auf ein elektronisches Bauelement und im Besonderen auf ein elektronisches Bauelement, das mindestens eine vertikale Halbleiterleistungsvorrichtung und ein weiteres Halbleiterbauelement umfasst, die in einem Stapel angeordnet sind, und auf verfahren, ein elektronisches Bauelement herzustellen.
  • Um die Leistung von elektronischen Bauelementen zu verbessern, werden zunehmend Multichip-Bausteine zur Verfügung gestellt, innerhalb derer zwei oder mehr Halbleitervorrichtungen in ein einzelnes Bauelementegehäuse verpackt sind. Um die Grundfläche oder die lateralen Abmessungen des elektronischen Bauelements zu reduzieren, können die Halbleiterbauelemente eines auf das andere gestapelt werden.
  • Im Fall von vertikalen Halbleitervorrichtungen, wie zum Beispiel vertikalen Halbleiterleistungstransistoren, zum Beispiel MOSFETs und IGBTs, ist das Stapeln eines weiteren Halbleiterbauelements kompliziert, da sowohl die obere als auch die untere Seite der Vorrichtung eine oder mehrere Elektroden umfassen, auf die elektrisch zugegriffen wird. Typischerweise wird es gewünscht, dass über eine Seite des elektronischen Bauelements elektrisch auf beide Seiten der vertikalen Vorrichtung zugegriffen wird, wie zum Beispiel einen Trägerstreifen oder ein Umverdrahtungssubstrat, auf dem die Vorrichtung montiert ist. Folglich muss eine weitere elektrische Verbindung, wie zum Beispiel ein Verbindungsdraht oder eine Anschlussklemme von der Seite der vertikalen Halbleitervorrichtung zur Verfü gung gestellt werden, die vom Substrat weggerichtet liegt. Jedoch ist das zweite Halbleiterbauelement auch auf diese zweite Seite montiert, um einen Stapel auszuformen. Als Ergebnis ist die Größe des zweiten Halbleiterbauelements, das auf den vertikalen Halbleiterleistungstransistor montiert werden kann, beschränkt, und die Umverdrahtungsanordnung innerhalb des Bauelementegehäuses ist kompliziert.
  • Es ist deshalb wünschenswert, ein elektronisches Bauelement zur Verfügung zu stellen, in dem ein Stapel, der einen vertikalen Halbleiterleistungstransistor umfasst, leichter untergebracht werden kann.
  • Ein elektronisches Bauelement umfasst zwei vertikale, in einem Stapel angeordnete Halbleiterleistungstransistoren. Ein erster vertikaler Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste auf der ersten Seite angeordnete Elektrode und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung, wobei sich die Durchkontaktierung von der ersten Seite zur zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode und der zweiten Elektrode isoliert ist. Ein zweiter vertikaler Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der zweite vertikale Halbleiterleistungstransistor ist auf die zweite Seite des ersten vertikalen Halbleiterleistungstransistors montiert, so dass mindestens eine Elektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbunden ist mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung. Die Elektrode des zweiten Halbleiterleistungstransistors ist galvanisch von dem ersten Halbleiterleistungstransistors isoliert und ist unabhängig von der ersten Seite des ersten Halbleiterleistungstransistors elektrisch zugänglich.
  • Ein elektronisches Bauelement umfasst mindestens einen ersten vertikalen Halbleiterleistungstransistor und einen Steuerhalbleiterchip. Der vertikale Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist. Der Steuerhalbleiterchip umfasst mindestens einen auf einer ersten Chipoberfläche angeordneten Chipanschluss. Der Steuerhalbleiterchip ist auf die zweite Seite des ersten vertikalen Halbleitertransistors montiert, und der Chipanschluss ist montiert auf und elektrisch verbunden mit mindestens einer Durchkontaktierung. Der Steuerhalbleiterchip ist unabhängig von der ersten Seite des ersten vertikalen Halbleiterleistungstransistors elektrisch zugänglich.
  • Ein Halbleiterchip umfasst einen vertikalen Halbleiterleistungstransistor. Der vertikale Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung. Die Durchkontaktierung erstreckt sich von der ersten Seite zu der zweiten Seite des Halbleiterkörpers und ist galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert.
  • Ein Verfahren, um einen vertikalen Halbleiterleistungstransistor herzustellen, umfasst das Bereitstellen eines ersten vertikalen Halbleiterleistungstransistors, wobei der erste vertikaler Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Mindestens eine elektrisch leitfähige Durchkontaktierung ist im Halbleiterkörper so ausgeformt, dass sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist.
  • Ein Verfahren, um ein elektronisches Bauelement herzustellen, umfasst das Bereitstellen von mindestens einem ersten vertikalen Halbleiterleistungstransistor. Der vertikale Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers, von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist. Eine elektrisch leitfähige Umverteilungsanordnung wird zur Verfügung gestellt, die äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt. Die erste Elektrode, die Steuerelektrode und die zweite Elektrode sind an die äußeren Anschlussoberflächen des elektronischen Bauelements angeschlossen.
  • 1 veranschaulicht eine Sicht im Querschnitt auf ein elektronisches Bauelement einschließlich zweier vertikaler Halbleiterleistungstransistoren, die angeordnet sind, um einen halben gedruckten Schaltkreis zur Verfügung zu stellen,
  • 2 veranschaulicht eine Sicht im Querschnitt auf eine elektrisch leitfähige Durchkontaktierung, und
  • 3 veranschaulicht eine Sicht im Querschnitt auf ein elektronisches Bauelement einschließlich eines vertikalen Halbleiterleistungstransistors und eines Steuerhalbleiterchips.
  • Ein elektronisches Bauelement umfasst zwei vertikale, in einem Stapel angeordnete Halbleiterleistungstransistoren.
  • Ein erster vertikaler Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste auf der ersten Seite angeordnete Elektrode und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung. Die Durchkontaktierung erstreckt sich von der ersten Seite zu der zweiten Seite des Halbleiterkörpers, die der ersten Seite gegenüber liegt, und ist galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode und der zweiten Elektrode isoliert.
  • Ein zweiter vertikaler Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist.
  • Der zweite vertikale Halbleiterleistungstransistor ist so auf die zweite Seite des ersten vertikalen Halbleiterleistungstransistors montiert, dass mindestens eine Elektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbunden ist mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung. Die Elektrode des zweiten Halbleiterleistungstransistors ist galvanisch von dem ersten Halbleiterleistungstransistors isoliert und ist unabhängig von der ersten Seite des ersten Halbleiterleistungstransistors elektrisch zugänglich.
  • Es wird daher ein Stapel zur Verfügung gestellt, der zwei vertikale Halbleiterleistungstransistoren umfasst, und in dem eine Umverdrahtungsanordnung in der Form einer in dem ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung zur Verfügung gestellt wird, die dem oberen zweiten vertikalen Halbleiterleistungstransistor ermöglicht, dass auf diesem von der ersten Seite des ersten Halbleiterleistungstransistors zugegriffen wird. Die elektrisch leitfähige Durchkontaktierung ist jedoch von den Vorrichtungsstrukturen des ersten Halbleiterleistungstransistors und von der ersten Elektrode und der zweiten Elektrode des ersten Halbleiterleistungstransistors galvanisch isoliert. Deshalb ist die Elektrode des zweiten vertikalen Halbleiterleistungstransistors, die auf die elektrisch leitfähige Durchkontaktierung montiert ist, mittels der Durchkontaktierung elektrisch von der ersten Seite des ersten Halbleiterleistungstransistors unabhängig von irgendwelchen elektrischen Kontakten zum ersten Halbleiterleistungstransistor zugänglich, in dem die Durchkontaktierung angeordnet ist.
  • Der Begriff Vorrichtungsstruktur wird in diesem Zusammenhang verwendet, um sich auf Bereiche des Halbleiterkörpers zu beziehen, die dotiert worden sind, um eine höhere oder niedrigere Leitfähigkeit von einer entweder n-leitender oder p-leitender Art der Leitfähigkeit zur Verfügung zu stellen.
  • Die Anordnung der Durchkontaktierung stellt eine Umverdrahtungsanordnung zur Verfügung, die keinen Raum innerhalb des den zwei vertikalen Leistungstransistorvorrichtungen benachbarten elektronischen Bauelements einnimmt, wie es mit einem Verbindungsdraht oder einer Anschlussklemme der Fall ist. Folglich kann die laterale Größe des ersten Halbleiterleistungstransistors gesteigert werden, um den Raum einzunehmen, der nicht mehr erforderlich ist, um einen zusätzlichen Verbindungsdraht oder eine Anschlussklemme unterzubringen. Da die Leistung eines vertikalen Leistungstransistors von seiner lateralen Größe abhängig ist, ist es möglich, die durch das Bauelement zur Verfügung gestellte Leistung zu verbessern.
  • Die Anordnung des Stapels aus zwei Leistungstransistoren wird vereinfacht, da das elektrische Verdrahten der Elektrode des zweiten Halbleiterleistungstransistors zu derselben Zeit erzeugt wird, zu der der zweite Halbleiterleistungstransistor auf den ersten Halbleiterleistungstransistor montiert wird. Ein anschließender Schritt, in dem eine elektrische Verbindung von der Elektrode des zweiten Halbleiters zu einem äußeren Anschlussbereich eines Trägerstreifens oder eines Umverdrahtungssubstrats hergestellt wird, ist nicht mehr erforderlich.
  • Der zweite Halbleiterleistungsschalter, der am oberen Ende des Stapels angeordnet ist, kann ohne eine mindestens eine elektrisch leitfähige Durchkontaktierung zur Verfügung gestellt werden, um die Herstellungskosten zu reduzieren.
  • In einer Ausführungsform ist mindestens eine Steuerelektrode auf der ersten Seite des ersten Halbleitertransistors angeordnet, und der zweite vertikale Halbleiterleistungstransistor ist auf die zweite Seite des ersten vertikalen Halbleiterleistungstransistors montiert. Die erste Elektrode des zweiten Halbleiterleistungstransistors ist montiert auf und elektrisch verbunden mit der zweiten Elektrode des ersten Halbleiterleistungstransistors und die Steuerelektrode des zweiten Halblei terleistungstransistors ist montiert auf und elektrisch verbunden mit der Durchkontaktierung. Die zwei Leistungstransistoren sind von einer Ausführungsform derselben Art der Leitfähigkeit, das heißt beide Transistorvorrichtungen sind n-leitende Vorrichtungen oder p-leitende Vorrichtungen.
  • Die Steuerelektrode des zweiten Halbleiterleistungstransistors ist galvanisch von dem ersten Halbleiterleistungstransistor isoliert, auf dem sie befestigt ist. Dies ermöglicht es, dass auf die Steuerelektrode elektrisch unabhängig von dem elektrischen Zugriff auf die Elektroden des ersten Halbleiterleistungstransistors zugegriffen werden kann.
  • Diese Anordnung der zwei vertikalen Halbleiterleistungstransistoren stellt einen Stapel zur Verfügung, der die Basis für eine halbe Brückenschaltung liefert. In weiteren Ausführungsformen kann das elektronische Bauelement zwei oder mehr Stapel von zwei vertikalen Halbleiterleistungstransistoren umfassen, um eine volle Brückenschaltung zur Verfügung zu stellen und/oder ein elektronischen Bauelement mit Fähigkeiten zu multiphasigem Schalten.
  • In einer Ausführungsform werden der erste vertikale Halbleiterleistungstransistor und der zweite vertikale Halbleiterleistungstransistor eingerichtet, um eine halbe Brückenschaltung zur Verfügung zu stellen. Die ersten und zweiten vertikalen Halbleiterleistungstransistoren können beide Vorrichtungen vom Typ n-Kanal umfassen oder in einer alternativen Ausführungsform können beide Vorrichtungen vom Typ p-Kanal umfassen.
  • In einer Ausführungsform ist der erste vertikale Halbleiterleistungstransistor der Niederspannungsschalter, und der zwei te vertikale Halbleiterleistungstransistor ist der Hochspannungsschalter der halben Brückenschaltung. In dem Fall, in dem sowohl die ersten als auch zweiten vertikalen Halbleiterleistungstransistoren Vorrichtungen vom Typ n-Kanal sind, ist der erste vertikale Halbleiterleistungstransistor mit seiner ersten Seite nach unten in Richtung der unteren Seite des elektronischen Bauelements liegend montiert. Die erste Elektrode von einem n-Kanalleistungstransistor ist die Masseelektrode. Diese Anordnung stellt deshalb einen Stapel zur Verfügung, in dem die zweite Elektrode zur verbesserten Kühlung der oberen Seite nach oben in Richtung der oberen Oberfläche des elektronischen Bauelements liegt. Erzeugte Wärme wird besser nach oben von der gedruckten Leiterplatte weg abgeleitet, wodurch auf diese Weise eine Überhitzung der gedruckten Leiterplatte und von den auf die gedruckte Leiterplatte montierten benachbarten Vorrichtungen vermieden wird.
  • In einer Ausführungsform ist der erste vertikale Halbleiterleistungstransistor eines aus einem MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einem IGBT (Isolated Gate Bipolar Transistor) und einem BJT (Bipolar Junction Transistor) und der zweite vertikaler Halbleiterleistungstransistor ist eines aus einem MOSFET, einem IGBT und einem BJT.
  • Bei einer MOSFET Vorrichtung wird die erste Elektrode normalerweise als eine Sourceelektrode, die zweite Elektrode als eine Drainelektrode und die Steuerelektrode als eine Gateelektrode bezeichnet. Bei einer BJT Vorrichtung ist die erste Elektrode eine Emitterelektrode, die zweite Elektrode ist eine Kollektorelektrode, und die Steuerelektrode ist eine Basiselektrode. Für eine IGBT Vorrichtung ist die erste Elektrode eine Emitterelektrode, ist die zweite Elektrode eine Kollektorelektrode, und die Steuerelektrode ist eine Gateelektrode.
  • In einer Ausführungsform umfasst das elektronische Bauelement weiterhin einen Trägerstreifen. Der Trägerstreifen stellt die äußeren Anschlussoberflächen des elektronischen Bauelements zur Verfügung. Die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors ist auf einen ersten Teilbereich des Trägerstreifens montiert, und die Steuerelektrode des ersten Halbleiterleistungstransistors ist auf einen ersten Steuerteilbereich des Trägerstreifens montiert. Die Durchkontaktierung ist auf einen zweiten Steuerelektrodenteilbereich des Trägerstreifens montiert. Die verschiedenen Teilbereiche des Trägerstreifens sind physisch getrennt und elektrisch von einander isoliert.
  • Der zweite Steuerteilbereich des Trägerstreifens ermöglicht es, dass auf die Steuerelektrode des zweiten Halbleiterleistungstransistors von außerhalb der Baugruppe und unabhängig vom elektrischen Zugriff auf den ersten Halbleiterleistungstransistor zugegriffen werden kann. Dieser zweite Steuerteilbereich des Trägerstreifens ist deshalb direkt unter dem ersten Halbleiterleistungstransistor angeordnet. Dies ermöglicht einem ersten Halbleiterleistungstransistor, auf dem Trägerstreifen untergebracht zu werden, der größere laterale Abmessungen aufweist, als die Grundfläche von dem Teilbereich des Trägerstreifens, von dem aus elektrisch auf ihn zugegriffen wird. Der erste Halbleiterleistungstransistor ist mit lateralen Abmessungen oder einer Grundfläche versehen, die sich über den zweiten Steuerteilbereich erstreckt. Der untere erste vertikale Halbleiterleistungstransistor ist mechanisch gelagert auf dem zweiten Steuerteilbereich, obwohl er vom zweiten Steuerteilbereich galvanisch isoliert bleibt.
  • Die zweite Elektrode des zweiten Halbleitertransistors kann montiert werden auf und elektrisch verbunden werden mit der ersten Elektrode des ersten vertikalen Halbleiterleistungstransistors. Die Steuerelektrode des zweiten Halbleitertransistors ist in dieser Ausführungsform montiert auf und elektrisch verbunden mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung und ist elektrisch verbunden mit dem zweiten Steuerteilbereich des Trägerstreifens.
  • Das elektronische Bauelement kann weiterhin eine elektrische Verbindung von der zweiten Elektrode des ersten Halbleiterleistungstransistors zu einem zweiten Teilbereich des Trägerstreifens und eine elektrischen Verbindung von der zweiten Elektrode des zweiten Halbleiterleistungstransistors zu einem dritten Teilbereich des Trägerstreifens umfassen, um eine halbe Brückenschaltung zur Verfügung zu stellen.
  • Die unteren Oberflächen der Teilbereiche des Trägerstreifens können oberflächenmontierbare Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellen. Alternativ dazu umfasst der Trägerstreifen Zuleitungsfinger, die sich von einer oder mehreren Seitenflächen des Kunststoffverkapselungsmaterials des elektronischen Bauelements erstrecken.
  • In einer Ausführungsform umfasst die elektrisch leitfähige Durchkontaktierung ein im Halbleiterkörper angeordnetes Durchgangsloch, das sich von der ersten Seite zur zweiten Seite erstreckt und eine in dem Durchgangsloch angeordnete elektrisch leitfähige Masse, die sich von der ersten Seite zur zweiten Seite erstreckt. Diese elektrisch leitfähigen Durchkontaktierungen können mit Hilfe eines Verfahrens entsprechend dem US Patent 5,608,264, erteilt an Gaul, hergestellt werden, das hiermit durch Bezugnahme in seiner Gesamtheit integriert wird.
  • In einer Ausführungsform umfasst die Durchkontaktierung weiterhin mindestens eine an mindestens den Wänden des Durchgangsloches angeordnete Isolierschicht. Die Isolierschicht isoliert die innerhalb des Durchgangsloches angeordnete elektrisch leitfähige Masse sowohl galvanisch von der Vorrichtungsstruktur des Halbleiterkörpers als auch von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode des ersten Halbleiterleistungstransistors.
  • In einer Ausführungsform stellt die Isolierschicht eine galvanische elektrische Isolationsspannung im Bereich von 10 V bis zu 10 kV zur Verfügung. Die Dicke der Isolierschicht kann variiert werden, um die elektrische Isolationsspannung zur Verfügung zu stellen. Die Isolierschicht kann eine Dicke t umfassen, wobei 10 nm ≤ t ≤ 10 μm, vorzugsweise 100 nm ≤ t ≤ 1 μm ist.
  • Die Isolierschicht kann ein Oxid, ein Nitrid oder ein Glas umfassen. Die Isolierschicht kann SiO2, SiNO, BPSG (Bor Phosphat Silicat Glas) oder SixHx oder TEOS (Tetra Eythly Ortho Silan) umfassen.
  • In einer Ausführungsform ist die Isolierschicht weiterhin auf der ersten Seite und der zweiten Seite des Halbleiterkörpers mindestens in Bereichen angeordnet, die mit dem Durchgangsloch zusammenhängend sind. Dies steigert die galvanische Trennung zwischen der elektrisch leitfähigen Durchkontaktierung und der Elektrode des zweiten Halbleiterleistungsschalters, der auf ein Ende der Durchkontaktierung montiert ist. Außerdem steigert diese Anordnung die galvanische Trennung zwischen der elektrisch leitfähigen Durchkontaktierung und dem Teilbereich des Trägerstreifens, auf denen er befestigt ist. Dies verbessert die Zuverlässigkeit des elektronischen Bausteins.
  • In einer Ausführungsform umfasst die Durchkontaktierung eines aus Aluminium, einer Aluminiumlegierung, Kupfer und einer Kupferlegierung. Das elektrisch leitfähige Metall kann in der Form von einer an den Seitenwänden des Durchgangslochs oder an den Seitenwänden der Isolationsschicht, wenn eine zur Verfügung gestellt wird, angeordneten Beschichtung zur Verfügung gestellt werden. Alternativ dazu kann das elektrisch leitfähige Metall in der Form von einem festen Anschluss zur Verfügung gestellt werden, der die Form eines Drahtes oder eines Stabes aufweist, der das Durchgangsloch im Wesentlichen ausfüllt.
  • In einer Ausführungsform ist ein erstes Anschlussfeld auf der ersten Oberfläche angeordnet und steht in physischem und elektrischem Kontakt mit der Durchkontaktierung und ein zweites Anschlussfeld ist auf der zweiten Oberfläche angeordnet und steht in physischem und elektrischem Kontakt mit der Durchkontaktierung. Die Bereitstellung der Anschlussfelder weist den Vorteil auf, dass der Anschlussbereich zwischen der Elektrode des zweiten Halbleiterleistungstransistors und der Durchkontaktierung und/oder dem Anschlussbereich zwischen der Durchkontaktierung und dem Trägerstreifen vergrößert wird. Dies reduziert den Kontaktwiderstand und vereinfacht auch das Montageverfahren.
  • In einer weiteren Ausführungsform umfasst das elektronische Bauelement einen ersten vertikalen Halbleiterleistungstransistor und einen in einem Stapel angeordneten Steuerhalbleiterchip.
  • Der vertikale Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist.
  • Der Steuerhalbleiterchip umfasst mindestens einen auf einer ersten Chipoberfläche angeordneten Chipanschluss. Der Steuerhalbleiterchip ist auf die zweite Seite des ersten vertikalen Halbleitertransistors montiert, und der Chipanschluss ist montiert auf und elektrisch verbunden mit mindestens einer Durchkontaktierung. Der Steuerhalbleiterchip ist unabhängig von der ersten Seite des ersten vertikalen Halbleiterleistungstransistors elektrisch zugänglich.
  • Das elektronische Bauelement entsprechend dieser Ausführungsform stellt deshalb einen Multichip-Baustein zur Verfügung, der einen vertikalen Halbleiterleistungstransistor und einen Halbleitersteuerchip umfasst. Die im vertikalen Halbleiterleistungstransistor angeordnete elektrisch leitfähige Durch kontaktierung kann entsprechend einer der zuvor beschriebenen Ausführungsformen ausgeformt werden.
  • Die Umverdrahtungsanordnung zwischen dem Halbleitersteuerchip und der ersten Seite des vertikalen Halbleiterleistungstransistors wird von der im Halbleitertransistor angeordnete Durchkontaktierung zur Verfügung gestellt. Die Durchkontaktierung ist unterhalb des Steuerhalbleiterchips angeordnet. Deshalb wird Platz innerhalb des dem vertikalen Halbleiterleistungstransistor und dem Steuerhalbleiterchip benachbarten elektronischen Bauelements eingespart, da zusätzliche Verbindungsdrähte nicht mehr erforderlich sind, um den Steuerhalbleiterchip elektrisch mit einem Trägerstreifen oder einem Umverdrahtungssubstrat des elektronischen Bauelements zu verbinden.
  • In einer Ausführungsform der Erfindung umfasst der Steuerhalbleiterchip eine Vielzahl von elektrischen Anschlüssen in der Form von erhabenen Anschlüsse oder in der Form von Flip-chip Erhebungen. Eine Vielzahl elektrisch leitfähiger Durchkontaktierungen wird in einem ersten vertikalen Halbleiterleistungstransistor zur Verfügung gestellt, die eine Anzahl und eine laterale Anordnung aufweisen, die der Anzahl und der lateralen Anordnung der Anschlüsse auf dem Steuerhalbleiterchip entsprechen.
  • In einer Ausführungsform umfasst das elektronische Bauelement, das einen vertikalen Halbleiterleistungstransistor und einen Steuerhalbleiterchip umfasst, weiterhin einen Trägerstreifen. Der Trägerstreifen stellt äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung. Die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors ist auf einen ersten Teilbereich des Trägerstreifens montiert, und die Steuerelektrode des ersten Halbleiterleistungstransistors ist auf einen Steuerteilbereich des Trägerstreifens montiert. Die elektrisch leitfähige Durchkontaktierung ist auf einen vierten Teilbereich des Trägerstreifens montiert und verbindet den Steuerchip elektrisch mit dem vierten Teilbereich des Trägerstreifens.
  • Auf den Steuerchip kann deshalb vom vierten Teilbereich des Trägerstreifens elektrisch über die Außenseite des elektronischen Bauelements zugegriffen werden, wobei die Umverdrahtungsanordnung den vierten Teilbereich des Trägerstreifens und die elektrisch leitfähige Durchkontaktierung umfasst. Da die elektrisch leitfähige Durchkontaktierung galvanisch von den Vorrichtungsstrukturen und Elektroden des ersten vertikalen Halbleiterleistungstransistors isoliert ist, kann elektrisch unabhängig auf den Steuerchip zugegriffen werden.
  • Wenn zwei oder mehr elektrisch leitfähige Durchkontaktierungen im ersten Halbleiterleistungstransistor zur Verfügung gestellt werden, kann der Trägerstreifen eine entsprechende Anzahl von Teilbereichen umfassen, so dass auf jeden Anschluss des gesamten Steuerchips über seinen eigenen Teilbereich des Trägerstreifens unabhängig elektrisch zugegriffen werden kann.
  • Die Anmeldung bezieht sich auch auf Verfahren, einen vertikalen Halbleiterleistungstransistor mit einer elektrisch leitfähigen Durchkontaktierung herzustellen, die galvanisch von den integrierten Schaltungsvorrichtungen und den Elektroden des Leistungstransistors isoliert ist, in welchem sie angeordnet ist.
  • Ein Verfahren umfasst das Bereitstellen eines ersten vertikalen Halbleiterleistungstransistors, wobei der erste vertikalen Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen aufweist. Mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine zweite Elektrode, angeordnete auf der zweiten Seite, werden zur Verfügung gestellt. Mindestens eine elektrisch leitfähige Durchkontaktierung ist im Halbleiterkörper so ausgeformt, dass sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist.
  • Ein Durchgangsloch kann im Halbleiterkörper ausgeformt werden, um eine Durchkontaktierung zur Verfügung zu stellen. Das Durchgangsloch kann durch Ätzen oder Laserabtragung ausgeformt werden.
  • Eine Isolierschicht kann mindestens an den Seitenwänden des im Halbleiterkörper ausgeformten Durchgangslochs ausgeformt werden, um die Durchkontaktierung zur Verfügung zu stellen. In einer Ausführungsform ist eine elektrisch leitfähige Masse mindestens an den Seitenwänden des Durchgangslochs aufgebracht, um eine elektrisch leitfähige Durchkontaktierung zur Verfügung zu stellen. Die elektrisch leitfähige Masse kann die Form einer Schicht aufweisen. Alternativ dazu wird das Durchgangsloch im Wesentlichen mit einer elektrisch leitfähigen Masse gefüllt, um eine elektrisch leitfähige Durchkontaktierung zur Verfügung zu stellen.
  • In einer Ausführungsform ist ein erstes Anschlussfeld auf der ersten Oberfläche in physischem und elektrischem Kontakt mit der Durchkontaktierung aufgebracht, und ein zweites Anschlussfeld ist auf der zweiten Oberfläche in physischem und elektrischem Kontakt mit der Durchkontaktierung aufgebracht.
  • Die Isolierschicht, die elektrisch leitfähige Masse und die ersten und zweiten Anschlussfelder können durch Vakuumaufbringungsverfahren wie Kathodenzerstäubung, thermische Verdampfung, chemische Verdampfungsaufbringung oder Verdampfung durch Elektronenstrahl aufgebracht werden. Galvanische Aufbringung kann verwendet werden, um die elektrisch leitfähige Masse aufzubringen.
  • In einer Ausführungsform der Erfindung ist eine Schicht des Diffusionslots auf der äußersten Oberfläche des ersten Anschlussfeldes aufgebracht. Dies ermöglicht dem ersten Anschlussfeld, unter Verwendung eines Diffusionslötverfahrens montiert zu werden auf und elektrisch verbunden zu werden mit einem Substrat. Das Substrat kann ein Trägerstreifen oder ein Umverdrahtungssubstrat des elektronischen Bauelements sein. Alternativ dazu kann das Substrat eine gedruckte Leiterplatte sein, die sich außerhalb des elektronischen Bauelements befindet.
  • Diffusionslot stellt eine Diffusionslotverbindung zur Verfügung, die intermetallische Phasen umfasst, die eine höhere Schmelztemperatur aufweisen, als die Temperatur, bei der die Diffusionslotverbindung ausgeformt wird. Deshalb schmilzt, wenn anschließende Aufschmelzlötvorgänge ausgeführt werden, um weitere elektrische Verbindungen zwischen dem Transistor und einem Substrat oder der gedruckten Leiterplatte zur Verfügung zu stellen, die Diffusionslotverbindung, die das Anschlussfeld und die Durchkontaktierung mit dem Substrat verbindet, nicht. Daher wird eine thermisch und mechanisch stabile elektrische Verbindung zur Verfügung gestellt.
  • Die Erfindung bezieht sich auch auf Verfahren, ein elektronisches Bauelement zusammenzusetzen, das einen vertikalen Halbleiterleistungstransistor mit einer elektrisch leitfähigen Durchkontaktierung entsprechend einer der zuvor beschriebenen Ausführungsformen umfasst.
  • Ein Verfahren umfasst das Bereitstellen von mindestens einem ersten vertikalen Halbleiterleistungstransistor. Der vertikale Halbleiterleistungstransistor umfasst einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der Halbleiterkörper umfasst weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung. Die Durchkontaktierung erstreckt sich von der ersten Seite zu der zweiten Seite des Halbleiterkörpers und ist galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers, von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert. Eine elektrisch leitfähige Umverteilungsanordnung wird zur Verfügung gestellt. Die erste Elektrode, die Steuerelektrode und die zweite Elektrode des vertikalen Halbleiterleistungstransistors sind elektrisch mit den äußeren Anschlussoberflächen des elektronischen Bauelements verbunden.
  • In einer Ausführungsform wird ein zweiter vertikaler Halbleiterleistungstransistor zur Verfügung gestellt, der einen Halb leiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist. Der zweite vertikale Halbleiterleistungstransistor wird auf den ersten vertikalen Halbleiterleistungstransistor montiert, um eine halbe Brückenschaltung zur Verfügung zu stellen. Die Steuerelektrode des zweiten Halbleitertransistors ist montiert auf und elektrisch verbunden mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung.
  • Ein Trägerstreifen kann zur Verfügung gestellt werden, wobei der Trägerstreifen äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt. Die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors ist auf einen ersten Teilbereich des Trägerstreifens montiert, die Steuerelektrode des ersten Halbleiterleistungstransistors ist auf einen Steuerteilbereich des Trägerstreifens montiert, und die Durchkontaktierung ist auf einen zweiten Steuerelektrodenteilbereich des Trägerstreifens montiert.
  • Nachdem der erste Halbleiterleistungstransistor auf den Trägerstreifen montiert ist, kann der zweite Halbleiterleistungstransistor auf den ersten Halbleiterleistungstransistor gestapelt werden. Die zweite Elektrode des zweiten Halbleitertransistors ist montiert auf und elektrisch verbunden mit der ersten Elektrode des ersten vertikalen Halbleiterleistungstransistors und die Steuerelektrode des zweiten Halbleitertransistors ist montiert auf und elektrisch verbunden mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktie rung und ist elektrisch verbunden mit dem zweiten Steuerteilbereich des Trägerstreifens.
  • In einer Ausführungsform wird ein Steuerhalbleiterchip zur Verfügung gestellt. Der Steuerhalbleiterchip umfasst mindestens einen auf einer ersten Chipseite angeordneten Chipanschluss. Der Steuerhalbleiterchip ist auf die zweite Seite des ersten vertikalen Halbleitertransistors montiert und ist mit mindestens einer Durchkontaktierung elektrisch verbunden.
  • Ein Trägerstreifen kann in dieser Ausführungsform ebenfalls zur Verfügung gestellt werden. Die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors ist auf einen ersten Teilbereich des Trägerstreifens montiert, und die Steuerelektrode des ersten Halbleiterleistungstransistors ist auf einen Steuerteilbereich des Trägerstreifens montiert. Die elektrisch leitfähige Durchkontaktierung ist auf einen vierten Teilbereich des Trägerstreifens montiert, um den Steuerchip elektrisch mit dem vierten Teilbereich des Trägerstreifens zu verbinden.
  • 1 veranschaulicht ein elektronisches Bauelement 1, das zwei vertikale n-Kanal Leistungs-MOSFET Vorrichtungen 2 und 3 umfasst, die eingerichtet sind, um eine halbe Brückenschaltung zur Verfügung zu stellen. Das elektronische Bauelement 1 umfasst weiterhin einen Trägerstreifen 4, der oberflächenmontierbare äußere Oberflächen 5 des elektronischen Bauelements 1, angeordnete in der unteren Oberfläche des elektronischen Bauelements 1, zur Verfügung stellt.
  • Die erste MOSFET Vorrichtung 2 umfasst einen Halbleiterkörper 6 mit einer ersten Seite 7, die eine Sourceelektrode 8 und ei ne Gateelektrode 9 umfasst und eine zweite Seite 10, die der ersten Oberfläche 7 gegenüber liegt und eine Drainelektrode 11 umfasst. Die erste MOSFET Vorrichtung 2 stellt den Niederspannungsschalter der halben Brückenschaltung zur Verfügung und ist mit ihrer ersten Seite 7 in Richtung der oberen Oberfläche 12 des Trägerstreifens 4 liegend angeordnet. Diese Anordnung wird manchmal auch als eine Source Down Anordnung oder eine Flip Chip Anordnung bezeichnet.
  • Die Sourceelektrode 8 ist durch eine nicht in den Figuren veranschaulichte Diffusionslotverbindung montiert auf und elektrisch verbunden mit einem Sourceteilbereich 13, bezeichnet mit S1, des Trägerstreifens 4. Die Gateelektrode 9 ist montiert auf und elektrisch verbunden mit einem physisch separaten ersten Gateteilbereich 14, bezeichnet mit G1, des Trägerstreifens 4, welcher benachbart zu dem Sourceteilbereich 13 angeordnet ist. Die Gateelektrode 9 ist durch eine nicht in den Figuren veranschaulichte Diffusionslotverbindung auf den Gateteilbereich 14 des Trägerstreifens 4 montiert.
  • Die zweite MOSFET Vorrichtung 3 ist auf die zweite Seite 10 der ersten MOSFET Vorrichtung 2 montiert, um einen Stapel auszuformen, und stellt den Hochspannungsschalter der halben Brückenschaltung zur Verfügung. Die zweite MOSFET Vorrichtung 3 ist lateral kleiner als die erste MOSFET Vorrichtung 2.
  • Die erste Leistungs-MOSFET Vorrichtung 2 umfasst weiterhin eine in einer peripheren Flankenregion 16 des Halbleiterkörpers 6 angeordnete elektrisch leitfähige Durchkontaktierung 15. Die Anordnung der elektrisch leitfähigen Durchkontaktierung 15 wird detaillierter in 2 veranschaulicht. Die elektrisch leitfähige Durchkontaktierung 15 ist in dieser Ausführungsform in der zur Sourceelektrode 8 entgegen gesetzten Flankenregion des Halbleiterkörpers angeordnet. Die Gateelektrode 9 ist ungefähr in dem seitlichen Zentrum der ersten Seite 7 angeordnet. Die Drainelektrode 11 erstreckt sich über die Mehrheit der zweiten Seite 10, abgesehen von dem peripheren Flankenbereich 16, in dem die Durchkontaktierung 15 angeordnet ist.
  • Die elektrisch leitfähige Durchkontaktierung 15 wird von einem Durchgangsloch 16 zur Verfügung gestellt, das sich von der ersten Seite 7 zu der zweiten Seite 11 des Halbleiterkörpers 6 erstreckt. Eine Isolierschicht 18 ist an den Seitenwänden 17 des Durchgangslochs 16 und auf der ersten Oberfläche 7 und der zweiten Oberfläche 11 unmittelbar umliegend zu oder zusammenhängend mit dem Durchgangsloch 16 angeordnet. Die Isolierschicht 18 besteht im Wesentlichen aus SiO2 und weist eine Dicke von 200 nm auf. Eine elektrisch leitfähige Masse 19 füllt das Durchgangsloch 16 im Wesentlichen aus und erstreckt sich von der ersten Seite 7 zu der zweiten Seite 11 des Siliziumhalbleiterkörpers 16. Die elektrisch leitfähige Masse 19, die einen Durchgangskontakt in Form eines Stabes zur Verfügung stellt, besteht im Wesentlichen aus Aluminium.
  • Ein erstes Anschlussfeld 20 ist seitlich größer als das Durchgangsloch 16 und die elektrisch leitfähige Masse 19. Das erste Anschlussfeld 20 ist in zu dem Durchgangsloch 16 benachbarten Bereichen auf der elektrisch leitfähigen Masse 19 und auf der zweiten Oberfläche 11 angeordnet. Ebenso ist ein zweites Anschlussfeld 21 auf der elektrisch leitfähigen Masse 19 und auf der ersten Oberfläche 7 des Halbleiterkörpers 6 angeordnet. Das erste Anschlussfeld 20 und das zweite Anschlussfeld 21 werden durch die Isolierschicht 18 elektrisch vom Halbleiterkörper 6 isoliert. Jedes Anschlussfeld 20, 21 ist lateral grö ßer als das Durchgangsloch 16. Eine Schicht aus Diffusionslot 22 ist auf der äußeren Oberfläche des zweiten Anschlussfelds 21 angeordnet, um dem zweiten Anschlussfeld 21 zu ermöglichen, auf den Trägerstreifen 4 montiert zu werden.
  • Die elektrisch leitfähige Durchkontaktierung 15 wird galvanisch durch die Isolierschicht 18 vom Halbleiterkörper 6 der ersten MOSFET Vorrichtung 2 und von den Vorrichtungsstrukturen innerhalb des Halbleiterkörpers 6 der MOSFET Vorrichtung 2 isoliert, die die Transistorzellen zur Verfügung stellen. Die auf der ersten Oberfläche 7 und der zweiten Oberfläche 11 des Halbleiterkörpers 6 angeordneten Elektroden 8, 9 und 11 sind physisch getrennt von und nicht in elektrischem Kontakt mit der Durchkontaktierung 15. Die Durchkontaktierung 15 ist galvanisch von den Elektroden 8, 9 und 11 durch die relativen Positionen der Elektroden sowohl in Bezug auf die Durchkontaktierung 15 als auch durch die Isolierschicht 18 isoliert.
  • Die elektrisch leitfähige Durchkontaktierung 15 stellt eine vertikale Umverdrahtungsanordnung durch die MOSFET Vorrichtung 2 zur Verfügung, die galvanisch unabhängig von der MOSFET Vorrichtung 2 ist.
  • Das erste Anschlussfeld 21 der elektrisch leitfähigen Durchkontaktierung 15 ist auf einem als G2 bezeichneten zweiten Gateteilbereich 23 des Trägerstreifens 4 montiert. Der zweite Gateteilbereich 23 ist physisch von den anderen Teilbereichen des Trägerstreifens 4 getrennt. Die MOSFET Vorrichtung 2 weist deshalb solche lateralen Abmessungen oder eine Fläche auf, dass sie sich über drei Teilbereiche des Trägerstreifens 4 erstreckt, die in 1 als S1, G1 und G2 bezeichnet sind.
  • Die zweite MOSFET Vorrichtung 3 umfasst eine erste Oberfläche 24, auf welcher eine Sourceelektrode 25 und eine Gateelektrode 26 angeordnet sind. Die gegenüber liegende zweite Oberfläche 27 der zweiten MOSFET Vorrichtung 3 umfasst eine Drainelektrode 28, die sich im Wesentlichen über die Gesamtheit der zweiten Oberfläche 27 erstreckt. Die zweite MOSFET Vorrichtung 3 weist keine Durchkontaktierung auf. Die zweite MOSFET Vorrichtung 3 ist mit ihrer ersten Seite 24 gegenüber liegend zur zweiten Seite 11 der ersten MOSFET Vorrichtung 2 montiert und ist auf der zweiten Seite 10 der ersten MOSFET Vorrichtung 2 montiert, um einen Stapel auszuformen. Die Sourceelektrode 25 ist befestigt auf und elektrisch verbunden mit der Drainelektrode 11 der ersten MOSFET Vorrichtung 2.
  • Die Sourceelektrode 25 der zweiten MOSFET Vorrichtung 3 ist montiert auf und elektrisch verbunden mit der Drainelektrode 11 der ersten MOSFET Vorrichtung 2 durch eine Weichlotverbindung, die in den Figuren nicht veranschaulicht ist. Die Gateelektrode 26 der zweiten MOSFET Vorrichtung 3 ist montiert auf und elektrisch verbunden mit dem erstem Anschlussfeld 20 der im Halbleiterkörper 6 der ersten MOSFET Vorrichtung 2 angeordneten elektrisch leitfähigen Durchkontaktierung 15 durch eine nicht in den Figuren veranschaulichte Weichlotverbindung.
  • Auf die Gateelektrode 26 der zweiten MOSFET Vorrichtung 3 kann deshalb elektrisch durch den zweiten Gateteilbereich 23, G2, des Trägerstreifens 4 mittels der elektrisch leitfähigen Durchkontaktierung 15 zugegriffen werden. Die elektrisch leitfähige Durchkontaktierung 15 ermöglicht der Gateelektrode 26 von der oberen MOSFET Vorrichtung 3 des Stapels, dass unabhängig von dem elektrischen Zugriff auf die anderen Elektroden 8, 9 und 11 der ersten MOSFET Vorrichtung 2 auf diese elektrisch über ein auf der entgegen gesetzten ersten Seite der unteren MOSFET Vorrichtung 2 des Stapels angeordnetes Anschlussfeld 21 zugegriffen wird.
  • Die in der unteren MOSFET Vorrichtung 2 des Stapels angeordnete Durchkontaktierung 15 stellt eine einfache Umverdrahtungsanordnung von der Gateelektrode 26 der oberen MOSFET Vorrichtung 3 zum auf der entgegen gesetzten Seite der unteren MOSFET Vorrichtung 2 angeordneten Trägerstreifen 4 zur Verfügung. Verbindungsdrähte oder andere elektrische Verbindungen, wie zum Beispiel eine Anschlussklemme, werden nicht verwendet, um eine Umverdrahtung von der Gateelektrode 26 zum Trägerstreifen 4 zur Verfügung zu stellen. Solche Anschlüsse nehmen Platz in Bereichen ein, die den Seitenflächen der MOSFET Vorrichtungen 2 und 3 benachbart sind. Da diese Anschlüsse durch die Durchkontaktierung 15 ersetzt werden, kann Platz innerhalb des elektronischen Bauelements eingespart werden. Folglich können MOSFET Vorrichtungen mit einer größeren lateralen Fläche innerhalb eines Bauelements mit vorgegebenen äußeren Dimensionen untergebracht werden, und ein Bauelement mit einer verbesserten Leistung kann zur Verfügung gestellt werden.
  • Die untere MOSFET Vorrichtung 2 wird deshalb mechanisch vom zweiten Gateteilbereich 23 des Trägerstreifens 4 unterstützt, obwohl sie nicht elektrisch damit verbunden ist, und in der Tat galvanisch isoliert ist von dem zweitem Gateteilbereich 23.
  • Die obere Oberfläche 12 von jedem der Teilbereiche des Trägerstreifens 4 ist im Wesentlichen koplanar. Die Sourceelektrode 8, die Gateelektrode 9 und das erste Anschlussfeld 21 sind deshalb mit eine Höhe versehen, die im Wesentlichen die glei che ist, um der ersten Seite 7 der MOSFET Vorrichtung 2 zu ermöglichen, zuverlässig auf die drei Teilbereiche des Trägerstreifens 4 montiert zu werden.
  • Das elektronische Bauelement 1 umfasst auch weitere elektrisch Anschlüsse, um die halbe Brückenschaltung zu vervollständigen. Eine erste Anschlussklemme 30 erstreckt sich von und verbindet die auf der oberen zweiten Oberfläche 10 der unteren MOSFET Vorrichtung 2 angeordnete Drainelektrode 11 elektrisch mit einem vierten Teilbereich 29 des Trägerstreifens 4, in 1 bezeichnet als S1/D2. Die erste Anschlussklemme 30 verbindet auch die Sourceelektrode 25 der oberen MOSFET Vorrichtung 3 elektrisch mit dem vierten Teilbereich 29 des Trägerstreifens 4. Die erste Anschlussklemme 30 wird in jedem Fall durch eine Weichlotverbindung auf die Drainelektrode 11 und den Trägerstreifen 4 montiert.
  • Eine zweite Anschlussklemme 31 erstreckt sich von dem und verbindet den Drainanschluss 28 der zweiten MOSFET Vorrichtung 3 elektrisch mit zwei als D2 bezeichneten Teilbereichen 32 und 33 des Trägerstreifens 4. Die zweite Anschlussklemme 31 umfasst einen zentralen flachen Gewebeteilbereich 35 und zwei periphere Randteilbereiche 36. Ein peripherer Randteilbereich 36 erstreckt sich von jeder der zwei entgegen gesetzten Seitenflanken des flachen Gewebeteilbereichs 35 nach unten in Richtung der oberen Oberfläche 12 des Trägerstreifen 4 und erstreckt sich in eine Fußregion. Die untere Oberfläche der Fußregion des peripheren Randteilbereichs 36 ist montiert auf und elektrisch verbunden mit den zwei äußersten Teilbereiche des Trägerstreifens 4. Der flache Gewebeteilbereich 35 ist in jedem Fall durch eine Weichlotverbindung auf die Drainelektrode 28 der zweiten MOSFET Vorrichtung 3 und auf die obere Oberflä che 12 der zwei Teilbereiche 32 und 33 des Trägerstreifens 4 montiert.
  • In dieser Ausführungsform umfasst das elektronische Bauelement 1 weiterhin Kunststoffverkapselungsmaterial 34, das die zwei MOSFET Vorrichtungen 2 und 3, die zwei Anschlussklemmen 30 und 31 und die obere Oberfläche 12 des Trägerstreifens 4 verkapselt. Die unteren Oberflächen 5 der sechs Teilbereiche des Trägerstreifens 4 blieben von der Kunststoffverkapselung 34 unbedeckt und stellen die oberflächenmontierbaren äußeren Anschlussoberflächen des elektronischen Bauelements 1 zur Verfügung.
  • In einer nicht in den Figuren veranschaulichten weiteren Ausführungsform bleibt die obere Oberfläche des flachen Gewebeteilbereichs 35 der zweiten Anschlussklemme 31 von der Kunststoffverkapselung 34 unbedeckt.
  • Die elektrisch leitfähige Durchkontaktierung 15 in der ersten MOSFET Vorrichtung 2 kann mit Hilfe eines Verfahrens hergestellt werden, wie es in einem an Gaul erteilten US Patent mit der Nr. 5,608,264 gelehrt wird, das hiermit als Referenz in seiner Gesamtheit integriert wird. Ein oder mehrere Durchgangslöcher 16 können im Halbleiterkörper 6 der MOSFET Vorrichtung 2 durch Ätzen erzeugt werden. Eine Isolierschicht 18 wird dann auf die Seitenwände 17 der Durchgangslöcher 16 und auf Bereiche der ersten Oberfläche 7 und der zweiten Oberfläche 11 des Halbleiterkörpers 6 aufgebracht, die an die Durchgangslöcher 16 angrenzend sind. Die Durchgangslöcher 16 können dann mit einem Metall gefüllt werden und ein Anschlussfeld 20, 21 kann auf jeder der ersten Oberflächen 7 beziehungsweise der zweiten Oberflächen 11 aufgebracht werden. Jedes Anschlussfeld ist angeordnet auf und elektrisch verbunden mit dem in dem Durchgangsloch 16 angeordneten Metall. Das Durchgangsloch 16 kann hergestellt werden, bevor die Vorrichtungsstrukturen innerhalb des Halbleiterkörpers 6 durch Ionenimplantation ausgeformt werden und bevor die Elektroden auf den ersten Oberflächen 7 und den zweiten Oberflächen 11 aufgebracht werden. Die Anschlussfelder 20, 21 der elektrisch leitfähigen Durchkontaktierung 15 und die Elektroden des Transistors der ersten MOSFET Vorrichtung 2 können in geeigneter Weise zu derselben Zeit aufgebracht werden.
  • Das elektronische Bauelement 1 wird zusammengesetzt durch Bereitstellen eines Trägerstreifens 4, einer ersten MOSFET Vorrichtung 2 einschließlich einer elektrisch leitfähigen Durchkontaktierung 15 und einer zweiten MOSFET Vorrichtung 3. Der Trägerstreifen 4 wird auf eine Temperatur über dem Schmelzpunkt der Diffusionslotschicht erwärmt, die auf der äußersten Oberfläche der Sourceelektrode 8, der Gateelektrode 9 und dem ersten Anschlussfeld 21 angeordnet ist.
  • Die erste MOSFET Vorrichtung 2 wird mit ihrer ersten Seite 7 in Richtung der oberen Oberfläche 12 des Trägerstreifen 4 gerichtet angeordnet und die Sourceelektrode 8 wird mit dem Sourceteilbereich 13 des Trägerstreifens 4, die Gateelektrode 9 mit dem Gateteilbereich 14 und der erste Anschluss 21 mit dem zweiten Gateteilbereich 23 in Oberfläche zu Oberfläche Kontakt gebracht. Intermetallische Phasen werden in der durch die Reaktion des Diffusionslots mit dem Material der oberen Oberfläche 12 des Trägerstreifens 4 bewirkten Diffusionslotschicht ausgeformt, die in diesem Fall im Wesentlichen aus Kupfer besteht. Da die intermetallischen Phasen einen höheren Schmelzpunkt aufweisen als die Temperatur, bei der das Diffu sionslotverfahren ausgeführt wird, wird die MOSFET Vorrichtung 2 mit dem Trägerstreifen 4 verbunden durch die Verfestigung der Schnittstelle zwischen der Sourceelektrode 8, der Gateelektrode 9 und dem Anschlussfeld 21 und dem entsprechenden Teilbereich des Trägerstreifens 4, die eine Diffusionslotverbindung ausformt.
  • Die zweite MOSFET Vorrichtung 3 ist mit ihrer ersten Oberfläche 24 in Richtung der oberen zweiten Oberfläche 10 der MOSFET Vorrichtung 2 zeigend angeordnet, so dass die Sourceelektrode 25 über der Drainelektrode 11 angeordnet ist und die Gateelektrode 26 über dem ersten Anschluss der elektrisch leitfähigen Durchkontaktierung 15 angeordnet ist. Die Sourceelektrode 25 ist durch eine Schicht aus Weichlot montiert auf und elektrisch verbunden mit der Drainelektrode 11 und die Gateelektrode 26 ist durch eine Schicht aus Weichlot angeschlossen an und elektrisch verbunden mit den ersten Anschlussfeldern 20 der Durchkontaktierung 15. In einer weiteren, nicht in den Figuren veranschaulichten Ausführungsform, ist die Sourceelektrode 25 der zweiten MOSFET Vorrichtung 3 durch eine Diffusionslotverbindung montiert auf und elektrisch verbundenen mit der Drainelektrode 22 der ersten MOSFET Vorrichtung 2 und die Gateelektrode 26 ist durch eine Diffusionslotverbindung angeschlossen an und elektrisch verbunden mit den ersten Anschlussfeldern 20 der Durchkontaktierung 15.
  • Eine erste Anschlussklemme 30 wird in jedem Fall zur Verfügung gestellt und mit dem Rand des Bereichs der Drainelektrode 11 und des Teilbereichs 29 des Trägerstreifens 4 durch eine Weichlotschicht verbunden. Die Drainelektrode 28 der zweiten MOSFET Vorrichtung 3 wird dann durch die Verwendung der zwei ten Anschlussklemme 31 elektrisch mit den zwei Drainteilbereichen verbunden.
  • Die zwei Anschlussklemmen 30 und 31, die zwei MOSFET Vorrichtungen 2 und 3 und die obere Oberfläche 12 des Trägerstreifens 4 werden in einem Transferformverfahren in Kunststoffverkapselungsmaterial 34 eingebettet.
  • 3 veranschaulicht ein elektronisches Bauelement 40 entsprechend einer zweiten Ausführungsform. Teilbereiche des elektronischen Bauelements 40, die im Wesentlichen die Gleichen sind oder dieselbe Funktion ausführen, wie jene des ersten elektronischen Bauelements werden durch dieselben Bezugszeichen bezeichnet und werden nicht unbedingt erneut beschrieben.
  • Das zweite elektronische Bauelement 40 umfasst in einem Stapel angeordnet eine vertikale Leistungs-MOSFET Vorrichtung 2 und einen Steuer-IC Chip 41. Der IC Chip 41 ist auf die zweite Seite 11 der MOSFET Vorrichtung 2 montiert. Die MOSFET Vorrichtung 2 ist der in der 1 veranschaulichten MOSFET Vorrichtung 2 ähnlich und unterscheidet sich nur darin, dass zwei elektrisch leitfähige Durchkontaktierungen 15 benachbart zu einander in einem peripheren Bereich 16 des Halbleiterkörpers 6 angeordnet sind. Die zwei Durchkontaktierungen 15 sind physisch getrennt und galvanisch isoliert von einander wie auch galvanisch isoliert von den Vorrichtungsstrukturen der MOSFET Vorrichtung 2 und von der Sourceelektrode 8, der Gateelektrode 9, und der Drainelektrode 11 der MOSFET Vorrichtung 2.
  • Die MOSFET Vorrichtung 2 ist mit ihrer ersten Seite 7 in Richtung der oberen Oberfläche 12 des Trägerstreifens 4 zeigend befestigt, so dass die Sourceelektrode montiert ist auf und elektrisch verbunden ist mit einem Sourceteilbereich 13 und die Gateelektrode 9 montiert ist auf und elektrisch verbunden ist mit einem Gateteilbereich 14.
  • Der IC Chip 41 weist eine aktive Oberfläche 42 auf, die zwei Anschlüsse 43 umfasst. Jeder Anschluss 43 ist auf einem auf der zweiten Seite 11 der MOSFET Vorrichtung 2 angeordneten Anschlussfeld 20 montiert. Auf jeden Anschluss 43 des IC Chip 41 kann deshalb elektrisch mittels einer elektrisch leitfähigen Durchkontaktierung 15 zugegriffen werden. Auf jeden Anschluss 43 kann unabhängig elektrisch von einem auf der entgegen gesetzten ersten Seite 7 der MOSFET Vorrichtung 2 angeordneten Anschlussfeld 21 und folglich von dem unter der MOSFET Vorrichtung 2 angeordneten Trägerstreifen 4 zugegriffen werden. In dieser Ausführungsform umfasst das elektronische Bauelement 40 eine einzelne Anschlussklemme 30, die sich zwischen dem Drainanschluss 11 des MOSFET 2 und dem Trägerstreifen 4 erstreckt.
  • Die auf der ersten Seite 7 beziehungsweise der zweiten Seite 11 der MOSFET Vorrichtung 2 angeordneten Anschlussfelder 20 und 21 können auch eine laterale Umverdrahtungsanordnung zwischen den Anschlüssen 43 des IC Chip und den elektrisch leitfähigen Durchkontaktierungen 15 und den Teilbereichen des Trägerstreifens 4 zur Verfügung stellen. Die ersten Anschlussfelder 21 der elektrisch leitfähigen Durchkontaktierungen 15 werden in jedem Fall durch eine Diffusionslotverbindung auf einen Teilbereich des Trägerstreifens 4 montiert.
  • Die Anschlussfelder 21 einschließlich der Diffusionslotverbindung weisen je eine Höhe auf, die im Wesentlichen die gleiche ist wie die Höhe der Sourceelektrode 8 und der Gateelektrode 9, wodurch es der MOSFET Vorrichtung 2 ermöglicht wird, dass diese zuverlässig auf vier Teilbereiche des Trägerstreifens 4 montiert wird.
    • 1
    erstes elektronisches Bauelement
    2
    erste MOSFET Vorrichtung
    3
    zweite MOSFET Vorrichtung
    4
    Trägerstreifen
    5
    äußere Anschlussoberfläche
    6
    Halbleiterkörper
    7
    erste Seite des MOSFET
    8
    Sourceelektrode
    9
    Gateelektrode
    10
    zweite Seite des MOSFET
    11
    Drainelektrode
    12
    obere Oberfläche des Trägerstreifens
    13
    Source des Trägerstreifens
    14
    erster Gateteilbereich des Trägerstreifens
    15
    elektrisch leitfähige Durchkontaktierung
    16
    Durchgangsloch
    17
    Seitenwände
    18
    Isolierschicht
    19
    elektrisch leitfähige Masse
    20
    erstes Anschlussfeld
    21
    zweites Anschlussfeld
    22
    Diffusionslot
    23
    zweiter Gateteilbereich des Trägerstreifens
    24
    erste Oberfläche des zweiten MOSFET
    25
    Sourceelektrode des zweiten MOSFET
    26
    Gateelektrode des zweiten MOSFET
    27
    zweite Seite des zweiten MOSFET
    28
    Drainelektrode des zweiten MOSFET
    29
    Drain-/Sourceteilbereich des Trägerstreifens
    30
    erste Anschlussklemme
    31
    zweite Anschlussklemme
    32
    zweiter Drainteilbereich des Trägerstreifens
    33
    zweiter Drainteilbereich des Trägerstreifens
    34
    Kunststoffverkapselung
    35
    flacher Gewebeteilbereich
    36
    peripherer Randteilbereich
    40
    zweites elektronisches Bauelement
    41
    IC Chip

Claims (43)

  1. Elektronisches Bauelement, das zwei vertikale, in einem Stapel angeordnete Halbleiterleistungstransistoren umfasst, wobei – ein erster vertikaler Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste auf der ersten Seite angeordnete Elektrode und mindestens eine zweite auf der zweiten Seite angeordnete Elektrode aufweist, wobei der Halbleiterkörper weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung umfasst, die Durchkontaktierung sich von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode und der zweiten Elektrode isoliert ist, und – ein zweiter vertikaler Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine auf der zweiten Seite angeordnete zweite Elektrode aufweist, und wobei der zweite vertikale Halbleiterleistungstransistor auf die zweite Seite des ersten vertikalen Halbleiterleistungstransistors montiert ist, so dass mindestens eine Elektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbunden ist mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung, die Elektrode des zweiten Halbleiterleistungstransistors galvanisch von dem ersten Halbleiterleistungstransistors isoliert ist und unabhängig elektrisch zugänglich ist von der ersten Seite des ersten Halbleiterleistungstransistors.
  2. Elektronisches Bauelement nach Anspruch 1, wobei mindestens eine Steuerelektrode auf der ersten Seite des ersten Halbleitertransistors angeordnet ist, und der zweite vertikale Halbleiterleistungstransistor auf die zweite Seite des ersten vertikalen Halbleiterleistungstransistors montiert ist, die erste Elektrode des zweiten Halbleiterleistungstransistors montiert ist auf und elektrisch verbunden ist mit der zweiten Elektrode des ersten Halbleiterleistungstransistors und die Steuerelektrode montiert ist auf und elektrisch verbunden ist mit der Durchkontaktierung.
  3. Elektronisches Bauelement nach Anspruch 1, wobei der erste vertikale Halbleiterleistungstransistor und der zweite vertikale Halbleiterleistungstransistor eingerichtet sind, um eine halbe Brückenschaltung zur Verfügung zu stellen.
  4. Elektronisches Bauelement nach Anspruch 1, wobei der erste vertikale Halbleiterleistungstransistor der Niederspannungsschalter der halben Brückenschaltung ist und der zweite vertikale Halbleiterleistungstransistor der Hochspannungsschalter der halben Brückenschaltung ist.
  5. Elektronisches Bauelement nach Anspruch 1, wobei der erste vertikale Halbleiterleistungstransistor aus der Gruppe ausgewählt ist die besteht aus: einem MOSFET, einem IGBT und einem BJT und der zweite vertikale Halbleiterleistungstran sistor aus der Gruppe ausgewählt ist die besteht aus: einem MOSFET, einem IGBT und einem BJT.
  6. Elektronisches Bauelement nach Anspruch 1, das weiterhin einen Trägerstreifen umfasst, der Trägerstreifen äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt, wobei die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors auf einen ersten Teilbereich des Trägerstreifens montiert ist und die Steuerelektrode des ersten Halbleiterleistungstransistors auf einen ersten Steuerteilbereich des Trägerstreifens montiert ist und die Durchkontaktierung auf einen zweiten Steuerteilbereich des Trägerstreifens montiert ist.
  7. Elektronisches Bauelement nach Anspruch 6, wobei die zweite Elektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbunden ist mit der zweiten Elektrode des ersten vertikalen Halbleiterleistungstransistors und die Steuerelektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbunden ist mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung und elektrisch verbunden ist mit dem zweiten Steuerteilbereich des Trägerstreifens.
  8. Elektronisches Bauelement nach Anspruch 7, weiterhin umfassend eine elektrische Verbindung von der zweiten Elektrode des ersten Halbleiterleistungstransistors zu einem zweiten Teilbereich des Trägerstreifens und eine elektrische Verbindung von der zweiten Elektrode des zweiten Halbleiterleistungstransistors zu einem dritten Teilbereich des Trägerstreifens.
  9. Elektronisches Bauelement nach Anspruch 1, wobei die Durchkontaktierung ein im Halbleiterkörper angeordnetes Durchgangsloch umfasst, das sich von der ersten Seite zu der zweiten Seite erstreckt und eine in dem Durchgangsloch angeordnete elektrisch leitfähige Masse, die sich von der ersten Seite zur zweiten Seite erstreckt.
  10. Elektronisches Bauelement nach Anspruch 1, wobei die Durchkontaktierung weiterhin mindestens eine mindestens an den Wänden des Durchgangslochs angeordnete Isolierschicht umfasst, wobei die elektrische Isolierschicht die Durchkontaktierung galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers isoliert.
  11. Elektronisches Bauelement nach Anspruch 10, wobei die Isolierschicht eine galvanische Isolationsspannung von 10 V bis 10 kV zur Verfügung stellt.
  12. Elektronisches Bauelement nach Anspruch 10, wobei die Isolierschicht eine Dicke t aufweist, wobei 10 nm ≤ t ≤ 10 μm, vorzugsweise 100 nm ≤ t ≤ 1 μm ist.
  13. Elektronisches Bauelement nach Anspruch 10, wobei die Isolierschicht eines aus SiO2, SiNO, BPSG, TEOS und SixHx umfasst.
  14. Elektronisches Bauelement nach Anspruch 10, wobei die Isolierschicht weiterhin auf der ersten Seite und der zweiten Seite des Halbleiterkörpers mindestens in mit dem Durchgangsloch zusammenhängenden Bereichen angeordnet ist.
  15. Elektronisches Bauelement nach Anspruch 1, wobei die Durchkontaktierung eines aus Aluminium, einer Aluminiumlegierung, Kupfer und einer Kupferlegierung umfasst.
  16. Elektronisches Bauelement nach Anspruch 1, wobei ein erstes Anschlussfeld auf der ersten Oberfläche angeordnet ist und in physischem und elektrischem Kontakt mit der Durchkontaktierung steht und ein zweites Anschlussfeld auf der zweiten Oberfläche angeordnet ist und in physischem und elektrischem Kontakt mit der Durchkontaktierung steht.
  17. Elektronisches Bauelement, umfassend: – mindestens einen ersten vertikalen Halbleiterleistungstransistor, wobei der vertikale Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine zweite Elektrode, angeordnet auf der zweiten Seite, aufweist, wobei der Halbleiterkörper weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung umfasst, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist, und – einen Steuerhalbleiterchip, der mindestens einen auf einer ersten Chipoberfläche angeordneten Chipanschluss umfasst, wobei der Steuerhalbleiterchip auf die zweite Seite des ersten vertikalen Halbleitertransistors montiert ist und der Chipanschluss montiert ist auf und elektrisch verbun den ist mit mindestens einer Durchkontaktierung, wobei der Steuerhalbleiterchip unabhängig von der ersten Seite des ersten vertikalen Halbleiterleistungstransistors elektrisch zugänglich ist.
  18. Elektronisches Bauelement nach Anspruch 17, weiterhin umfassend einen Trägerstreifen, wobei der Trägerstreifen äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt, wobei die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors auf einen ersten Teilbereich des Trägerstreifens montiert ist und die Steuerelektrode des ersten Halbleiterleistungstransistors auf einen Steuerteilbereich des Trägerstreifens montiert ist, und wobei die Durchkontaktierung auf einen vierten Teilbereich des Trägerstreifens montiert ist, den Steuerchip elektrisch mit dem vierten Teilbereich des Trägerstreifens verbindend.
  19. Elektronisches Bauelement nach Anspruch 17, wobei die Durchkontaktierung ein im Halbleiterkörper angeordnetes Durchgangsloch umfasst, das sich von der ersten Seite zu der der zweiten Seite erstreckt, und eine im Durchgangsloch angeordnete elektrisch leitfähige Masse, die sich von der ersten Seite zu der zweiten Seite erstreckt.
  20. Elektronisches Bauelement nach Anspruch 17, wobei die Durchkontaktierung weiterhin mindestens eine mindestens an den Wänden des Durchgangslochs angeordnete Isolierschicht umfasst, wobei die elektrische Isolierschicht die Durchkontaktierung galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers isoliert.
  21. Elektronisches Bauelement nach Anspruch 17, wobei die Isolierschicht eine Sperrspannung von 10 V bis 10 kV zur Verfügung stellt.
  22. Elektronisches Bauelement nach Anspruch 17, wobei die Isolierschicht eine Dicke t aufweist, wobei 10 nm ≤ t ≤ 10 μm, vorzugsweise 100 nm ≤ t ≤ 1 μm ist.
  23. Verfahren, umfassend: – Bereitstellen eines ersten vertikalen Halbleiterleistungstransistors, wobei der erste vertikale Halbleiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen aufweist; – Bereitstellen von mindestens einer ersten Elektrode und mindestens einer Steuerelektrode, angeordnet auf der ersten Seite, und – Bereitstellen von mindestens einer auf der zweiten Seite angeordneten zweiten Elektrode, – Ausformen von mindestens einer elektrisch leitfähigen Durchkontaktierung im Halbleiterkörper; wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist.
  24. Verfahren nach Anspruch 23, wobei ein Durchgangsloch im Halbleiterkörper ausgeformt wird, um eine Durchkontaktierung zur Verfügung zu stellen.
  25. Verfahren nach Anspruch 24, wobei das Durchgangsloch entweder durch Ätzen oder durch Laserabtragung ausgeformt wird.
  26. Verfahren nach Anspruch 24, wobei eine Isolierschicht mindestens an den Seitenwänden des Durchgangslochs aufgebracht wird.
  27. Verfahren nach Anspruch 26, wobei eine elektrisch leitfähige Masse mindestens an den Seitenwänden des Durchgangslochs aufgebracht wird, um eine elektrisch leitfähige Durchkontaktierung zur Verfügung zu stellen.
  28. Verfahren nach Anspruch 26, wobei das Durchgangsloch im Wesentlichen mit einer elektrisch leitfähigen Masse ausgefüllt wird, um eine elektrisch leitfähige Durchkontaktierung zur Verfügung zu stellen.
  29. Verfahren nach Anspruch 23, wobei ein erstes Anschlussfeld in physischem und elektrischem Kontakt mit der Durchkontaktierung stehend auf der ersten Oberfläche aufgebracht wird und ein zweites Anschlussfeld in physischem und elektrischem Kontakt mit der Durchkontaktierung stehend auf der zweiten Oberfläche aufgebracht wird.
  30. Verfahren nach Anspruch 29, wobei eine Schicht aus Diffusionslot auf der äußersten Oberfläche des ersten Anschlussfeldes aufgebracht wird.
  31. Verfahren, umfassend: – Bereitstellen von mindestens einem ersten vertikalen Halbleiterleistungstransistor, wobei der vertikale Halb leiterleistungstransistor einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine zweite Elektrode, angeordnet auf der zweiten Seite, aufweist, wobei der Halbleiterkörper weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung umfasst, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist, – Bereitstellen einer elektrisch leitfähigen Umverdrahtungsanordnung, und – elektrisches Verbinden der ersten Elektrode, der Steuerelektrode und der zweiten Elektrode mit äußeren Anschlussoberflächen des elektronischen Bauelements.
  32. Verfahren nach Anspruch 31, weiterhin umfassend: – Bereitstellen eines zweiten vertikalen Halbleiterleistungstransistors, der einen Halbleiterkörper umfasst, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen, mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und mindestens eine zweite auf der zweiten Seite angeordnete Elektrode aufweist, – Montieren des zweiten vertikalen Halbleiterleistungstransistors auf den ersten vertikalen Halbleiterleistungstransistor, um eine halbe Brückenschaltung zur Verfügung zu stellen, wobei die Steuerelektrode des zweiten Halbleitertransistors montiert ist auf und elektrisch verbun den ist mit der in dem ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung.
  33. verfahren nach Anspruch 32, wobei ein Trägerstreifen zur Verfügung gestellt wird, der Trägerstreifen äußere Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt, und wobei die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors auf einen ersten Teilbereich des Trägerstreifens montiert wird und die Steuerelektrode des ersten Halbleiterleistungstransistors auf einen Steuerteilbereich des Trägerstreifens montiert wird und die Durchkontaktierung auf einen zweiten Steuerteilbereich des Trägerstreifens montiert wird.
  34. Verfahren nach Anspruch 33, wobei die zweite Elektrode des zweiten Halbleitertransistors montiert wird auf und elektrisch verbunden wird mit der zweiten Elektrode des ersten vertikalen Halbleiterleistungstransistors und die Steuerelektrode des zweiten Halbleitertransistors montiert wird auf und elektrisch verbunden wird mit der im ersten Halbleiterleistungstransistor angeordneten Durchkontaktierung und elektrisch mit dem zweiten Steuerteilbereich des Trägerstreifens verbunden wird.
  35. Verfahren nach Anspruch 34, wobei die zweite Elektrode des ersten Halbleiterleistungstransistors elektrisch mit einem zweiten Teilbereich des Trägerstreifens verbunden wird, und die zweite Elektrode des zweiten Halbleiterleistungstransistors elektrisch mit einem dritten Teilbereich des Trägerstreifens verbunden wird.
  36. Verfahren nach Anspruch 31, wobei ein Steuerhalbleiterchip zur Verfügung gestellt wird, der Steuerhalbleiterchip mindestens einen auf einer ersten Chipseite angeordnete Chipanschluss umfasst, und wobei der Steuerhalbleiterchip auf die zweite Seite des ersten vertikalen Halbleitertransistors montiert wird und mit mindestens einer Durchkontaktierung elektrisch verbunden wird.
  37. Verfahren nach Anspruch 36, wobei ein Trägerstreifen zur Verfügung gestellt wird, wobei die erste Elektrode des ersten vertikalen Halbleiterleistungstransistors auf einen ersten Teilbereich des Trägerstreifens montiert wird und die Steuerelektrode des ersten Halbleiterleistungstransistors auf einen Steuerteilbereich des Trägerstreifens montiert wird und wobei die Durchkontaktierung auf einen vierten Teilbereich des Trägerstreifens montiert wird, den Steuerchip elektrisch mit dem vierten Teilbereich des Trägerstreifens verbindend.
  38. Halbleiterchip, der einen vertikalen Halbleiterleistungstransistor umfasst, wobei der vertikale Halbleiterleistungstransistor umfasst: – einen Halbleiterkörper, der eine erste Seite und eine zweite Seite und Vorrichtungsstrukturen aufweist; – mindestens eine erste Elektrode und mindestens eine Steuerelektrode, angeordnet auf der ersten Seite, und – mindestens eine zweite auf der zweiten Seite angeordnete Elektrode, wobei der Halbleiterkörper weiterhin mindestens eine elektrisch leitfähige Durchkontaktierung umfasst, wobei sich die Durchkontaktierung von der ersten Seite zu der zweiten Seite des Halbleiterkörpers erstreckt und galva nisch von den Vorrichtungsstrukturen des Halbleiterkörpers und von der ersten Elektrode, der zweiten Elektrode und der Steuerelektrode isoliert ist.
  39. Halbleiterchip nach Anspruch 38, wobei die Durchkontaktierung ein in dem Halbleiterkörper angeordnetes Durchgangsloch umfasst, das sich von der ersten Seite zu der zweiten Seite erstreckt und eine in dem Durchgangsloch angeordnete elektrisch leitfähigen Masse, die sich von der ersten Seite zu der zweiten Seite erstreckt.
  40. Halbleiterchip nach Anspruch 39, wobei die Durchkontaktierung weiterhin mindestens eine mindestens an den Wänden des Durchgangslochs angeordnete Isolierschicht umfasst, wobei die Isolierschicht die Durchkontaktierung galvanisch von den Vorrichtungsstrukturen des Halbleiterkörpers isoliert.
  41. Halbleiterchip nach Anspruch 40, wobei ein erstes Anschlussfeld auf der ersten Oberfläche angeordnet ist und in physischem und elektrischem Kontakt mit der Durchkontaktierung steht und ein zweites Anschlussfeld auf der zweiten Oberfläche angeordnet ist und in physischem und elektrischem Kontakt mit der Durchkontaktierung steht.
  42. Halbleiterchip nach Anspruch 41, wobei eine Schicht aus Diffusionslot auf der äußersten Oberfläche des ersten Anschlussfeldes angeordnet ist.
  43. Halbleiterchip nach Anspruch 38, wobei der vertikale Halbleiterleistungstransistor eines ausgewählt aus der Gruppe ist, die aus einem MOSFET, einem IGBT und einem BJT besteht.
DE102007022428A 2006-05-10 2007-05-10 Elektronisches Bauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE102007022428B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/382,594 2006-05-10
US11/382,594 US7569920B2 (en) 2006-05-10 2006-05-10 Electronic component having at least one vertical semiconductor power transistor

Publications (2)

Publication Number Publication Date
DE102007022428A1 true DE102007022428A1 (de) 2007-11-15
DE102007022428B4 DE102007022428B4 (de) 2012-02-02

Family

ID=38580313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007022428A Expired - Fee Related DE102007022428B4 (de) 2006-05-10 2007-05-10 Elektronisches Bauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7569920B2 (de)
DE (1) DE102007022428B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009005650B4 (de) * 2008-01-24 2012-08-30 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007056253A2 (en) * 2005-11-03 2007-05-18 International Rectifier Corporation A semiconductor package that includes stacked semiconductor die
TWI329911B (en) * 2006-08-03 2010-09-01 Mstar Semiconductor Inc Integrated circuit utilizing down bond to define the function of the die
US7733659B2 (en) * 2006-08-18 2010-06-08 Delphi Technologies, Inc. Lightweight audio system for automotive applications and method
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7485954B2 (en) * 2006-09-07 2009-02-03 Alpha And Omega Semiconductor Limited Stacked dual MOSFET package
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US20090179315A1 (en) * 2008-01-14 2009-07-16 Armand Vincent Jereza Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
US7915721B2 (en) * 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US7911070B2 (en) * 2008-09-25 2011-03-22 Stats Chippac Ltd. Integrated circuit packaging system having planar interconnect
US20100123243A1 (en) * 2008-11-17 2010-05-20 Great Team Backend Foundry, Inc. Flip-chip chip-scale package structure
KR101053140B1 (ko) * 2009-04-10 2011-08-02 주식회사 하이닉스반도체 적층 반도체 패키지
US9257375B2 (en) * 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
CN102169873B (zh) * 2010-02-25 2013-12-11 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
US8723299B2 (en) * 2010-06-01 2014-05-13 Infineon Technologies Ag Method and system for forming a thin semiconductor device
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
MY166609A (en) 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
DE102011008952A1 (de) * 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US9842797B2 (en) 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US9343440B2 (en) * 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing
US8536701B2 (en) 2011-05-03 2013-09-17 Industrial Technology Research Institute Electronic device packaging structure
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
CN102903692B (zh) * 2011-07-26 2015-05-27 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US9524957B2 (en) 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
US9048338B2 (en) 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
CN103107171B (zh) * 2011-11-11 2015-03-18 万国半导体股份有限公司 一种倒装芯片的半导体器件
US8524532B1 (en) * 2012-02-27 2013-09-03 Texas Instruments Incorporated Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US20130299841A1 (en) * 2012-05-11 2013-11-14 Infineon Technologies Austria Ag GaN-Based Optocoupler
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US8933518B2 (en) * 2013-01-04 2015-01-13 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
KR101742896B1 (ko) 2013-03-14 2017-06-01 비쉐이-실리코닉스 스택 다이 패키지의 제조 방법
US20140306327A1 (en) * 2013-04-13 2014-10-16 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US9806029B2 (en) 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
DE102014117897B4 (de) * 2014-12-04 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
US9468087B1 (en) 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
EP3449502B1 (de) * 2016-04-26 2021-06-30 Linear Technology LLC Mechanisch-nachgiebige und elektrisch und thermisch leitfähige leiterrahmen für schaltungen mit bauelement auf einem gehäuse
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
JP7313197B2 (ja) 2019-06-11 2023-07-24 ローム株式会社 半導体装置
US11227818B2 (en) * 2019-07-30 2022-01-18 UTAC Headquarters Pte. Ltd. Stacked dies electrically connected to a package substrate by lead terminals
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11121055B2 (en) 2020-01-10 2021-09-14 Semiconductor Components Industries, Llc Leadframe spacer for double-sided power module
US11355470B2 (en) * 2020-02-27 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and methods of manufacturing semiconductor devices
CN113410200B (zh) * 2020-03-16 2023-12-05 苏州捷芯威半导体有限公司 一种芯片封装框架和芯片封装结构
EP3907760A1 (de) 2020-05-08 2021-11-10 Infineon Technologies Austria AG Halbleitermodul
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
TWI731737B (zh) * 2020-07-03 2021-06-21 財團法人工業技術研究院 導線架封裝結構
CN112701107A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种堆叠封装结构及其封装工艺及电子产品
JP7470086B2 (ja) * 2021-09-13 2024-04-17 株式会社東芝 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
US5608264A (en) 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
DE19635582C1 (de) 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
GB0128351D0 (en) * 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6936913B2 (en) 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4153932B2 (ja) * 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009005650B4 (de) * 2008-01-24 2012-08-30 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate

Also Published As

Publication number Publication date
US20070262346A1 (en) 2007-11-15
DE102007022428B4 (de) 2012-02-02
US7569920B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
DE102007022428B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102014117086B4 (de) Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur
EP0221399B1 (de) Leistungshalbleitermodul
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
CN1574335B (zh) 具有金刚石形金属互连配置的半导体功率器件
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102007019686A1 (de) Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben
DE10297300B4 (de) Mehrere Halbleiterbauteile in einem monolithischen Flip-Chip
DE102014102118A1 (de) Halbleiterbauelement
DE102018112477A1 (de) Halbleiterpackage mit leiterrahmen
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102018121308B4 (de) Transistorpackung mit dreipoligem Clip
DE102020125371A1 (de) Package mit Pad, welches eine offene Aussparung hat
WO2018001883A1 (de) Leistungsmodul
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120503

R082 Change of representative

Representative=s name: ,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee