DE102016109853A1 - Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung - Google Patents

Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung Download PDF

Info

Publication number
DE102016109853A1
DE102016109853A1 DE102016109853.1A DE102016109853A DE102016109853A1 DE 102016109853 A1 DE102016109853 A1 DE 102016109853A1 DE 102016109853 A DE102016109853 A DE 102016109853A DE 102016109853 A1 DE102016109853 A1 DE 102016109853A1
Authority
DE
Germany
Prior art keywords
electrically conductive
dielectric layer
chip carrier
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016109853.1A
Other languages
English (en)
Other versions
DE102016109853B4 (de
Inventor
Thorsten Scharf
Steffen Jordan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016109853.1A priority Critical patent/DE102016109853B4/de
Priority to US15/590,520 priority patent/US10366924B2/en
Priority to CN201710398130.9A priority patent/CN107452707B/zh
Publication of DE102016109853A1 publication Critical patent/DE102016109853A1/de
Application granted granted Critical
Publication of DE102016109853B4 publication Critical patent/DE102016109853B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Chipträger umfasst eine Umverteilungsstruktur, wobei die Umverteilungsstruktur umfasst: eine dielektrische Schicht, welche sich in einer horizontalen Richtung erstreckt; eine erste elektrisch leitfähige Schicht, welche über der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; einen Graben, welcher in der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; und ein Füllmaterial, welches den Graben füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht unterscheidet.

Description

  • GEBIET
  • Die vorliegende Offenbarung betrifft allgemein Chipträger und Halbleitervorrichtungen. Insbesondere betrifft die Offenbarung Chipträger und Halbleitervorrichtungen mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung.
  • HINTERGRUND
  • Elektronische Vorrichtungen können Strukturen umfassen, welche ausgelegt sind, um ein Routing und eine Umverteilung von elektrischen Strömen bereitzustellen. Das Design und die Abmessungen der Komponenten, welche solche Umverteilungsstrukturen ausbilden, können von der Stärke der elektrischen Ströme abhängen, die während eines Betriebs der elektronischen Vorrichtungen auftreten. Hersteller von elektronischen Vorrichtungen sind bestrebt, Lösungen mit verbesserter thermischer und elektrischer Leistung bereitzustellen.
  • KURZFASSUNG
  • Verschiedene Aspekte beziehen sich auf einen Chipträger mit einer Umverteilungsstruktur, wobei die Umverteilungsstruktur umfasst: eine dielektrische Schicht, welche sich in einer horizontalen Richtung erstreckt; eine elektrisch leitfähige Schicht, welche über der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; einen Graben, welcher in der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; und ein Füllmaterial, welches den Graben füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht unterscheidet.
  • Verschiedene Aspekte beziehen sich auf eine Halbleitervorrichtung, umfassend: eine Materialschicht; einen Halbleiterchip, welcher in der Materialschicht eingebettet ist; und eine Umverteilungsstruktur, welche elektrisch mit dem Halbleiterchip gekoppelt ist. Die Umverteilungsstruktur umfasst: eine dielektrische Schicht, welche sich in einer horizontalen Richtung erstreckt; eine elektrisch leitfähige Schicht, welche über der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; einen Graben, welcher in der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; und ein Füllmaterial, welches den Graben füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht unterscheidet.
  • Verschiedene Aspekte beziehen sich auf ein Verfahren zum Fertigen einer Umverteilungsstruktur, wobei das Verfahren die folgenden Vorgänge umfasst: Ausbilden einer dielektrischen Schicht, wobei die dielektrische Schicht sich in einer horizontalen Richtung erstreckt; Ausbilden eines Grabens in der dielektrischen Schicht, wobei der Graben sich in der horizontalen Richtung erstreckt; Füllen des Grabens mit einem Füllmaterial, welches sich vom Material der dielektrischen Schicht unterscheidet; und Ausbilden einer elektrisch leitfähigen Schicht über der dielektrischen Schicht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Aspekte bereitzustellen, und sind in diese Beschreibung einbezogen und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Aspekte. Weitere Aspekte und viele der vorgesehenen Vorteile der Aspekte werden leicht erkannt, da sie unter Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
  • 1 veranschaulicht schematisch eine Querschnittsseitenansicht eines Chipträgers 100 gemäß der Offenbarung. Der Chipträger 100 umfasst eine Umverteilungsstruktur mit einer dielektrischen Schicht, einer optionalen Via-Verbindung und einer elektrisch leitfähigen Schicht. Zusätzlich ist ein gefüllter Graben in der dielektrischen Schicht angeordnet.
  • 2 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung. Die Halbleitervorrichtung 200 umfasst eine Materialschicht, einen Halbleiterchip, welcher darin eingebettet ist, und eine Umverteilungsstruktur ähnlich wie 1.
  • 3 umfasst 3A bis 3F, welche schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Umverteilungsstruktur 300 gemäß der Offenbarung veranschaulichen. Die hergestellte Umverteilungsstruktur 300 kann 1 und 2 ähnlich sein.
  • 4 veranschaulicht schematisch eine perspektivische Ansicht eines Details einer Umverteilungsstruktur 400 mit elektrisch leitfähigen Schichten, einer dazwischen angeordneten dielektrischen Schicht und Via-Verbindungen.
  • 5 veranschaulicht schematisch eine perspektivische Ansicht eines Details einer Umverteilungsstruktur 500 gemäß der Offenbarung ähnlich wie 4. Zusätzlich sind gefüllte Graben in der dielektrischen Schicht angeordnet.
  • 6 veranschaulicht schematisch eine Querschnittsseitenansicht einer elektronischen Vorrichtung 600 mit einem Chipträger gemäß der Offenbarung.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer elektronischen Vorrichtung 700 mit einem Chipträger gemäß der Offenbarung.
  • 8 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 800 mit einem Halbleiterchip und einer Umverteilungsstruktur gemäß der Offenbarung.
  • 9 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 900 mit einem Halbleiterchip und einer Umverteilungsstruktur gemäß der Offenbarung.
  • 10 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 1000 mit einem Halbleiterchip und einer Umverteilungsstruktur gemäß der Offenbarung.
  • 11 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 1100 mit einem Halbleiterchip und einer Umverteilungsstruktur gemäß der Offenbarung.
  • 12 veranschaulicht schematisch eine Draufsicht einer elektronischen Vorrichtung 1200 mit einer Umverteilungsstruktur gemäß der Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen verwiesen, in denen zur Veranschaulichung spezielle Aspekte gezeigt sind, in denen die Offenbarung ausgeführt werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten der beschriebenen Vorrichtungen in einer Reihe verschiedener Orientierungen angeordnet sein können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist in keinerlei Weise einschränkend. Andere Aspekte können verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Folglich ist die folgende detaillierte Beschreibung nicht in einem begrenzenden Sinne aufzufassen, und das Konzept der vorliegenden Offenbarung wird durch die angefügten Ansprüche definiert.
  • Die hierin beschriebenen Vorrichtungen können einen Chipträger umfassen oder ihm entsprechen. Beispielsweise kann ein Chipträger in einer Halbleitervorrichtung, wie beispielsweise einer Flip-Chip-Vorrichtung oder einer BGA (Ball Grid Array)-Vorrichtung, eingeschlossen sein. Ein Chipträger kann ausgelegt sein, um eine Umverteilung von elektrischen Signalen und elektrischen Strömen innerhalb oder durch den Chipträger mittels einer Umverteilungsstruktur, welche im Chipträger eingeschlossen ist, bereitzustellen, wie nachstehend beschrieben. Ein Chipträger kann als Träger dienen, auf dem eine oder mehrere elektronische Komponenten montiert werden können. In dieser Hinsicht kann der Chipträger eine stabile Plattform mit einem Wärmeausdehnungskoeffizienten (CTE, Coefficient of Thermal Expansion) bereitstellen, welcher dem CTE der montierten Komponenten nahe sein kann, um mechanischen Stress zu vermeiden, der durch CTE-Nichtübereinstimmungen bewirkt wird. Ein Chipträger kann eine elektrische und/oder thermische Verbindung von montierten Komponenten mit beispielsweise einer gedruckten Leiterplatte (PCB, Printed Circuit Board) bereitstellen.
  • Die hierin beschriebenen Vorrichtungen können einen oder mehrere Halbleiterchips umfassen. Die Halbleiterchips können von verschiedenen Arten sein und können mittels verschiedener Technologien hergestellt sein. Im Allgemeinen können die Halbleiterchips integrierte Schaltungen, passive elektronische Komponenten, aktive elektronische Komponenten usw. umfassen. Die integrierten Schaltungen können als logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen usw. ausgelegt sein. Die Halbleiterchips müssen nicht aus einem speziellen Halbleitermaterial hergestellt sein und können anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe, Metalle usw. In einem Beispiel können die Halbleiterchips aus einem elementaren Halbleitermaterial hergestellt sein, beispielsweise Si usw. In einem weiteren Beispiel können die Halbleiterchips aus einem Verbindungshalbleitermaterial hergestellt sein, beispielsweise GaN, SiC, SiGe, GaAs usw.
  • Die hierin beschriebenen Vorrichtungen können eine Umverteilungsstruktur umfassen. Beispielsweise kann die Umverteilungsstruktur in einem Chipträger oder einer Halbleitervorrichtung eingeschlossen sein. Verschiedene Anwendungen von Umverteilungsstrukturen gemäß der Offenbarung werden nachstehend bereitgestellt.
  • Die Umverteilungsstruktur kann eine oder mehrere elektrisch leitfähige Schichten umfassen. Insbesondere können die elektrisch leitfähigen Schichten planar sein und können sich in einer horizontalen Richtung erstrecken. Die elektrisch leitfähigen Schichten können als Verdrahtungsschichten verwendet werden und ausgelegt sein, um eine elektrische und/oder thermische Verschaltung zwischen elektronischen Komponenten der Vorrichtung bereitzustellen. In einem Beispiel können die Verdrahtungsschichten eine Verschaltung zwischen einem Halbleiterchip, welcher auf einem Chipträger montiert ist, der die Umverteilungsstruktur umfasst, und einer PCB, welche mit dem Chipträger gekoppelt ist, bereitstellen. In einem weiteren Beispiel können die Verdrahtungsschichten eine Verschaltung zwischen Halbleiterchips einer Halbleitervorrichtung, welche die Umverteilungsstruktur umfasst, bereitstellen. Die elektrisch leitfähigen Schichten können somit ausgelegt sein, um I/O-Pads von elektronischen Komponenten (z.B. Halbleiterchips) einer Vorrichtung an anderen Stellen der Vorrichtung verfügbar zu machen.
  • Die elektrisch leitfähigen Schichten der Umverteilungsstruktur können mit einer beliebigen gewünschten geometrischen Form und/oder einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Beispielsweise können die elektrisch leitfähigen Schichten strukturiert sein und können eine Form von Leitungen (oder Leiterbahnen) aufweisen, können aber auch in Form einer Schicht sein, welche einen Bereich abdeckt. Insbesondere können die elektrisch leitfähigen Schichten Metallisierungsschichten sein. Jedes geeignete Metall, beispielsweise wenigstens eines von Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold, Molybdän, Vanadium oder Kupfer, oder assoziierte Metalllegierungen können für die Herstellung der Metallisierungsschichten verwendet werden.
  • Die Umverteilungsstruktur kann eine oder mehrere dielektrische Schichten umfassen. Insbesondere können die dielektrischen Schichten planar sein und können sich in einer horizontalen Richtung erstrecken. Die dielektrischen Schichten können insbesondere zwischen den elektrisch leitfähigen Schichten angeordnet sein und ausgelegt sein, um die elektrisch leitfähigen Schichten elektrisch voneinander zu isolieren. Die dielektrischen Schichten können wenigstens eines von einem Polymer, einem Polyimid, einem Epoxidharz, einem Silikon, einem Laminat usw. umfassen oder daraus hergestellt sein.
  • Die Umverteilungsstruktur kann eine oder mehrere Via-Verbindungen (oder Durchgangslochverbindungen) umfassen, welche ausgelegt sein können, um elektrisch leitfähige Schichten, welche auf verschiedenen Ebenen angeordnet sind, elektrisch zu koppeln, so dass eine elektrische Verschaltung zwischen verschiedenen elektrisch leitfähigen Schichten bereitgestellt wird. Insbesondere können die Via-Verbindungen sich durch die horizontalen dielektrischen Schichten in einer vertikalen Richtung erstrecken. Das heißt, die Via-Verbindungen können sich insbesondere in einer Richtung erstrecken, welche im Wesentlichen senkrecht zu den elektrisch leitfähigen Schichten ist. Beispielsweise können die Via-Verbindungen und die elektrisch leitfähigen Schichten der Umverteilungsstruktur aus einem ähnlichen Material hergestellt sein.
  • Die Umverteilungsstruktur kann einen oder mehrere Gräben umfassen, welche in den dielektrischen Schichten angeordnet sind und sich in der horizontalen Richtung erstrecken. In einem Beispiel kann ein Graben sich vertikal durch eine gesamte dielektrische Schicht erstrecken, d.h. von der unteren horizontalen Oberfläche der dielektrischen Schicht zur oberen horizontalen Oberfläche der dielektrischen Schicht. In einem weiteren Beispiel kann ein Graben sich nur teilweise in die jeweilige dielektrische Schicht erstrecken. Die Tiefe eines Grabens kann konstant sein oder kann über dessen Ausdehnung variieren. Die Gräben können mit einer beliebigen gewünschten geometrischen Form abhängig von der erwogenen Anwendung hergestellt werden.
  • Die Umverteilungsstruktur kann ein Füllmaterial umfassen, welches den Graben bzw. die Gräben wenigstens teilweise füllen kann. In einem Beispiel können die gefüllten Gräben eine Form von Leitungen (oder Bahnen) aufweisen. In weiteren Beispielen können die gefüllten Gräben die Form von Streifen, Bändern, Rechtecken usw. aufweisen. Ein gefüllter Graben kann in direktem Kontakt mit der/den benachbarten elektrisch leitfähigen Schicht(en) oder nicht sein. Das Füllmaterial kann sich insbesondere vom Material der dielektrischen Schichten unterscheiden.
  • Das Füllmaterial kann elektrisch leitfähig sein und kann in Kontakt mit einer oder mehreren der elektrisch leitfähigen Schichten der Umverteilungsstruktur sein. Der gefüllte Graben kann somit elektrisch mit der elektrisch leitfähigen Schicht gekoppelt sein, wobei der gefüllte Graben eine elektrisch leitfähige Leitung ausbilden kann. Das heißt, dass der gefüllte Graben eine Leitung von elektrischen Strömen durch die elektrisch leitfähigen Schichten unterstützen oder verstärken kann. Ein elektrisch leitfähiges Füllmaterial kann z.B. wenigstens eines von Kohlenstoff, Kupfer, Gold, Nickel, Zinn, Aluminium, Legierungen davon usw. umfassen.
  • Das Füllmaterial kann thermisch leitfähig sein und kann eine thermisch leitfähige Leitung ausbilden. Hierbei kann der gefüllte Graben mit den elektrisch leitfähigen Schichten der Umverteilungsstruktur in Kontakt sein oder nicht. In einem Beispiel kann eine solche thermisch leitfähige Leitung ausgelegt sein, um eine erste elektronische Komponente thermisch mit wenigstens einem von einem Thermosensor und einem Kühlkörper zu koppeln. In einem weiteren Beispiel kann die thermisch leitfähige Leitung ausgelegt sein, um thermische Energie um eine elektronische Komponente, welche wärmeempfindlich sein kann, herum oder weg davon zu routen. Ein thermisch leitfähiges Füllmaterial kann wenigstens eines von Kohlenstoff, Siliziumnitrid, Bornitrid, Aluminiumoxid, Aluminiumnitrid usw. umfassen.
  • Die hierin beschriebenen Vorrichtungen können eine Materialschicht umfassen, welche wenigstens teilweise einen oder mehrere Halbleiterchips einer Vorrichtung gemäß der Offenbarung einbetten kann. Die Materialschicht kann wenigstens eines von einem Laminat, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem Duroplast-Polymer, einer Polymermischung umfassen.
  • 1 veranschaulicht schematisch eine Querschnittsseitenansicht eines Chipträgers 100 gemäß der Offenbarung. Der Chipträger 100 ist in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Der Chipträger 100 kann weitere Komponenten umfassen, welche der Einfachheit halber nicht veranschaulicht sind. Beispielsweise kann der Chipträger 100 ferner eine oder mehrere Komponenten von anderen Vorrichtungen gemäß der Offenbarung umfassen.
  • Der Chipträger 100 kann eine Umverteilungsstruktur 10 umfassen. Die Umverteilungsstruktur 10 kann eine dielektrische Schicht 12 umfassen, welche sich in einer horizontalen Richtung erstrecken kann. Die Umverteilungsstruktur 10 kann ferner eine optionale elektrisch leitfähige Via-Verbindung 14 umfassen, welche sich vertikal durch die dielektrische Schicht 12 erstrecken kann. Die Umverteilungsstruktur 10 kann ferner eine elektrisch leitfähige Schicht 16 umfassen, welche über der dielektrischen Schicht 12 angeordnet ist und sich in der horizontalen Richtung erstreckt. Die elektrisch leitfähige Schicht 16 kann elektrisch mit der optionalen Via-Verbindung 14 gekoppelt sein. Die Umverteilungsstruktur 10 kann ferner einen Graben 18 umfassen, welcher in der dielektrischen Schicht 12 angeordnet ist und sich in der horizontalen Richtung erstreckt. Die Umverteilungsstruktur 10 kann ferner ein Füllmaterial 20 umfassen, welches den Graben 18 füllt, wobei das Füllmaterial 20 sich vom Material der dielektrischen Schicht 12 unterscheidet.
  • Im Beispiel aus 1 ist das Füllmaterial 20 separat von der Via-Verbindung 14 veranschaulicht. In weiteren Beispielen kann das Füllmaterial 20 auch in Kontakt mit der Via-Verbindung 14 sein. Ferner ist anzumerken, dass die Umverteilungsstruktur 10 erweitert werden kann, um weitere dielektrische Schichten, weitere Via-Verbindungen, weitere gefüllte Gräben und/oder weitere elektrisch leitfähige Schichten von beliebigen Anzahlen umfassen kann. Hierbei können eine oder mehrere der dielektrischen Schichten zwischen benachbarten elektrisch leitfähigen Schichten angeordnet sein. Die Via-Verbindungen können sich durch eine oder mehrere der dielektrischen Schichten erstrecken, um elektrisch leitfähige Schichten, welche auf verschiedenen Ebenen angeordnet sind, elektrisch zu koppeln.
  • Während eines Betriebs von elektronischen Vorrichtungen mit einer Umverteilungsstruktur können elektrische Ströme und Signale durch Via-Verbindungen und elektrisch leitfähige Schichten der Umverteilungsstruktur fließen. Hierbei muss bei der Dicke der elektrisch leitfähigen Schichten möglicherweise ein Kompromiss zwischen einem gewünschten niedrigen elektrischen Widerstand der Schichten, welcher durch die Wahl einer erhöhten Dicke der Schichten erreicht werden kann, und gewünschten niedrigen Herstellungskosten und einer hohen Routing-Dichte der Schichten, welche durch die Wahl einer reduzierten Dicke der Schichten erreicht werden können, geschlossen werden. Im Allgemeinen kann der elektrische Widerstand der elektrisch leitfähigen Schichten das Anwendungsgebiet und die Effizienz der zu implementierenden Anwendungen begrenzen. Bei vielen Anwendungen muss die Dicke der elektrisch leitfähigen Schichten möglicherweise erhöht werden, was dann zu schlechten Designregeln führen kann, d.h. breiteren Schichten und begrenzten Fähigkeiten für Logik-Routing oder höheren Kosten durch kompliziertere Herstellungsprozesse (z.B. Musterplattierung) oder sogar Notwendigkeit von zusätzlichen Schichten für das Routing.
  • Umverteilungsstrukturen gemäß der Offenbarung können insbesondere gefüllte Gräben 20 umfassen, wie in Verbindung mit 1 beschrieben. Falls das Füllmaterial 20, welches die Gräben 18 füllt, elektrisch leitfähig ist, können die gefüllten Gräben 20 zusätzliche elektrisch leitfähige Bahnen repräsentieren und können als Verstärkungen von Strompfaden wirken, welche sich entlang der elektrisch leitfähigen Schichten 16 der Umverteilungsstruktur 10 erstrecken. Aufgrund der Anwendung der gefüllten Gräben 20 muss die Dicke der elektrisch leitfähigen Schichten 16 möglicherweise nicht erhöht werden, um die oben beschriebenen technischen Probleme zu vermeiden. Insbesondere können Umverteilungsstrukturen gemäß der Offenbarung eine erhöhte Dicke der elektrisch leitfähigen Schicht 16 in Logikbereichen des Chipträgers 100 vermeiden, wo eine hohe Routing-Dichte erforderlich sein kann. Umverteilungsstrukturen gemäß der Offenbarung mit gefüllten Gräben 20 können somit herkömmliche Umverteilungsstrukturen ohne die beschriebenen gefüllten Gräben leistungsmäßig übertreffen.
  • Ferner können die gefüllten Gräben 20 die Möglichkeit zum Routing von thermischer Energie entlang einer gewünschten Route bereitstellen. Mit anderen Worten können die gefüllten Gräben 20 auch als Wärmeleitung (Heat Pipe) wirken. Durch Erzwingen der Wärmetransportkapazität in die Richtung entlang der gefüllten Gräben 20 kann thermische Energie von einer Wärmequelle, wie beispielsweise einem Leistungshalbleiterchip, an wenigstens einen von einem Kühlkörper und einem Thermosensor übertragen werden. Die Anwendung eines thermisch leitfähigen Materials, welches die Gräben 18 füllt, kann somit einen thermischen Widerstand reduzieren und kann verwendet werden, um Temperaturerhöhungen in wärmeempfindlichen Bereichen im oder auf dem Chipträger 100 zu vermeiden, beispielsweise an Positionen auf dem Chipträger 100, wo Sensoren oder Halbleiterchips mit hoher Dichte montiert sein können. Beispielsweise können die gefüllten Gräben 20, welche eine erhöhte Wärmekapazität bereitstellen, in Leistungshalbleiteranwendungen eingesetzt werden. Für ein gewünschtes Routing von thermischer Energie über die gefüllten Gräben 20 kann das Füllmaterial sowohl elektrisch leitfähig als auch thermisch leitfähig sein, kann aber auch ausschließlich eine thermische Leitfähigkeit bereitstellen.
  • 2 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung. Die Halbleitervorrichtung 200 ist in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Die Halbleitervorrichtung 200 kann weitere Komponenten umfassen, welche der Einfachheit halber nicht veranschaulicht sind. Beispielsweise kann die Halbleitervorrichtung 200 ferner eine oder mehrere Komponenten von anderen Vorrichtungen gemäß der Offenbarung umfassen.
  • Die Halbleitervorrichtung 200 kann eine Materialschicht 22 und einen Halbleiterchip 24 umfassen, welcher in der Materialschicht 22 eingebettet ist. Die Halbleitervorrichtung 200 kann ferner eine Umverteilungsstruktur 10 umfassen, welche der Umverteilungsstruktur 10 aus 1 ähnlich sein kann, so dass ähnliche technische Merkmale bereitgestellt werden. Die Umverteilungsstruktur 10 kann elektrisch mit dem Halbleiterchip 24 gekoppelt sein. Die Umverteilungsstruktur 10 kann eine dielektrische Schicht 12 umfassen, welche sich in einer horizontalen Richtung erstreckt. Die Umverteilungsstruktur 10 kann ferner eine optionale elektrisch leitfähige Via-Verbindung 14 umfassen, welche sich vertikal durch die dielektrische Schicht 12 erstreckt. Die Umverteilungsstruktur 10 kann ferner eine elektrisch leitfähige Schicht 16 umfassen, welche über der dielektrischen Schicht 12 angeordnet ist und sich in der horizontalen Richtung erstreckt. Die elektrisch leitfähige Schicht 16 kann elektrisch mit der optionalen Via-Verbindung 14 gekoppelt sein. Die Umverteilungsstruktur 10 kann ferner einen Graben 18 umfassen, welcher in der dielektrischen Schicht 12 angeordnet ist und sich in der horizontalen Richtung erstreckt. Ein Füllmaterial 20 kann den Graben 18 füllen, wobei das Füllmaterial 20 sich vom Material der dielektrischen Schicht 12 unterscheidet.
  • 3 umfasst 3A bis 3F, welche schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Umverteilungsstruktur 300 gemäß der Offenbarung veranschaulichen, ein Querschnitt davon ist in 3F gezeigt. Die hergestellte Umverteilungsstruktur 300 kann den Umverteilungsstrukturen ähnlich sein, welche in Verbindung mit 1 und 2 beschrieben sind.
  • In 3A kann eine dielektrische Schicht 12 ausgebildet sein, wobei die dielektrische Schicht 12 sich in einer horizontalen Richtung erstrecken kann. Insbesondere kann die obere und untere Oberfläche der ausgebildeten dielektrischen Schicht 12 im Wesentlichen planar sein. In einem Beispiel kann die dielektrische Schicht 12 über einem Halbleiterchip und/oder einer Materialschicht abgeschieden werden, wie beispielsweise in 2 gezeigt. In einem weiteren Beispiel kann die dielektrische Schicht 12 über einer Oberfläche eines temporären Trägers abgeschieden werden, welcher später entfernt werden kann. Die dielektrische Schicht 12 kann auf verschiedene Weisen hergestellt werden. Beispielsweise kann die dielektrische Schicht 12 aus einer Gasphase oder aus einer Lösung abgeschieden werden oder sie kann auf eine Oberfläche laminiert werden. Zusätzlich oder alternativ kann eine Dünnschichttechnologie für eine Anwendung der dielektrischen Schicht 12 verwendet werden. Die dielektrische Schicht 12 kann aus einem Polymer, z.B. Polynorbornen, Polyimid, Parylen, Photoresist-Material, Imid, Epoxid, Duroplast, Silikon oder einem anorganischen keramikartigen Material, wie beispielsweise Silikon-Kohlenstoff-Verbindungen, Siliziumnitrid, Siliziumoxid, hergestellt sein.
  • Die (vertikale) Dicke der dielektrischen Schicht 12 kann von der Anwendung der herzustellenden Umverteilungsstruktur abhängen. Im Allgemeinen kann die Dicke in einem Bereich von etwa 2 Mikrometer bis etwa 250 Mikrometer liegen. Im Falle einer Umverteilungsstruktur, welche ein Routing von logischen Signalen bereitstellt, kann die Dicke in einem Bereich von etwa 2 Mikrometer bis etwa 50 Mikrometer liegen. Im Falle einer Umverteilungsstruktur, welche eine Umverteilung von Leistungsströmen bereitstellt, kann die Dicke in einem Bereich von etwa 20 Mikrometer bis etwa 250 Mikrometer liegen. Insbesondere kann die Dicke der dielektrischen Schicht 12 im Wesentlichen konstant sein.
  • In 3B kann ein Via(oder Mikro-Via)-Loch 26 optional in der dielektrischen Schicht 12 ausgebildet sein, wobei das optionale Via-Loch 26 sich vertikal durch die dielektrische Schicht 12 erstrecken kann. Das Ausbilden des Via-Lochs 26 kann wenigstens eines umfassen von: Bohren, insbesondere Laserbohren; Ätzen, insbesondere Plasmaätzen; Fotolithografie; Nibbeln; Fräsen.
  • In 3C kann ein Graben 18 in der dielektrischen Schicht 12 ausgebildet sein, wobei der Graben 18 sich in der horizontalen Richtung erstrecken kann. Insbesondere können das Via-Loch 26 und der Graben 18 unter Verwendung eines ähnlichen Ausbildungsprozesses ausgebildet sein. In einem Beispiel können das Via-Loch 26 und der Graben 18 nacheinander ausgebildet sein. In einem weiteren Beispiel können das Via-Loch 26 und der Graben 18 gleichzeitig ausgebildet sein. Im Beispiel aus 3C kann der Graben 18 sich durch die gesamte Dicke der dielektrischen Schicht 12 erstrecken. In weiteren Beispielen kann der Graben 18 sich nur teilweise in die dielektrische Schicht 12 erstrecken, so dass die Dicke der dielektrischen Schicht 12 reduziert werden kann. Die Tiefe des Grabens 18 kann konstant sein oder kann über die Ausdehnung des Grabens 18 variieren.
  • In 3D kann das optionale Via-Loch 26 optional mit einem elektrisch leitfähigen Material 28 gefüllt sein, so dass das gefüllte Via-Loch 26 ausgelegt sein kann, um elektrische Ströme in einer vertikalen Richtung zu leiten. Das elektrisch leitfähige Material 28 kann wenigstens eines von Kupfer, Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold, Molybdän, Vanadium und Legierungen der genannten Metalle umfassen.
  • In 3E kann der Graben 18 mit einem Füllmaterial 20 gefüllt sein, welches sich insbesondere vom Material der dielektrischen Schicht 12 unterscheiden kann. Der Graben 18 kann auf verschiedene Weisen gefüllt werden. Insbesondere kann das Füllen des Grabens 18 wenigstens eines von galvanischer Plattierung, direkter Plattierung, konformer Plattierung, superkonformer Plattierung, lithografischer Strukturierung, Dual-Damaszener-Prozess, Füllen und Aushärten von wenigstens einem von einer Lötpaste, einer Sinterpaste, einem elektrisch leitfähigen Klebstoff oder Kombinationen davon umfassen. Man beachte, dass das Füllen des Via-Lochs 26 (siehe 3D) auf einem ähnlichen Prozess basieren kann und gleichzeitig durchgeführt werden kann.
  • In einem Beispiel kann das Füllmaterial 20 elektrisch leitfähig sein und somit ausgelegt sein, um ein Leiten von elektrischen Strömen in der horizontalen Richtung bereitzustellen.
  • Ein geeignetes elektrisch leitfähiges Füllmaterial kann z.B. wenigstens eines von Kohlenstoff, Kupfer, Gold, Nickel, Zinn, Aluminium, Legierungen davon usw. umfassen. In einem weiteren Beispiel kann das Füllmaterial 20 thermisch leitfähig sein und somit ausgelegt sein, um ein Leiten von thermischer Energie in der horizontalen Richtung bereitzustellen. Ein geeignetes thermisch leitfähiges Füllmaterial kann eines der oben erwähnten elektrisch leitfähigen Materialien und/oder wenigstens eines von Kohlenstoff, Siliziumnitrid, Bornitrid, Aluminiumoxid, Aluminiumnitrid usw. umfassen.
  • In 3F kann eine elektrisch leitfähige Schicht 16 über der dielektrischen Schicht 12 ausgebildet sein, wobei die elektrisch leitfähige Schicht 16 sich in der horizontalen Richtung erstrecken kann und elektrisch mit dem optionalen gefüllten Via-Loch 28 gekoppelt sein kann. Das Ausbilden der elektrisch leitfähigen Schicht 16 und/oder das Füllen des Via-Lochs 26 (siehe 3D) und/oder das Füllen des Grabens 18 (siehe 3E) können auf einem ähnlichen Prozess basieren. Insbesondere kann die elektrisch leitfähige Schicht 16 eine abgeschiedene Metallisierungsschicht sein, wobei die obere und untere Oberfläche der Metallisierungsschicht im Wesentlichen planar sein können. Die elektrisch leitfähige Schicht 16 kann strukturiert sein und kann die Form von Leitungen (oder Leiterbahnen) aufweisen, kann aber auch die Form einer Schicht aufweisen, welche einen Bereich mit einer beliebigen Form abhängig von der erwogenen Anwendung abdeckt. Jedes geeignete Metall, beispielsweise wenigstens eines von Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold, Molybdän, Vanadium oder Kupfer, oder assoziierte Metalllegierungen können für die Herstellung der Metallisierungsschicht 16 verwendet werden.
  • Die (vertikale) Dicke der elektrisch leitfähigen Schicht 16 kann von der Anwendung der herzustellenden Umverteilungsstruktur abhängen. Im Allgemeinen kann die Dicke in einem Bereich von etwa 5 Mikrometer bis etwa 50 Mikrometer liegen. Im Falle einer Umverteilungsstruktur, welche ein Routing von logischen Signalen bereitstellt, kann die Dicke in einem Bereich von etwa 5 Mikrometer bis etwa 10 Mikrometer liegen. Im Falle einer Umverteilungsstruktur, welche eine Umverteilung von Leistungsströmen bereitstellt, kann die Dicke in einem Bereich von etwa 20 Mikrometer bis etwa 50 Mikrometer liegen. Es ist jedoch anzumerken, dass die Umverteilungsstruktur auch in Anwendungen angewendet werden kann, bei denen elektrische Stromspitzen von bis zu 200 A oder sogar noch höher auftreten können. Hierbei kann die Dicke der elektrisch leitfähigen Schicht 16 Werte von etwa 200 Mikrometer bis sogar zu etwa 2000 Mikrometer erfordern. Insbesondere kann die Dicke der elektrisch leitfähigen Schicht 16 im Wesentlichen konstant sein.
  • Im Beispiel aus 3 sind die Vorgänge des Füllens des Via-Lochs 26 (siehe 3D), Füllens des Grabens 18 (siehe 3E) und Ausbildens der elektrisch leitfähigen Schicht 16 (siehe 3F) in getrennten Figuren veranschaulicht. Beispielhafte Prozesse zum Durchführen dieser Vorgänge wurden oben angegeben. Es ist zu beachten, dass wenigstens zwei dieser drei Vorgänge unter Verwendung eines ähnlichen Prozesses durchgeführt werden können. Zusätzlich können wenigstens zwei der Vorgänge nacheinander oder gleichzeitig durchgeführt werden. Ferner können das Material 28, welches das Via-Loch 26 füllt, das Material 20, welches den Graben 18 füllt, und das Material der elektrisch leitfähigen Schicht 16 ähnlich sein.
  • Das Verfahren aus 3 veranschaulicht eine Fertigung einer beispielhaften und nicht einschränkenden Umverteilungsschicht 300. Das Verfahren ist in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Es versteht sich, dass das Verfahren aus 3 auf die Fertigung einer Umverteilungsschicht mit mehreren dielektrischen Schichten, mehreren Via-Verbindungen, mehreren gefüllten Gräben und/oder mehreren elektrisch leitfähigen Schichten von beliebigen Anzahlen erweitert werden kann. Ferner kann das Verfahren aus 3 durch zusätzliche Vorgänge und Merkmale erweitert werden. Beispielsweise kann die dielektrische Schicht 12 aus 3A mit einer zusätzlichen Leiterfolie auf einer oder beiden ihrer Hauptoberflächen versehen sein. Das Via-Loch 26 und der Graben 18 können dann auch darin ausgebildet und gefüllt sein. Während des Füllprozesses kann die zuvor bereitgestellte Leiterfolie dicker gemacht werden.
  • 4 veranschaulicht schematisch eine perspektivische Ansicht eines Details einer Umverteilungsstruktur 400. Die Umverteilungsschicht 400 kann eine erste elektrisch leitfähige Schicht 16A, welche auf einer ersten (oberen) Ebene angeordnet ist, und eine zweite elektrisch leitfähige Schicht 16B, welche auf einer zweiten (unteren) Ebene angeordnet ist, umfassen. Die elektrisch leitfähigen Schichten 16A, 16B können im Wesentlichen parallel zueinander sein und können sich in einer horizontalen Richtung erstrecken. Die Umverteilungsstruktur 400 kann ferner eine erste Mehrzahl von im Wesentlichen vertikalen elektrisch leitfähigen Via-Verbindungen 14A und eine zweite Mehrzahl von im Wesentlichen vertikalen elektrisch leitfähigen Via-Verbindungen 14B umfassen, welche ausgelegt sind, um die elektrisch leitfähigen Schichten 16A, 16B elektrisch zu koppeln. Die Anzahl der Via-Verbindungen kann beliebig sein. Die Umverteilungsstruktur 400 kann ferner eine dielektrische Schicht umfassen, welche zwischen den elektrisch leitfähigen Schichten 16A, 16B angeordnet ist, die aus Darstellungsgründen im Beispiel aus 4 nicht veranschaulicht ist.
  • Im Beispiel aus 4 können die Via-Verbindungen 14A, 14B von einer entsprechenden Mehrzahl in einer äquidistanten Weise nebeneinander auf einer fiktiven geraden Linie angeordnet sein. In weiteren Beispielen können die Abstände zwischen den Via-Verbindungen 14A, 14B variieren und die Positionen der Via-Verbindungen 14A, 14B können von der fiktiven geraden Linie abweichen. Ferner können die elektrisch leitfähigen Schichten 16A, 16B im Beispiel aus 4 planare Schichten sein, welche erweiterte Bereiche abdecken. In einem weiteren Beispiel kann jede der elektrisch leitfähigen Schichten 16A, 16B mehrere leitfähige Leitungen (oder Bahnen) umfassen, wobei jede sich von einer Via-Verbindung der ersten Mehrzahl von Via-Verbindungen 14A zu einer Via-Verbindung der zweiten Mehrzahl von Via-Verbindungen 14B erstreckt.
  • Während eines Betriebs einer Vorrichtung mit der Umverteilungsstruktur 400 können elektrische Ströme in den elektrisch leitfähigen Schichten 16A, 16B in der horizontalen Richtung fließen. Im Beispiel aus 4 ist eine beispielhafte Richtung eines solchen elektrischen Stroms „I“ durch einen Pfeil angezeigt. Da die elektrisch leitfähigen Schichten 16A, 16B elektrisch durch die Via-Verbindungen 14A, 14B gekoppelt sein können, können die Schichten 16A, 16B ausgelegt sein, um einen elektrischen Strom in der gleichen horizontalen Richtung zu leiten. Durch elektrisches Koppeln der Schichten 16A, 16B kann eine Strombelastbarkeit der Anordnung somit im Wesentlichen verdoppelt werden. Eine geeignete Anzahl von Via-Verbindungen 14A, 14B, welche die elektrisch leitfähigen Schichten 16A, 16B elektrisch koppeln, können von der Größe der auftretenden elektrischen Ströme abhängen. Im Allgemeinen können höhere Ströme eine erhöhte Anzahl von Via-Verbindungen und elektrisch leitfähigen Schichten 16A, 16B mit einem erhöhten Oberflächenbereich erfordern. Beispielsweise kann ein Routing von logischen Signalen eine kleinere Anzahl von Via-Verbindungen und einen reduzierten Oberflächenbereich der Schichten 16A, 16B im Vergleich zu einer Verteilung von Leistungsanwendungsströmen erfordern. In weiteren Beispielen kann die Größe und die Form der Via-Verbindungen abhängig von der Größe der auftretenden elektrischen Ströme gewählt werden.
  • 5 veranschaulicht schematisch eine perspektivische Ansicht eines Details einer Umverteilungsstruktur 500 gemäß der Offenbarung. Die Umverteilungsstruktur 500 kann als eine detailliertere Implementierung der in 1 bis 3 gezeigten Umverteilungsstrukturen angesehen werden.
  • Die Umverteilungsstruktur 500 kann elektrisch leitfähige Schichten 16A, 16B und eine dielektrische Schicht (nicht veranschaulicht) umfassen, welche dazwischen angeordnet ist. Die Umverteilungsstruktur 500 kann ferner eine erste Mehrzahl von im Wesentlichen vertikalen elektrisch leitfähigen Via-Verbindungen 14A und eine zweite Mehrzahl von im Wesentlichen vertikalen elektrisch leitfähigen Via-Verbindungen 14B umfassen, welche ausgelegt sind, um die elektrisch leitfähigen Schichten 16A, 16B elektrisch zu koppeln. Die genannten Komponenten können den entsprechenden Komponenten der Umverteilungsstruktur 400 aus 4 ähnlich sein. Im Gegensatz zu 4 kann die Umverteilungsstruktur 500 aus 5 zusätzlich eine Mehrzahl von gefüllten Gräben 20 umfassen, welche in der dielektrischen Schicht angeordnet sind. Jeder der gefüllten Gräben 20 kann sich zwischen zwei Via-Verbindungen der verschiedenen Mehrzahlen von Via-Verbindungen 14A, 14B erstrecken. Im Beispiel aus 5 sind die gefüllten Gräben 20 veranschaulicht, dass sie eine Dicke aufweisen, die kleiner als eine Dicke der Via-Verbindungen 14A, 14B ist. In weiteren Beispielen kann die Dicke der gefüllten Gräben 20 gleich oder größer als die Dicke der Via-Verbindungen 14A, 14B sein. Es wird angemerkt, dass in noch weiteren Beispielen die Umverteilungsstruktur 500 nicht notwendigerweise die Via-Verbindungen 14A, 14B umfasst, so dass die Via-Verbindungen 14A, 14B, welche an den Enden der gefüllten Gräben 20 angeordnet sind, in einer entsprechenden Figur weggelassen werden können.
  • Im Beispiel aus 5 können die gefüllten Gräben 20 sich vollständig durch die dielektrische Schicht (nicht veranschaulicht) erstrecken und können mit jeder der elektrisch leitfähigen Schichten 16A, 16B in Kontakt sein. In einem weiteren Beispiel können die gefüllten Gräben 20 sich möglicherweise nicht vollständig durch die dielektrische Schicht erstrecken und können somit nur mit einer der elektrisch leitfähigen Schichten 16A, 16B in Kontakt sein. In noch einem weiteren Beispiel können die gefüllten Gräben 20 in Kontakt mit wenigstens einer der elektrisch leitfähigen Schichten 16A, 16B sein, können aber von den Via-Verbindungen 14A, 14B getrennt sein.
  • 6 veranschaulicht schematisch eine Querschnittsseitenansicht einer elektronischen Vorrichtung 600. Die Vorrichtung 600 kann einer BGA-Vorrichtung entsprechen und kann einen Chipträger 30 gemäß der Offenbarung umfassen. Ein Halbleiterchip 32 kann über der oberen Hauptoberfläche des Chipträgers 30 montiert sein und kann mit elektrischen Kontakten auf der oberen Hauptoberfläche des Chipträgers 30 mittels Bonddrähten 34 elektrisch gekoppelt sein. Der Halbleiterchip 32 kann in einem Verkapselungsmaterial 38 eingebettet sein, welches wenigstens eines von einem Laminat, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem Duroplast-Polymer, einer Polymermischung umfassen kann. Die Vorrichtung 600 kann ferner externe Kontaktelemente 36, wie beispielsweise Lotabscheidungen, umfassen, welche auf elektrischen Kontakten auf der unteren Hauptoberfläche des Chipträgers 30 aufgebracht sein können.
  • Der Chipträger 30 kann eine Umverteilungsstruktur umfassen, welche ausgelegt sein kann, um den Halbleiterchip 32 elektrisch mit den externen Kontaktelementen 36 zu koppeln. Die Umverteilungsstruktur kann eine erste elektrisch leitfähige Schicht 16A, eine zweite elektrisch leitfähige Schicht 16B, eine dazwischen angeordnete dielektrische Schicht 12 und Via-Verbindungen 14, welche die elektrisch leitfähigen Schichten 16A, 16B elektrisch koppeln, umfassen. Der Halbleiterchip 32 kann von der ersten elektrisch leitfähigen Schicht 16A elektrisch isoliert sein, beispielsweise durch eine weitere dazwischen angeordnete dielektrische Schicht (nicht veranschaulicht).
  • Die Umverteilungsstruktur kann einen oder mehrere gefüllte Gräben 20A, 20B umfassen, welche in der dielektrischen Schicht 12 angeordnet sind. Im Beispiel aus 6 kann ein erster gefüllter Graben 20A sich in der horizontalen x-Richtung erstrecken und kann elektrisch mit mehreren der externen Kontaktelemente 36 über die zweite elektrisch leitfähige Schicht 16B gekoppelt sein. Das heißt, im Beispiel aus 6 können mehrere der externen Kontaktelemente 36 auf dem gleichen elektrischen Potential sein. Ein zweiter gefüllter Graben 20B kann dem ersten gefüllten Graben 20A ähnlich sein, kann sich aber in der horizontalen z-Richtung erstrecken. Es versteht sich, dass die Umverteilungsstruktur der Vorrichtung 600 eine beliebige Anzahl von weiteren elektrisch leitfähigen Schichten, dielektrischen Schichten, Via-Verbindungen und gefüllten Gräben umfassen kann.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer elektronischen Vorrichtung 700. Die Vorrichtung 700 kann gemäß einer Flip-Chip-Technologie hergestellt worden sein. Die Vorrichtung 700 kann wenigstens teilweise ähnlich der Vorrichtung 600 aus 6 sein und kann ähnliche Komponenten aufweisen. Der Halbleiterchip 32 kann elektrisch mit der oberen Hauptoberfläche des Chipträgers 30 über Kontaktelemente 40 (z.B. Löthöcker, Stud-Bumps, Kupfersäulen) gekoppelt sein, welche auf der unteren Hauptoberfläche des Halbleiterchips 32 angeordnet sein können. Ähnlich wie in 6 kann der Chipträger 30 eine Umverteilungsstruktur mit gefüllten Gräben 20 umfassen und ausgelegt sein, um den Halbleiterchip 32 elektrisch mit externen Kontaktelementen 36 zu koppeln, welche über der unteren Oberfläche des Chipträgers 30 angeordnet sind.
  • 8 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 800 gemäß der Offenbarung. Die Halbleitervorrichtung 800 ist in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Die Halbleitervorrichtung 800 kann weitere Komponenten umfassen, welche der Einfachheit halber nicht veranschaulicht sind.
  • Die Halbleitervorrichtung 800 kann einen ersten Leistungstransistor 42, einen zweiten Leistungstransistor 44 und eine Logikhalbleiterchip 46 umfassen. Der erste Leistungstransistor 42 kann eine vertikale Struktur aufweisen, d.h. er kann gefertigt sein, so dass elektrische Ströme im Wesentlichen in einer Richtung senkrecht zu den Hauptoberflächen des Halbleiterchips fließen können. Eine Gate-Elektrode und eine Source-Elektrode können auf der oberen Hauptoberfläche des ersten Leistungstransistors 42 angeordnet sein, und eine Drain-Elektrode kann auf der gegenüberliegenden unteren Hauptoberfläche des ersten Leistungstransistors 42 angeordnet sein. Der zweite Leistungstransistor 44 kann dem ersten Leistungstransistor 42 ähnlich sein, aber umgedreht angeordnet. Der Logikhalbleiterchip 46 kann mehrere Kontaktelektroden umfassen, welche über der unteren Hauptoberfläche des Logikhalbleiterchips 46 angeordnet sind.
  • Die Halbleiterchips 42, 44, 46 können in einer Materialschicht 22 eingebettet sein, welche wenigstens eines von einem Laminat, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem Duroplast-Polymer, einer Polymermischung umfassen kann. Zusätzlich können die Halbleiterchips 42, 44, 46 durch mehrere leitfähige Schichten 16 und mehrere Via-Verbindungen 14 elektrisch miteinander verbunden sein, wie im Beispiel aus 8 veranschaulicht. Die elektrisch leitfähigen Schichten 16 können durch Teile der Materialschicht 22 voneinander getrennt sein. Die obere Hauptoberfläche des Logikhalbleiterchips 46, die untere Hauptoberfläche des ersten Leistungstransistors 42 und die obere Hauptoberfläche des zweiten Leistungstransistors 44 können jeweils an elektrisch isolierenden Schichten 48A, 48B, 48C angebracht sein. Die Drain-Kontakte der Leistungstransistoren 42, 44 können über elektrisch leitfähiges Material, welches sich durch die elektrisch isolierenden Schichten 48B, 48C erstreckt, elektrisch zugänglich sein.
  • Die Halbleiterchips 42, 44, 46 können elektrisch miteinander verbunden sein, um eine Halbbrückenschaltung auszubilden. Hierbei können der erste Leistungstransistor 42 und der zweite Leistungstransistor 44 jeweils einem Low-Side-Schalter und einem High-Side-Schalter der Halbbrückenschaltung entsprechen. Der Logikhalbleiterchip 46 kann ausgelegt sein, um wenigstens einen des ersten Leistungstransistors 42 und des zweiten Leistungstransistors 44 zu steuern und/oder zu treiben. Insbesondere kann der Logikhalbleiterchip 46 eine Treiberschaltung umfassen, welche ausgelegt ist, um den High-Side-Schalter und den Low-Side-Schalter der Halbbrückenschaltung zu treiben. Die Halbleitervorrichtung 800 kann ferner externe Kontaktpads 50 umfassen, welche auf der unteren Hauptoberfläche der Halbleitervorrichtung 800 angeordnet sind und elektrischen Zugang zu den Halbleiterchips 42, 44, 46 bereitstellen. Insbesondere können die externen Kontaktpads 50 für die Montage und elektrische Kopplung der Halbleitervorrichtung 800 mit einer PCB (nicht veranschaulicht) verwendet werden.
  • Die Halbleitervorrichtung 800 kann ferner eine Umverteilungsstruktur 10 umfassen, welche elektrisch mit den Halbleiterchips 42, 44, 46 gekoppelt sein kann. Die Umverteilungsschicht 10 kann gefüllte Gräben 20A, 20B umfassen, welche zwischen elektrisch leitfähigen Schichten 16 angeordnet sind, beispielsweise in der Materialschicht 22. Ein erster gefüllter Graben 20A kann insbesondere ein thermisch leitfähiges Material umfassen, welches eine thermische Verbindung für die Wärmeleitung bereitstellen kann. Beispielsweise kann der erste gefüllte Graben 20A ausgelegt sein, um eine Wärmeleitung zu einem Sensor zu unterstützen, welcher im Logikhalbleiterchip 46 eingeschlossen sein kann. Ein zweiter gefüllter Graben 20B kann insbesondere ein elektrisch leitfähiges Material umfassen, welches einen ohmschen Widerstand einer elektrischen Verbindung zwischen den Leistungstransistoren 42 und 44 reduzieren kann.
  • 9 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 900 gemäß der Offenbarung. Die Halbleitervorrichtung 900 ist in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Die Halbleitervorrichtung 900 kann weitere Komponenten umfassen, welche der Einfachheit halber nicht veranschaulicht sind.
  • Die Halbleitervorrichtung 900 kann einen ersten Leistungstransistor 42, einen zweiten Leistungstransistor 44 und einen Logikhalbleiterchip 46, welche in einer Materialschicht 22 eingebettet sind, umfassen. Die Komponenten können gleichen Komponenten aus 8 ähnlich sein. Die Halbleiterchips 42, 44, 46 können auf einer unteren Hauptoberfläche eines Chipträgers, z.B. eines Lead-Frame 52, montiert sein. Eine dielektrische Schicht 54 kann auf der oberen Hauptoberfläche des Lead-Frame 52 angeordnet sein.
  • Die Halbleitervorrichtung 900 kann eine Umverteilungsstruktur 10 umfassen, welche eine erste elektrisch leitfähige Schicht 16A, eine zweite elektrisch leitfähige Schicht 16B und eine dazwischen angeordnete dielektrische Schicht 12 umfassen kann. Die elektrisch leitfähigen Schichten 16A, 16B können elektrisch durch vertikale Via-Verbindungen 14 gekoppelt sein. Die Umverteilungsstruktur 10 kann ferner gefüllte Gräben 20 umfassen, welche in der dielektrischen Schicht 12 angeordnet sind und elektrisch mit den elektrisch leitfähigen Schichten 16A, 16B gekoppelt sind. Die gefüllten Gräben 20 können ein elektrisch leitfähiges Material umfassen, um eine Strombelastbarkeit der Umverteilungsstruktur 10 in der horizontalen Richtung zu erhöhen. Die Umverteilungsstruktur 10 kann ausgelegt sein, um die Halbleiterchips 42, 44, 46 elektrisch mit der zweiten elektrisch leitfähigen Schicht 16B zu koppeln. Die zweite elektrisch leitfähige Schicht 16B kann auf der unteren Hauptoberfläche der Halbleitervorrichtung 900 freigelegt sein, so dass die freiliegenden Teile der Schicht 16B als externe Kontaktpads verwendet werden können, insbesondere für die Montage und elektrische Kopplung der Halbleitervorrichtung 900 mit einer PCB (nicht veranschaulicht).
  • 10 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 1000 gemäß der Offenbarung. Die Halbleitervorrichtung 1000 kann der Halbleitervorrichtung 900 aus 9 wenigstens teilweise ähnlich sein und kann ähnliche Komponenten umfassen. Im Gegensatz zu 9 sind die Halbleiterchips 42, 44, 46 möglicherweise nicht auf einem Lead-Frame montiert, sondern auf einem Direct Copper Bond(DCB)- oder Direct Bond Copper(DBC)-Substrat 56. Das DCB-Substrat 56 kann einen Keramikkern 58 und Schichten aus Kupfer 60 umfassen, welche auf einer oder beiden der Hauptoberflächen des Keramikkerns 58 angeordnet sind. Beispielsweise kann das Keramikmaterial wenigstens eines von Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Berylliumoxid (BeO) usw. umfassen.
  • 11 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 1100 gemäß der Offenbarung. Die Halbleitervorrichtung 1100 kann einen Halbleiterchip 62 umfassen, welcher in einem Verkapselungsmaterial 38 eingebettet ist, das dem Verkapselungsmaterial 38 aus 6 ähnlich sein kann. Insbesondere können die obere Hauptoberfläche des Verkapselungsmaterials 38 und die obere Hauptoberfläche des Halbleiterchips 62 im Wesentlichen koplanar sein. Kontaktelemente 64 können auf der oberen Hauptoberfläche des Halbleiterchips 62 angeordnet sein. Die Kontaktelemente 64 können elektrischen Zugang zu internen elektronischen Strukturen des Halbleiterchips 62 bereitstellen. Die Halbleitervorrichtung 1100 kann ferner eine Umverteilungsstruktur 10, welche über der oberen Hauptoberfläche des Halbleiterchips 62 angeordnet ist, und externe Kontaktelemente 66, wie beispielsweise Lotabscheidungen, welche über der Umverteilungsstruktur 10 angeordnet sind, umfassen. Die Halbleitervorrichtung 1100 kann einem Embedded-Wafer-Level(eWLB)-Paket oder einem Fan-out-Wafer-Level-Paket (FOWLP) entsprechen. Hier kann der Begriff „Fan-out“ anzeigen, dass eines oder mehrere der externen Kontaktelemente 66 außerhalb eines Umrisses des Halbleiterchips 62 angeordnet sein können, wenn in einer Richtung senkrecht zur Hauptoberfläche des Halbleiterchips 62 betrachtet.
  • Die Umverteilungsstruktur 10 kann ausgelegt sein, um die Kontaktelemente 64 des Halbleiterchips 62 elektrisch mit den externen Kontaktelementen 66 zu koppeln. Die Umverteilungsstruktur 10 kann wenigstens eine dielektrische Schicht 12 und wenigstens eine elektrisch leitfähige Schicht 16 umfassen. Zusätzlich kann die Umverteilungsstruktur 10 wenigstens einen gefüllten Graben 20 umfassen, welcher in der dielektrischen Schicht 12 angeordnet ist und elektrisch mit der elektrisch leitfähigen Schicht 16 gekoppelt ist. Der gefüllte Graben 20 kann insbesondere ein elektrisch leitfähiges Material umfassen und kann somit eine Strombelastbarkeit der Umverteilungsstruktur 10 in der horizontalen Richtung erhöhen.
  • 12 veranschaulicht schematisch eine Draufsicht einer elektronischen Vorrichtung 1200 gemäß der Offenbarung. Die Vorrichtung 1200 kann einen Chipträger 68 umfassen. Eine erste elektronische Komponente 70, eine zweite elektronische Komponente 72, ein Kühlkörper 74 und ein Thermosensor 76 können am Chipträger 68 angeordnet sein. Die erste elektronische Komponente 70 kann ausgelegt sein, um thermische Energie während eines Betriebs der elektronischen Vorrichtung 1200 zu generieren und kann somit als eine Wärmequelle angesehen werden. In dieser Hinsicht kann die erste elektronische Komponente 70 in einem Beispiel ein Leistungshalbleiterchip sein. Die zweite elektronische Komponente 72 kann eine wärmeempfindliche Vorrichtung sein, d.h. ein Betrieb der zweiten elektronischen Komponente 72 kann durch hohe Temperaturen negativ beeinflusst werden, welche z.B. von Wärme resultieren, die von der ersten elektronischen Komponente 70 generiert wird.
  • Die Vorrichtung 1200 kann ferner eine oder mehrere thermisch leitfähigen Leitungen 78 umfassen. Eine oder mehrere der thermisch leitfähigen Leitungen 78 können sich von der ersten elektronischen Komponente 70 zum Thermosensor 76 und vom Thermosensor 76 zum Kühlkörper 74 erstrecken. Die thermisch leitfähigen Leitungen 78 können Gräben, welche mit einem thermisch leitfähigen Material gefüllt sind, umfassen oder ihnen entsprechen, wie in Verbindung mit vorhergehenden Beispielen beschrieben. In dieser Hinsicht ist anzumerken, dass die thermisch leitfähigen Leitungen 78 insbesondere im Chipträger 68 angeordnet sein können, jedoch nicht auf einer freiliegenden Oberfläche des Chipträgers 68. Das heißt, im Beispiel aus 12 sind die thermisch leitfähigen Leitungen 78 explizit zu Veranschaulichungszwecken dargestellt, aber nicht notwendigerweise in einer realen Draufsicht der Vorrichtung 1200 sichtbar.
  • Die thermisch leitfähigen Leitungen 78 können ausgelegt sein, um die erste elektronische Komponente 70 thermisch mit wenigstens einem des Thermosensors 76 und des Kühlkörpers 74 zu koppeln. Insbesondere können die thermisch leitfähigen Leitungen 78 angeordnet sein, um die zweite elektronische Komponente 72 zu umgehen, so dass thermische Energie, welche von der ersten elektronischen Komponente 70 generiert wird, um die wärmeempfindliche zweite elektronische Komponente 74 herum oder weg davon geroutet werden kann. Während eines Betriebs der Vorrichtung 1200 kann die Temperatur an der Position der zweiten elektronischen Komponente 72 somit reduziert sein. Es wird angemerkt, dass die Vorrichtung 1200 beispielhaft ist und verschiedene technische Merkmale veranschaulicht, welche durch die thermisch leitfähigen Leitungen 78 bereitgestellt werden, wie oben beschrieben. In weiteren Beispielen können nur eines oder ausgewählte dieser technischen Merkmale, aber nicht alle von ihnen, realisiert werden.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ möglicherweise nicht notwendigerweise, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Dazwischen liegende Elemente können zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ und/oder „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Ferner kann das Wort „über“, welches beispielsweise in Bezug auf eine Materialschicht verwendet wird, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“ der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden usw.) ist, z.B. in direktem Kontakt mit ihr ist. Das Wort „über“, welches beispielsweise in Bezug auf eine Materialschicht verwendet wird, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, kann auch hierin verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt auf“ der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden usw.) ist, wobei zwischen der implizierten Oberfläche und der Materialschicht eine oder mehrere zusätzliche Schichten angeordnet sind.
  • Ferner ist, soweit die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „mit“ oder andere Varianten derselben entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, beabsichtigt, dass diese Begriffe einschließend sind, auf eine ähnliche Weise wie der Begriff „umfassend“. Das heißt, dass die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „mit“, „umfassend“ und dergleichen, wie sie hierin verwendet werden, offene Ausdrücke sind, welche die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der, die, das“ sind dazu bestimmt, genauso die Pluralformen wie die Singularformen zu umfassen, sofern es der Kontext nicht anderweitig deutlich angibt.
  • Wie hierin verwendet, bedeutet der Begriff „beispielhaft“ darüber hinaus „als Beispiel, Fall oder zur Veranschaulichung dienend“. Alle hierin als „beispielhaft“ beschriebenen Aspekte oder Designs sind nicht notwendigerweise als gegenüber anderen Aspekten oder Designs vorteilhaft auszulegen. Vielmehr soll die Verwendung des Begriffs „beispielhaft“ Konzepte in einer konkreten Art und Weise präsentieren. Wie in dieser Anmeldung verwendet, ist der Begriff „oder“ vielmehr als einschließendes „oder“ anstatt als ausschließendes „oder“ gemeint. Das heißt, sofern nicht anders angegeben oder aus dem Kontext verständlich, soll „X verwendet A oder B“ jegliche der natürlich inklusiven Permutationen bedeuten. Das heißt, falls X A verwendet; X B verwendet; oder X sowohl A als auch B verwendet, dann trifft „X verwendet A oder B“ für jegliche der vorangehenden Fälle zu. Darüber hinaus kann die Verwendung der Artikel „ein“ und „eine“, wie in dieser Anmeldung und den angefügten Ansprüchen verwendet, im Allgemeinen als „ein oder mehrere” ausgelegt werden, sofern nicht anders angegeben oder aus dem Kontext als deutlich auf eine Singularform bezogen hervorgehend. Auch bedeutet „wenigstens eines von A und B“ oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B.
  • Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen werden hierin beschrieben. Bemerkungen im Zusammenhang mit einer beschriebenen Vorrichtung können auch für ein entsprechendes Verfahren wahr sein, und umgekehrt. Falls beispielsweise eine spezielle Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung einen Vorgang zum Bereitstellen der Komponente in einer geeigneten Art und Weise umfassen, selbst wenn ein solcher Vorgang nicht in den Figuren explizit beschrieben oder veranschaulicht ist. Zusätzlich können die Merkmale der verschiedenen hierin beschriebenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht ausdrücklich anders vermerkt.
  • Obwohl die Offenbarung unter Bezugnahme auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden äquivalente Änderungen und Modifikationen anderen Fachleuten auf dem Gebiet basierend wenigstens teilweise auf dem Lesen und Verstehen dieser Beschreibung und den beigefügten Zeichnungen in den Sinn kommen. Die Offenbarung umfasst alle derartigen Modifikationen und Änderungen und ist lediglich durch das Konzept der nachfolgenden Ansprüche beschränkt. Insbesondere sollen hinsichtlich der verschiedenen durch die oben beschriebenen Komponenten (Elemente, Ressourcen usw.) ausgeführten Funktionen, die zur Beschreibung solcher Komponenten verwendeten Begriffe, sofern nicht anders angegeben, einer beliebigen Komponente entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z.B. die funktional äquivalent ist), obwohl sie nicht strukturell der offenbarten Struktur äquivalent ist, die die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Offenbarung ausführt. Darüber hinaus, obgleich ein bestimmtes Merkmal der Offenbarung mit Bezug auf nur eine von mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft sein mag.

Claims (22)

  1. Chipträger, umfassend eine Umverteilungsstruktur, wobei die Umverteilungsstruktur umfasst: eine dielektrische Schicht, welche sich in einer horizontalen Richtung erstreckt; eine erste elektrisch leitfähige Schicht, welche über der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; einen Graben, welcher in der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; und ein Füllmaterial, welches den Graben füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht unterscheidet.
  2. Chipträger nach Anspruch 1, wobei das Füllmaterial elektrisch leitfähig ist und elektrisch mit der ersten elektrisch leitfähigen Schicht gekoppelt ist, wobei der gefüllte Graben eine elektrisch leitfähige Leitung ausbildet.
  3. Chipträger nach Anspruch 1 oder 2, wobei das Füllmaterial wenigstens eines von Kohlenstoff, Kupfer, Gold, Nickel, Zinn, Aluminium und Legierungen davon umfasst.
  4. Chipträger nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial thermisch leitfähig ist und der gefüllte Graben eine thermisch leitfähige Leitung ausbildet.
  5. Chipträger nach Anspruch 4, wobei das Füllmaterial wenigstens eines von Siliziumnitrid, Bornitrid, Aluminiumoxid, Aluminiumnitrid umfasst.
  6. Chipträger nach einem der vorhergehenden Ansprüche, wobei der gefüllte Graben ausgelegt ist, um eine erste elektronische Komponente thermisch mit wenigstens einem von einem Thermosensor und einem Kühlkörper zu koppeln.
  7. Chipträger nach einem der vorhergehenden Ansprüche, wobei der gefüllte Graben ausgelegt ist, um thermische Energie um eine zweite elektronische Komponente herum oder weg davon zu routen.
  8. Chipträger nach einem der vorhergehenden Ansprüche, ferner umfassend: eine elektrisch leitfähige Via-Verbindung, welche sich vertikal durch die dielektrische Schicht erstreckt, wobei die erste elektrisch leitfähige Schicht elektrisch mit der Via-Verbindung gekoppelt ist.
  9. Chipträger nach einem der vorhergehenden Ansprüche, ferner umfassend: eine zweite elektrisch leitfähige Schicht, welche sich in der horizontalen Richtung erstreckt und elektrisch mit der ersten elektrisch leitfähigen Schicht gekoppelt ist, wobei die dielektrische Schicht zwischen der ersten elektrisch leitfähigen Schicht und der zweiten elektrisch leitfähigen Schicht angeordnet ist, und wobei die erste elektrisch leitfähige Schicht und die zweite elektrisch leitfähige Schicht ausgelegt sind, um elektrische Ströme in einer gleichen horizontalen Richtung zu leiten.
  10. Chipträger nach einem der vorhergehenden Ansprüche, ferner umfassend: mehrere parallele Gräben, welche in der dielektrischen Schicht angeordnet sind und sich in der horizontalen Richtung erstrecken, wobei jeder der mehreren Gräben mit dem Füllmaterial gefüllt ist.
  11. Chipträger nach einem der vorhergehenden Ansprüche, wobei der Chipträger umfasst: eine Hauptoberfläche, welche ausgelegt ist, um einen Halbleiterchip zu montieren; und eine gegenüberliegende Oberfläche gegenüber der Hauptoberfläche und ausgelegt, um ein elektrisches Kontaktelement zu montieren, wobei der Chipträger ausgelegt ist, um den Halbleiterchip elektrisch mit dem elektrischen Kontaktelement zu koppeln.
  12. Halbleitervorrichtung, umfassend: eine Materialschicht; einen Halbleiterchip, welcher in der Materialschicht eingebettet ist; und eine Umverteilungsstruktur, welche elektrisch mit dem Halbleiterchip gekoppelt ist, wobei die Umverteilungsstruktur umfasst: eine dielektrische Schicht, welche sich in einer horizontalen Richtung erstreckt; eine elektrisch leitfähige Schicht, welche über der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; einen Graben, welcher in der dielektrischen Schicht angeordnet ist und sich in der horizontalen Richtung erstreckt; und ein Füllmaterial, welches den Graben füllt, wobei das Füllmaterial sich vom Material der dielektrischen Schicht unterscheidet.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Materialschicht, welche den Halbleiterchip einbettet, wenigstens eines von einem Laminat, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem Duroplast-Polymer, einer Polymermischung umfasst.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei das Füllmaterial elektrisch leitfähig ist und elektrisch mit der elektrisch leitfähigen Schicht gekoppelt ist, wobei der gefüllte Graben eine elektrisch leitfähige Leitung ausbildet.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei das Füllmaterial thermisch leitfähig ist und der gefüllte Graben eine thermisch leitfähige Leitung ausbildet.
  16. Verfahren zum Herstellen einer Umverteilungsstruktur, wobei das Verfahren umfasst: Ausbilden einer dielektrischen Schicht, wobei die dielektrische Schicht sich in einer horizontalen Richtung erstreckt; Ausbilden eines Grabens in der dielektrischen Schicht, wobei der Graben sich in der horizontalen Richtung erstreckt; Füllen des Grabens mit einem Füllmaterial, welches sich vom Material der dielektrischen Schicht unterscheidet; und Ausbilden einer elektrisch leitfähigen Schicht über der dielektrischen Schicht.
  17. Verfahren nach Anspruch 16, ferner umfassend: Ausbilden eines Via-Lochs in der dielektrischen Schicht, wobei das Via-Loch sich vertikal durch die dielektrische Schicht erstreckt; und Füllen des Via-Lochs mit einem elektrisch leitfähigen Material, wobei die elektrisch leitfähige Schicht elektrisch mit dem gefüllten Via-Loch gekoppelt ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Füllmaterial wenigstens eines von thermisch leitfähig und elektrisch leitfähig ist.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Via-Loch und der Graben unter Verwendung des gleichen Ausbildungsprozesses ausgebildet sind.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei wenigstens zwei der Vorgänge des Füllens des Via-Lochs, Füllens des Grabens und Ausbildens der elektrisch leitfähigen Schicht auf dem gleichen Prozess basieren.
  21. Verfahren nach einem der Ansprüche 16 bis 20, wobei das Ausbilden der Gräben wenigstens eines von Laserbohren, Plasmaätzen, Fotolithografie, Nibbeln, Fräsen umfasst.
  22. Verfahren nach einem der Ansprüche 16 bis 21, wobei das Füllen der Gräben wenigstens eines von galvanischer Plattierung, direkter Plattierung, konformer Plattierung, superkonformer Plattierung, lithografischer Strukturierung, Dual-Damaszener-Prozess, Füllen und Aushärten von wenigstens einem von einer Lötpaste, einer Sinterpaste, einem elektrisch leitfähigen Klebstoff oder Kombinationen davon umfasst.
DE102016109853.1A 2016-05-30 2016-05-30 Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur Active DE102016109853B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016109853.1A DE102016109853B4 (de) 2016-05-30 2016-05-30 Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
US15/590,520 US10366924B2 (en) 2016-05-30 2017-05-09 Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
CN201710398130.9A CN107452707B (zh) 2016-05-30 2017-05-31 含热、电性能改善的再分布结构的芯片载体及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016109853.1A DE102016109853B4 (de) 2016-05-30 2016-05-30 Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur

Publications (2)

Publication Number Publication Date
DE102016109853A1 true DE102016109853A1 (de) 2017-11-30
DE102016109853B4 DE102016109853B4 (de) 2021-08-12

Family

ID=60269136

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109853.1A Active DE102016109853B4 (de) 2016-05-30 2016-05-30 Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur

Country Status (3)

Country Link
US (1) US10366924B2 (de)
CN (1) CN107452707B (de)
DE (1) DE102016109853B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005369A (zh) * 2018-02-15 2020-11-27 迪德鲁科技(Bvi)有限公司 制造无热界面材料气密平顶his/emi屏蔽封装的系统和方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10602039B2 (en) * 2016-09-19 2020-03-24 Microsoft Technology Licensing, Llc Ultra-compact image sensor assembly for thin profile devices
CN107706286B (zh) * 2017-09-27 2019-10-11 开发晶照明（厦门）有限公司 Led发光装置和led支架
JP7119842B2 (ja) * 2018-09-27 2022-08-17 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
EP3761357A1 (de) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Halbleiterbauelement
CN116207074A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置
TWI731629B (zh) * 2020-03-20 2021-06-21 南茂科技股份有限公司 半導體封裝結構及其製造方法
EP3907760A1 (de) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Halbleitermodul
DE102020119611A1 (de) * 2020-07-24 2022-01-27 Infineon Technologies Ag Schaltungsanordnung und verfahren zum bilden einer schaltungsanordnung
DE102020119849A1 (de) * 2020-07-28 2022-02-03 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
EP3975225A1 (de) 2020-09-24 2022-03-30 Infineon Technologies Austria AG Halbleitermodul
EP3982404A1 (de) * 2020-10-07 2022-04-13 Infineon Technologies Austria AG Halbleitermodul
CN112309879A (zh) * 2020-11-02 2021-02-02 江苏纳沛斯半导体有限公司 一种预埋式rdl封装成形方法
CN220509968U (zh) * 2020-11-18 2024-02-20 日立能源有限公司 半导体模块
CN112510003B (zh) * 2020-11-30 2023-07-18 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法
CN113097200B (zh) * 2021-03-09 2022-09-20 中国电子科技集团公司第二十九研究所 一种倒装热源芯片及其制备方法和应用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009013818A1 (de) * 2008-03-18 2009-11-19 Infineon Technologies Ag Elektronische Vorrichtung und ihre Herstellung
DE102008024480A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
DE102009040557A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen
DE102010037292A1 (de) * 2009-09-18 2011-04-21 Infineon Technologies Ag Anordnung und Herstellungsverfahren
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231745A (ja) * 1985-04-08 1986-10-16 Hitachi Ltd 半導体装置
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
DE102005045056B4 (de) 2005-09-21 2007-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
KR100772109B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
DE102007039536B4 (de) 2007-08-21 2009-08-13 W.C. Heraeus Gmbh Mehrfach-Bonddrahtverbund und simultanes Bonden
US8119447B2 (en) * 2009-06-17 2012-02-21 Stats Chippac Ltd. Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof
TWI495056B (zh) * 2012-04-24 2015-08-01 Genesis Photonics Inc 基板結構
CN102789981B (zh) * 2012-07-18 2015-02-25 启东吉莱电子有限公司 一种可控硅的生产工艺
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009013818A1 (de) * 2008-03-18 2009-11-19 Infineon Technologies Ag Elektronische Vorrichtung und ihre Herstellung
DE102008024480A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
DE102009040557A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen
DE102010037292A1 (de) * 2009-09-18 2011-04-21 Infineon Technologies Ag Anordnung und Herstellungsverfahren
DE102010038154A1 (de) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminatelektronikbauteil und Verfahren zu seiner Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005369A (zh) * 2018-02-15 2020-11-27 迪德鲁科技(Bvi)有限公司 制造无热界面材料气密平顶his/emi屏蔽封装的系统和方法

Also Published As

Publication number Publication date
DE102016109853B4 (de) 2021-08-12
CN107452707B (zh) 2020-12-08
US10366924B2 (en) 2019-07-30
CN107452707A (zh) 2017-12-08
US20170345714A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
DE102016109853B4 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102014109981B4 (de) Chip-Package mit passiven Komponenten
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102015115999B4 (de) Elektronische Komponente
DE102014102118A1 (de) Halbleiterbauelement
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102007022428A1 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE102008039389A1 (de) Halbleiterbauelement
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102014116382A1 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative