JPS61231745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61231745A JPS61231745A JP7380685A JP7380685A JPS61231745A JP S61231745 A JPS61231745 A JP S61231745A JP 7380685 A JP7380685 A JP 7380685A JP 7380685 A JP7380685 A JP 7380685A JP S61231745 A JPS61231745 A JP S61231745A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- metal layer
- silicon chip
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置、特に、その−面における電極形
状が微細パターンからなる半導体装置に関する。
状が微細パターンからなる半導体装置に関する。
このような半導体装置として、たとえば第８図に示すよ
うなゲートターンオフサイリスタ（以下ＧＴ○と略記）
が知られている。同図において、ヒートシンク９２上に
順次、半田層９１、絶縁板９０、半田層８９を介してＭ
ｏ板８８、およびその両脇に絶縁台８５ａ、８５ｂが固
着されている。
うなゲートターンオフサイリスタ（以下ＧＴ○と略記）
が知られている。同図において、ヒートシンク９２上に
順次、半田層９１、絶縁板９０、半田層８９を介してＭ
ｏ板８８、およびその両脇に絶縁台８５ａ、８５ｂが固
着されている。
前記ＭＯ板８８上には半田層８７を介してシリコンチッ
プ８６がダイボンドされ、その上面の電極（図示せず）
はＡＱワイヤ８２ａ、８２ｂによって前記絶縁台８５ａ
、８５ｂの上面に導かれている。前記絶縁台８５ａ、８
５ｂの上面はたとえばＣｕからなる金属層が設けられ、
前記ＡＱワイヤ８２ａ、８２ｂの端部がボンデングされ
ているとともに、半田層８４ａ、８４ｂを介して外部取
出電極８１ａ、８１ｂがろう接されている。
プ８６がダイボンドされ、その上面の電極（図示せず）
はＡＱワイヤ８２ａ、８２ｂによって前記絶縁台８５ａ
、８５ｂの上面に導かれている。前記絶縁台８５ａ、８
５ｂの上面はたとえばＣｕからなる金属層が設けられ、
前記ＡＱワイヤ８２ａ、８２ｂの端部がボンデングされ
ているとともに、半田層８４ａ、８４ｂを介して外部取
出電極８１ａ、８１ｂがろう接されている。
しかし、このような構成からなる半導体装置はシリコン
チップの電極を外部取出電極に取出す構成として、前記
シリコンチップの両脇に形成した絶縁台８５ａ、８５ｂ
上で行なっているため、必然的に前記絶縁台８５ａ、８
５ｂによって占められる領域分だけ大型化するという問
題があった。
チップの電極を外部取出電極に取出す構成として、前記
シリコンチップの両脇に形成した絶縁台８５ａ、８５ｂ
上で行なっているため、必然的に前記絶縁台８５ａ、８
５ｂによって占められる領域分だけ大型化するという問
題があった。
また、シリコンチップの電極を絶縁台８５ａ。
８５ｂにまで取出すため極細のＡＩｌワイヤ８２ａ。
８２ｂを介してなされているため、前記シリコンチップ
の主表面からの放熱は極めて良好なものでなかった。こ
の点にあっては、従来ＡＱワイヤの代りに微細リード板
を用いたものもあるが、この放熱効果についてはあまり
期待できないものであった。
の主表面からの放熱は極めて良好なものでなかった。こ
の点にあっては、従来ＡＱワイヤの代りに微細リード板
を用いたものもあるが、この放熱効果についてはあまり
期待できないものであった。
本発明は、このような事情に基づいてなされたものであ
り、実装面積を少なくし、かつ熱放散の良好な半導体装
置を提供することを目的とする。
り、実装面積を少なくし、かつ熱放散の良好な半導体装
置を提供することを目的とする。
このような目的を達成するため、本発明は、主表面に異
なる２種の電極が形成され、かつ、これら各電極は複数
に分割された細条形状をなす半導体チップと、この半導
体チップの上面に固着載置される電極取出用絶縁基板と
、この電極取出用絶縁基板の上面に固着される幅広の板
材からなる２個の外部取出電極とを具備し、前記電極取
出用絶縁基板は、その半導体チップ側の面にて前記半導
体チップ主表面の分割された各電極と当接接触される第
１金属層と、前記外部取出電極側の面にて比較的面積の
広い２つの第２の金属層とがそれぞれ形成され、前記第
１の金属層のうち前記半導体チップ上の一方の種類の電
極に当接接触される各金属層は前記電極取出用絶縁基板
に設けられたスルホールを介して前記第２の金属層のう
つ一方の金属層に接続されているとともに、前記第１の
金属層のうち前記半導体チップ上の他方の種類の電極に
当接接触される各金属層は前記電極取出用絶縁基板に設
けられたスルホールを介して前記第２の金属層のうち他
方の金属層に接続されているようにしたものである。
なる２種の電極が形成され、かつ、これら各電極は複数
に分割された細条形状をなす半導体チップと、この半導
体チップの上面に固着載置される電極取出用絶縁基板と
、この電極取出用絶縁基板の上面に固着される幅広の板
材からなる２個の外部取出電極とを具備し、前記電極取
出用絶縁基板は、その半導体チップ側の面にて前記半導
体チップ主表面の分割された各電極と当接接触される第
１金属層と、前記外部取出電極側の面にて比較的面積の
広い２つの第２の金属層とがそれぞれ形成され、前記第
１の金属層のうち前記半導体チップ上の一方の種類の電
極に当接接触される各金属層は前記電極取出用絶縁基板
に設けられたスルホールを介して前記第２の金属層のう
つ一方の金属層に接続されているとともに、前記第１の
金属層のうち前記半導体チップ上の他方の種類の電極に
当接接触される各金属層は前記電極取出用絶縁基板に設
けられたスルホールを介して前記第２の金属層のうち他
方の金属層に接続されているようにしたものである。
まず、本発明による半導体装置に用いられるシリコンチ
ップの一実施例の構成を第１図（ａ）および（ｂ）に示
す、第１図（ａ）はＧＴＯのシリコンチップの斜視図、
第１図（ｂ）は（ａ）のＡ−Ａ切断線における断面図で
ある。同図において、シリコンチップ２の主表面には細
条形状の複数のゲート電極１ａ、およびゃはり細条形状
の複数のカソード電極１ｂがそれぞれ長手方向を同一に
かつ該方向と直交する方向に交互に配置されており、ま
た裏面全域にはアノード電極９が形成されている。前記
ゲート電極１ａおよびカソード電極１ｂが形成されてい
る主表面の他の領域にはＳｉＯ□膜１０膜形０されてい
るとともに、チップ外周近傍には、前記ゲート電極１ａ
およびカソード電極１ｂを共に囲むようにしてリング状
のガラスパッシベーション膜３が形成されている。
ップの一実施例の構成を第１図（ａ）および（ｂ）に示
す、第１図（ａ）はＧＴＯのシリコンチップの斜視図、
第１図（ｂ）は（ａ）のＡ−Ａ切断線における断面図で
ある。同図において、シリコンチップ２の主表面には細
条形状の複数のゲート電極１ａ、およびゃはり細条形状
の複数のカソード電極１ｂがそれぞれ長手方向を同一に
かつ該方向と直交する方向に交互に配置されており、ま
た裏面全域にはアノード電極９が形成されている。前記
ゲート電極１ａおよびカソード電極１ｂが形成されてい
る主表面の他の領域にはＳｉＯ□膜１０膜形０されてい
るとともに、チップ外周近傍には、前記ゲート電極１ａ
およびカソード電極１ｂを共に囲むようにしてリング状
のガラスパッシベーション膜３が形成されている。
そして、前記ゲート電極１ａ、カソード電極１ｂと前記
アノード電極９間のシリコンチップ２内には第１図（ｂ
）に示すように拡散層４，５゜６．８が形成されている
。尚、７はシリコンチップ２の不純物が拡散されなかっ
た領域を示している。
アノード電極９間のシリコンチップ２内には第１図（ｂ
）に示すように拡散層４，５゜６．８が形成されている
。尚、７はシリコンチップ２の不純物が拡散されなかっ
た領域を示している。
次に、前記ＧＴ○サイリスタの上主表面に取付けられる
電極取出用基板の一実施例の構成を第２図（ａ）、（ｂ
）、（Ｃ）に示す。第２図（ａ）は上面図、第２図（ｂ
）は側面図、および第２図（Ｑ）は下面図である。まず
、第２図（ａ）において、前記シリコンチップとほぼ同
形であるいはそれよりやや大きめのたとえばＡＱ２０．
、ＢａＯ。
電極取出用基板の一実施例の構成を第２図（ａ）、（ｂ
）、（Ｃ）に示す。第２図（ａ）は上面図、第２図（ｂ
）は側面図、および第２図（Ｑ）は下面図である。まず
、第２図（ａ）において、前記シリコンチップとほぼ同
形であるいはそれよりやや大きめのたとえばＡＱ２０．
、ＢａＯ。
ｉＣ等からなるセラミックの絶縁板５１があり、その表
面には、２つの分離された領域にたとえばＣｕからなる
金属、）ｉ１５２ａ、５２ｂが形成されている。この各
金属層５２ａ、５２ｂはそれぞれ比較的大なる面積を有
し、後述するように、外部取出電極と接続される部分を
なす。
面には、２つの分離された領域にたとえばＣｕからなる
金属、）ｉ１５２ａ、５２ｂが形成されている。この各
金属層５２ａ、５２ｂはそれぞれ比較的大なる面積を有
し、後述するように、外部取出電極と接続される部分を
なす。
一方、前記絶縁板５１の裏面には、第２図（ｃ）に示す
ように、複数のストライプ状のたとえばＣｕからなる金
属層５６ａ、５６ｂがその長手方向を同一にしかつ該方
向と直交する方向に並設して交互に形成されている。こ
れら各金属Ｗ ５６ ａ 。
ように、複数のストライプ状のたとえばＣｕからなる金
属層５６ａ、５６ｂがその長手方向を同一にしかつ該方
向と直交する方向に並設して交互に形成されている。こ
れら各金属Ｗ ５６ ａ 。
５６ｂはそれぞれ前記シリコンチップ２の主表面に形成
されているゲート電極１ａおよびカソード電極１ｂの形
成位置に１：１に対応ずけられて形成されている。しか
たって、この電極取出用基板をシリコンチップ２の主表
面に載置したとき、前記ゲート電極１ａおよびカソード
電極１ｂのそれぞれの表面は前記各金属層５６ａ、５６
ｂのそれぞれの表面に当接するようになる。なお、前記
各金属層５２ａ、５２ｂ、５６ａ、５６ｂはメッキ。
されているゲート電極１ａおよびカソード電極１ｂの形
成位置に１：１に対応ずけられて形成されている。しか
たって、この電極取出用基板をシリコンチップ２の主表
面に載置したとき、前記ゲート電極１ａおよびカソード
電極１ｂのそれぞれの表面は前記各金属層５６ａ、５６
ｂのそれぞれの表面に当接するようになる。なお、前記
各金属層５２ａ、５２ｂ、５６ａ、５６ｂはメッキ。
あるいは印刷等によって形成される。そしてその厚さは
抵抗の観点からして３０μｍ以上が適当となる。
抵抗の観点からして３０μｍ以上が適当となる。
この金属層５６ａのそれぞれの同方向端の近傍には前記
絶縁板５１を貫通するスルホール６１ａが設けられてお
り、このスルホール６１ａの絶縁板５１の表面において
は、前記金属層５２ａの領域内に位置ずけられている。
絶縁板５１を貫通するスルホール６１ａが設けられてお
り、このスルホール６１ａの絶縁板５１の表面において
は、前記金属層５２ａの領域内に位置ずけられている。
また、前記金属層５６ｂの前記金属層５６ａのスルホー
ル６１ａが設けられている側と反対側の端部近傍には、
前記絶縁板５１を貫通するスルホール６１ｂが設けられ
ており、このスルホール６１、 ｂの絶縁板５１の表面
においては、前記金属層５２ｂの領域内に位置づけられ
ている。そして、上述した各スルホール内には金属が充
填されている。
ル６１ａが設けられている側と反対側の端部近傍には、
前記絶縁板５１を貫通するスルホール６１ｂが設けられ
ており、このスルホール６１、 ｂの絶縁板５１の表面
においては、前記金属層５２ｂの領域内に位置づけられ
ている。そして、上述した各スルホール内には金属が充
填されている。
これにより、絶縁板５１の裏面に形成された各金属層５
６ａはそれぞれスルホール６１ａ内の金属を介して前記
絶縁板５１の表面に形成された面積の比較的広い金属層
５２ａに接続され、また。
６ａはそれぞれスルホール６１ａ内の金属を介して前記
絶縁板５１の表面に形成された面積の比較的広い金属層
５２ａに接続され、また。
絶縁板５１の裏面に形成された各金属層５６ｂはそれぞ
リスルホール６１ｂ内の金属を介して前記絶縁板５１の
表面に形成された面積の比較的広い金属層５２ｂに接続
されて構成をとる。
リスルホール６１ｂ内の金属を介して前記絶縁板５１の
表面に形成された面積の比較的広い金属層５２ｂに接続
されて構成をとる。
ここで、第２図（ａ）に示す電極取出用基板においてＢ
−Ｂ切断線における断面図を第３図（ａ）に示す。そし
て、この第３図（ａ）において、円に囲まれた部分αの
拡大断面図を第３図（ｂ）に。
−Ｂ切断線における断面図を第３図（ａ）に示す。そし
て、この第３図（ａ）において、円に囲まれた部分αの
拡大断面図を第３図（ｂ）に。
またこの拡大断面と直交する方向に断面をとった図を第
３図（ｃ）に示す。第３図において、絶縁板５１のスル
ホール６１ａの内壁および金属層５２ａ、５２ｂ、５６
ａおよび５６ｂが被着される領域にメタライズ層５５が
形成され、前記スルホール６１ａ内には金属６１が充填
されている。
３図（ｃ）に示す。第３図において、絶縁板５１のスル
ホール６１ａの内壁および金属層５２ａ、５２ｂ、５６
ａおよび５６ｂが被着される領域にメタライズ層５５が
形成され、前記スルホール６１ａ内には金属６１が充填
されている。
絶縁板Ｓ１の主表面における前記メタライズ層５５上に
は金属層５２ａが形成されている。また、絶縁板５１の
裏面における前記メタライズ層５５上には金属層５６ａ
が形成され、この金属層５６ａを被って鉛（ｐｂ）層５
８が形成されている。なお、前記金属層５Ｂａと鉛（Ｐ
ｂ層）５８この境界面にはＮｉメッキからなるメタライ
ズ層５７が介在されている。そして前記鉛（ｐｂ）層５
８の表面には錫（Ｓｎ）層５９が形成されている。この
鉛（ｐｂ）層５８と錫（Ｓｎ）層５９は、それが所定の
温度で半田層となるものであり、後述するように、シリ
コンチップの電極（ゲート電極１ａ、カソード電極１ｂ
）との接着の際のろう材の機能を有するようになってい
る。
は金属層５２ａが形成されている。また、絶縁板５１の
裏面における前記メタライズ層５５上には金属層５６ａ
が形成され、この金属層５６ａを被って鉛（ｐｂ）層５
８が形成されている。なお、前記金属層５Ｂａと鉛（Ｐ
ｂ層）５８この境界面にはＮｉメッキからなるメタライ
ズ層５７が介在されている。そして前記鉛（ｐｂ）層５
８の表面には錫（Ｓｎ）層５９が形成されている。この
鉛（ｐｂ）層５８と錫（Ｓｎ）層５９は、それが所定の
温度で半田層となるものであり、後述するように、シリ
コンチップの電極（ゲート電極１ａ、カソード電極１ｂ
）との接着の際のろう材の機能を有するようになってい
る。
第４図（ａ）、（ｂ）および（ｃ）は、シリコンチップ
の主表面に、順次、絶縁板５１および外部電極５３ａ、
５３ｂを取り付けた構成を示す説明図である。第４図（
ａ）は平面図、第４図（ｂ）は側面図、第４図（ｃ）は
第４図（ａ）のｃ−ｃ切断線における断面図である。同
図においてシリコンチップ２と絶縁板５１とはそれぞれ
のゲート電極１ａ、カソード電極１ｂと金属層５６ａ。
の主表面に、順次、絶縁板５１および外部電極５３ａ、
５３ｂを取り付けた構成を示す説明図である。第４図（
ａ）は平面図、第４図（ｂ）は側面図、第４図（ｃ）は
第４図（ａ）のｃ−ｃ切断線における断面図である。同
図においてシリコンチップ２と絶縁板５１とはそれぞれ
のゲート電極１ａ、カソード電極１ｂと金属層５６ａ。
５６ｂとが接続されることによって固着されている。
また、前記絶縁基板５１の主表面における比較的面積の
広い金属層５２ａ、５２ｂにはそれぞれ外部電極５３ａ
、５３ｂが接続されている。この外部電極５３ａ、５３
ｂは、断面り字状の板状体からなるもので前記金属層５
２ａ、５２ｂとは半田層５４ａ、５４ｂを介して接着さ
れている。
広い金属層５２ａ、５２ｂにはそれぞれ外部電極５３ａ
、５３ｂが接続されている。この外部電極５３ａ、５３
ｂは、断面り字状の板状体からなるもので前記金属層５
２ａ、５２ｂとは半田層５４ａ、５４ｂを介して接着さ
れている。
第４図（ｃ）における円で囲まれた部分βの拡大図を第
５図に示す。この場合においても、シリコンチップ上の
電極（図においてはカソード電極ｌｂ）と、絶縁板５１
の裏面の金属層５６ｂとは半田層６０を介して接続され
ている。この場合。
５図に示す。この場合においても、シリコンチップ上の
電極（図においてはカソード電極ｌｂ）と、絶縁板５１
の裏面の金属層５６ｂとは半田層６０を介して接続され
ている。この場合。
シリコンチップ上の電極よりも絶縁板５１真面の金属層
５６ｂ前記半田層６０は台形状をなしており１機械的強
度が図られていることになる。たとえば、前記シリコン
チップをＧＴＯ用とした場合、該サイリスタの電極（ゲ
ート電極及びカソード電極）の幅を２７０μｍに対し、
前記絶縁板５１真面の金属層５６ｂの幅を１７０μｍ程
度にすると、上述した効果を奏することができるように
なる。
５６ｂ前記半田層６０は台形状をなしており１機械的強
度が図られていることになる。たとえば、前記シリコン
チップをＧＴＯ用とした場合、該サイリスタの電極（ゲ
ート電極及びカソード電極）の幅を２７０μｍに対し、
前記絶縁板５１真面の金属層５６ｂの幅を１７０μｍ程
度にすると、上述した効果を奏することができるように
なる。
なお、シリコンチップ２上の電極１ａ、ｌｂと絶縁板５
１裏面との金属層５６ａ、５６ｂとのろう接工程にあっ
ては、前記シリコンチップ２をヒートシンク上に半田層
を介して載置しておき、この半田層によるろう接を同工
程（熱処理を加えることにより）で行なうようになって
いる。
１裏面との金属層５６ａ、５６ｂとのろう接工程にあっ
ては、前記シリコンチップ２をヒートシンク上に半田層
を介して載置しておき、この半田層によるろう接を同工
程（熱処理を加えることにより）で行なうようになって
いる。
このように構成された半導体装置は、第６図（ａ）、（
ｂ）、（Ｑ）に示すことから明らかなように、従来の半
導体装置（第６図（ａ）に示す）と比較してその実装エ
リアがｘ２あったものが、第６図（ｂ）に示すようにＸ
工にまで狭めるこ左ができるようになる。これは、取出
し電極をシリコンチップの周囲に引き出すことがなく、
シリコンチップの上方へ延在したからである。
ｂ）、（Ｑ）に示すことから明らかなように、従来の半
導体装置（第６図（ａ）に示す）と比較してその実装エ
リアがｘ２あったものが、第６図（ｂ）に示すようにＸ
工にまで狭めるこ左ができるようになる。これは、取出
し電極をシリコンチップの周囲に引き出すことがなく、
シリコンチップの上方へ延在したからである。
そして、本発明による実施例から明らかなように、外部
取出電極は、電極取出用基板を介して取出せるように構
成していることから、幅広の板状金属から構成できるよ
うになり、したがって、シリコンチップ主表面における
放熱効果が優れるようになる。
取出電極は、電極取出用基板を介して取出せるように構
成していることから、幅広の板状金属から構成できるよ
うになり、したがって、シリコンチップ主表面における
放熱効果が優れるようになる。
尚、第６図（ａ）、（ｂ）が第８図に示したものと同一
物には同一符号を付けている。
物には同一符号を付けている。
さらに上述した実施例に述べたマウント方法によれば次
のような効果を奏することが明らかになる。すなわち、
第７図（ａ）に従来例として、Ｃｕ材を内部構造物とし
て使用する微細半田電極プロセスを示す（特開昭
参照）。従来構造ではＣｕ材７１とポリイミドフ
ィルム７０をはりつけた微細電極リード７６にＮｉ７２
゜Ｐｂ７３，５ｎ７４を３層メッキしたものを部品とし
て用い、シリコンチップ上の電極１ｂ等とのパターン合
わせの仮付工程、シリコンチップと微細電極リード７６
の本接着のための水付工程、又。
のような効果を奏することが明らかになる。すなわち、
第７図（ａ）に従来例として、Ｃｕ材を内部構造物とし
て使用する微細半田電極プロセスを示す（特開昭
参照）。従来構造ではＣｕ材７１とポリイミドフ
ィルム７０をはりつけた微細電極リード７６にＮｉ７２
゜Ｐｂ７３，５ｎ７４を３層メッキしたものを部品とし
て用い、シリコンチップ上の電極１ｂ等とのパターン合
わせの仮付工程、シリコンチップと微細電極リード７６
の本接着のための水付工程、又。
アセンブリ（実装用）のマウントと３回の熱履歴を加え
る必要があった０、シかし１本発明によれば第７図（ｂ
）に示すように絶縁基盤５１内にシリコンチップ２との
合わせマーク等を設けることによりパターン合わせを実
施すれば、アセンブリの際のマウント時に、位置合わせ
外部電極５３ａ。
る必要があった０、シかし１本発明によれば第７図（ｂ
）に示すように絶縁基盤５１内にシリコンチップ２との
合わせマーク等を設けることによりパターン合わせを実
施すれば、アセンブリの際のマウント時に、位置合わせ
外部電極５３ａ。
５３ｂとの接続を兼ねた一括半田付が可能である。
フォーミング工程も不要となり、大幅な工数低減が可能
である。
である。
又、従来例では水付の際、シリコンチップ２−Ｃｕ材７
１−ポリイミドフィルム７０の組合わせでは、各々の線
膨張係数が３ Ｘ １０−＠／℃−１６ＸＩＯ−’／’
Ｃ−２０Ｘ１０−” ／’Ｃであり、線膨張係数差が最
大１７ Ｘ−１０−’ ／”Ｃとなる６水付の際の熱履
歴により、上記線膨張係数差でシリコンチップ上の微細
な電極のパターンとＣｕ微細リード７６がずれるパター
ンずれが発生しており、歩留低下の要因となっていた。
１−ポリイミドフィルム７０の組合わせでは、各々の線
膨張係数が３ Ｘ １０−＠／℃−１６ＸＩＯ−’／’
Ｃ−２０Ｘ１０−” ／’Ｃであり、線膨張係数差が最
大１７ Ｘ−１０−’ ／”Ｃとなる６水付の際の熱履
歴により、上記線膨張係数差でシリコンチップ上の微細
な電極のパターンとＣｕ微細リード７６がずれるパター
ンずれが発生しており、歩留低下の要因となっていた。
しかし、本発明ではアセンブリマウントの際の組合せに
、絶縁板としてＡｎ２０３５１、絶縁板上の電極５２ａ
、５２ｂ、５６ａ、５６ｂにＣｕを用いると、Ｓｉ−Ｃ
ｕ−ＡＭ、Ｏ，となり、線膨張係数が各々３Ｘ１０”’
／”Ｃ−１６Ｘ１０”’ ／’Ｃ−４Ｘ １０−’
／’Ｃとなり、Ｃｕが線膨張係数の小さい（ＡΩｍｏｓ
ｓ Ｓ ｘ ）にサンドインチ状にはさまれ、その結果
Ｃｕの伸びを押えられる。このため、アセンブリマウン
トの際の熱履歴（３６゜℃Ｘ１０分）における絶縁板上
の電極５６ａ。
、絶縁板としてＡｎ２０３５１、絶縁板上の電極５２ａ
、５２ｂ、５６ａ、５６ｂにＣｕを用いると、Ｓｉ−Ｃ
ｕ−ＡＭ、Ｏ，となり、線膨張係数が各々３Ｘ１０”’
／”Ｃ−１６Ｘ１０”’ ／’Ｃ−４Ｘ １０−’
／’Ｃとなり、Ｃｕが線膨張係数の小さい（ＡΩｍｏｓ
ｓ Ｓ ｘ ）にサンドインチ状にはさまれ、その結果
Ｃｕの伸びを押えられる。このため、アセンブリマウン
トの際の熱履歴（３６゜℃Ｘ１０分）における絶縁板上
の電極５６ａ。
５６ｂとシリコンチップ２上の電極１ａ、ｌｂのパター
ンずれは従来の約−程度に低減されることになる。
ンずれは従来の約−程度に低減されることになる。
上述した様に、アセンブリプロセス上における工数低減
１歩留向上という意味で１本発明は従来の微細半田電極
構造に対して大きな利点をもつ。
１歩留向上という意味で１本発明は従来の微細半田電極
構造に対して大きな利点をもつ。
以上説明したことから明らかなように、本発明による半
導体装置によれば、実装面積を少なくでき、かつ放熱効
果を大ならしめるものが得られるようになる。
導体装置によれば、実装面積を少なくでき、かつ放熱効
果を大ならしめるものが得られるようになる。
第１図（ａ）、（ｂ）は、それぞれ本発明の一実施例で
あるＧＴＯに用いられるシリコンチップを示す斜視図お
よび断面図、第２図（ａ）、（ｂ）。 （ｃ）はそれぞれ本発明の一実施例であるＧＴＯに用い
られる電極取出用基板を示す上面図、側面図および下面
図、第３図（ａ）、（ｂ）、（Ｑ）はそれぞれ前記電極
取出用基板の各部における詳細断面図、第４図（ａ）、
（ｂ）、（ｃ）はそれぞれ前記第１図、第２図に示した
シリコンチップ電極取出用基板と外部取出電極を組み込
んだ構造を示す上面図、側面図、断面図、第５図は前記
シリコンチップ上の電極と前記電極取出用基板に形成さ
れた金属層を半田によって固着させた際の拡大説明図、
第６図は本発明の詳細な説明する説明図、第７図は本発
明の詳細な説明する説明図、第８図は従来のＧＴＯの一
例を示す構成図である。 １ａ・・・ゲート電極、１ｂ・・・カソード電極、５１
・・・絶縁板、５２ ａ 、 ５２ ｂ 、 ５６ ａ
、 ５６ ｂ −金属層、６１ａ、６１ｂ−スルホー
ル、５３ａ、５３ｂ・・・外部取出電極。
あるＧＴＯに用いられるシリコンチップを示す斜視図お
よび断面図、第２図（ａ）、（ｂ）。 （ｃ）はそれぞれ本発明の一実施例であるＧＴＯに用い
られる電極取出用基板を示す上面図、側面図および下面
図、第３図（ａ）、（ｂ）、（Ｑ）はそれぞれ前記電極
取出用基板の各部における詳細断面図、第４図（ａ）、
（ｂ）、（ｃ）はそれぞれ前記第１図、第２図に示した
シリコンチップ電極取出用基板と外部取出電極を組み込
んだ構造を示す上面図、側面図、断面図、第５図は前記
シリコンチップ上の電極と前記電極取出用基板に形成さ
れた金属層を半田によって固着させた際の拡大説明図、
第６図は本発明の詳細な説明する説明図、第７図は本発
明の詳細な説明する説明図、第８図は従来のＧＴＯの一
例を示す構成図である。 １ａ・・・ゲート電極、１ｂ・・・カソード電極、５１
・・・絶縁板、５２ ａ 、 ５２ ｂ 、 ５６ ａ
、 ５６ ｂ −金属層、６１ａ、６１ｂ−スルホー
ル、５３ａ、５３ｂ・・・外部取出電極。
Claims (1)
- １．主表面に異なる２種の電極が形成され、かつこれら
の各電極は複数に分割された細条形状をなす半導体チッ
プと、この半導体チップの上面に固着載置される電極取
出用絶縁板と、この電極取出用絶縁板の上面に固着され
る幅広の板材からなる２個の外部取出し電極とを具備し
、前記取出用絶縁板は、その半導体チップ側の面にて、
前記半導体チップ主表面の分割された各電極と当接接触
される第１の金属層と前記外部取出し電極側の面にて比
較的面積の広い２つの第２の金属層とがそれぞれ形成さ
れ、前記第１の金属層のうち前記半導体チップ上の一方
の種類の電極に当接接触される各金属層は前記電極取出
用絶縁基板に設けられたスルホールを介して前記第２の
金属層のうち一方の金属層に接続されているとともに、
前記第１の金属層のうち前記半導体チップ上の他方の種
類の電極に当接接触される各金属層は前記電極取出用絶
縁基板に設けられたスルホールを介して前記第２の金属
層のうち他方の金属層に接続されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7380685A JPS61231745A (ja) | 1985-04-08 | 1985-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7380685A JPS61231745A (ja) | 1985-04-08 | 1985-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61231745A true JPS61231745A (ja) | 1986-10-16 |
Family
ID=13528776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7380685A Pending JPS61231745A (ja) | 1985-04-08 | 1985-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61231745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452707A (zh) * | 2016-05-30 | 2017-12-08 | 英飞凌科技股份有限公司 | 含热、电性能改善的再分布结构的芯片载体及半导体器件 |
-
1985
- 1985-04-08 JP JP7380685A patent/JPS61231745A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452707A (zh) * | 2016-05-30 | 2017-12-08 | 英飞凌科技股份有限公司 | 含热、电性能改善的再分布结构的芯片载体及半导体器件 |
| CN107452707B (zh) * | 2016-05-30 | 2020-12-08 | 英飞凌科技股份有限公司 | 含热、电性能改善的再分布结构的芯片载体及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299600B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR900008973B1 (ko) | 다층 반도체장치 | |
| US7157799B2 (en) | Semiconductor die package including carrier with mask and semiconductor die | |
| US20180053737A1 (en) | Power semiconductor device | |
| US20070235886A1 (en) | Semiconductor die packages using thin dies and metal substrates | |
| JP2023033351A (ja) | 半導体装置 | |
| JPS6355213B2 (ja) | ||
| US7847316B2 (en) | Semiconductor device and its manufacture | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US11728237B2 (en) | Semiconductor device with a supporting member and bonded metal layers | |
| US20230238307A1 (en) | Dual-side cooling semiconductor packages and related methods | |
| WO2020255663A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US6906410B2 (en) | Semiconductor device and method for manufacturing same | |
| US7368380B2 (en) | Method of manufacturing semiconductor device | |
| JP3314768B2 (ja) | 半導体装置及びその製造方法 | |
| JP5098630B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011077187A (ja) | 半導体装置 | |
| US20050012117A1 (en) | Power MOSFET, power MOSFET packaged device, and method of manufacturing power MOSFET | |
| JPS61231745A (ja) | 半導体装置 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP3036256B2 (ja) | 半導体装置 | |
| US20220415764A1 (en) | Semiconductor device | |
| WO2023106151A1 (ja) | 半導体装置 | |
| WO2021172015A1 (ja) | 半導体装置 |