DE102020125371A1 - Package mit Pad, welches eine offene Aussparung hat - Google Patents

Package mit Pad, welches eine offene Aussparung hat Download PDF

Info

Publication number
DE102020125371A1
DE102020125371A1 DE102020125371.0A DE102020125371A DE102020125371A1 DE 102020125371 A1 DE102020125371 A1 DE 102020125371A1 DE 102020125371 A DE102020125371 A DE 102020125371A DE 102020125371 A1 DE102020125371 A1 DE 102020125371A1
Authority
DE
Germany
Prior art keywords
pad
package
electronic component
spacer body
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020125371.0A
Other languages
English (en)
Inventor
Adrian Lis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020125371.0A priority Critical patent/DE102020125371A1/de
Priority to US17/487,682 priority patent/US20220102299A1/en
Priority to CN202111152284.2A priority patent/CN114334884A/zh
Publication of DE102020125371A1 publication Critical patent/DE102020125371A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/37198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/37199—Material of the matrix
    • H01L2224/372—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37224—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/37198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/37298—Fillers
    • H01L2224/37299—Base material
    • H01L2224/37386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Package (100), welches eine elektronische Komponente (102), welche eine erste Hauptoberfläche (104) mit einem elektrisch leitfähigen ersten Pad (106) hat, wobei das erste Pad (106) eine offene Aussparung (108) hat, und einen Abstandskörper (110) aufweist, welcher auf dem ersten Pad (106) montiert ist und zumindest einen Teil der offenen Aussparung (108) überbrückt.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf Packages und Verfahren zum Herstellen eines Packages.
  • Beschreibung des Stands der Technik
  • Packages können als typischerweise eingekapselte elektronische Komponenten mit elektrischen Verbindungen bezeichnet werden, welche sich aus der Einkapselung heraus erstrecken. Zum Beispiel können Packages mit einer elektronischen Peripherie verbunden werden, zum Beispiel auf eine gedruckte Leiterplatte montiert werden, oder auf eine Wärmesenke montiert werden und via Konnektoren mit einem größeren System verbunden werden.
  • Packaging-Kosten sind ein bedeutender Antrieb für die Industrie. Damit hängen die Performance, die Dimensionen und die Zuverlässigkeit zusammen. Die verschiedenen Packaging-Lösungen sind vielfältig und müssen die Anforderungen einer bestimmten Anwendung erfüllen.
  • Insbesondere Packages mit Leistungshalbleiterchips können während des Betriebs eine beträchtliche Wärmemenge erzeugen. Dies kann die Zuverlässigkeit und die Performance einschränken.
  • Zusammenfassung
  • Es mag ein Bedarf für ein Package mit einer geeigneten Zuverlässigkeit und Performance bestehen.
  • Gemäß einer beispielhaften Ausführungsform eines ersten Aspekts der Offenbarung ist ein Package bereitgestellt, welches eine elektronische Komponente, welche eine erste Hauptoberfläche mit einem elektrisch leitfähigen ersten Pad hat, wobei das erste Pad eine offene Aussparung hat, und einen Abstandskörper aufweist, welcher auf dem ersten Pad montiert ist, und zumindest einen Teil der offenen Aussparung überbrückt.
  • Gemäß noch einer anderen beispielhaften Ausführungsform des ersten Aspekts der Offenbarung ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein Bereitstellen einer elektronischen Komponente, welche eine erste Hauptoberfläche mit einem elektrisch leitfähigen ersten Pad hat, wobei das erste Pad eine offene Aussparung hat, und ein Montieren eines Abstandskörpers auf das erste Pad aufweist, so dass der Abstandskörper zumindest einen Teil der offenen Aussparung überbrückt.
  • Gemäß einer beispielhaften Ausführungsform eines zweiten Aspekts der Offenbarung ist ein Package bereitgestellt, welches eine elektronische Komponente, welche eine erste Hauptoberfläche mit einem elektrisch leitfähigen ersten Pad hat, wobei das erste Pad eine offene Aussparung hat, und einen Abstandskörper aufweist, welcher eine weitere offene Aussparung hat und so auf dem ersten Pad montiert ist, dass die offene Aussparung des ersten Pads teilweise oder vollständig mit der offenen Aussparung des Abstandskörpers überlappt (insbesondere damit fluchtet).
  • Gemäß einer anderen beispielhaften Ausführungsform des zweiten Aspekts der Offenbarung ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein Bereitstellen einer elektronischen Komponente, welche eine erste Hauptoberfläche mit einem elektrisch leitfähigen ersten Pad hat, wobei das erste Pad eine offene Aussparung hat, und das Montieren eines Abstandskörpers, welcher eine weitere offene Aussparung hat, auf dem ersten Pad aufweist, so dass die offene Aussparung des ersten Pads zumindest teilweise mit der offenen Aussparung des Abstandskörpers überlappt.
  • Gemäß einer beispielhaften Ausführungsform eines dritten Aspekts der Offenbarung ist ein Package bereitgestellt, welches eine elektronische Komponente mit einem elektrisch leitfähigen ersten Pad aufweist, welches eine offene Aussparung hat, und mit einem elektrisch leitfähigen zweiten Pad, wobei das zweite Pad so angeordnet ist, dass es entlang der offenen Aussparung (insbesondere entlang eines gesamten Randes des ersten Pads, welches die offene Aussparung begrenzt) im Wesentlichen äquidistant von dem ersten Pad beabstandet ist.
  • Gemäß einer anderen beispielhaften Ausführungsform des dritten Aspekts der Offenbarung ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein Bereitstellen einer elektronischen Komponente mit einem elektrisch leitfähigen ersten Pad, welches eine offene Aussparung hat, und mit einem elektrisch leitfähigen zweiten Pad, und ein Anordnen des zweiten Pads aufweist, so dass es entlang der offenen Aussparung im Wesentlichen äquidistant von dem ersten Pad beabstandet ist.
  • Gemäß einer beispielhaften Ausführungsform des ersten Aspekts ist ein Package bereitgestellt, bei welchem ein Abstandshalter zum elektrischen und/oder thermischen Verbinden einer elektronischen Komponente in einem Package zum Überbrücken einer Aussparung eines zugeordneten Pads angeordnet ist, auf welchem der Abstandshalter montiert ist. Als Folge kann eine räumliche Bedeckung des Pads mittels des Abstandshalters vergrößert werden, was auch das elektrische und/oder thermische Koppeln der elektronischen Komponente verstärkt. Gleichzeitig kann das Pad der elektronischen Komponente vorteilhaft mit der offenen Aussparung versehen sein, welche effizient Bestückungs- und/oder belastungsbezogene Kurzschlüsse zwischen verschiedenen Pads der elektronischen Komponente verhindert, mittels eines Verbindungsmaterials (zum Beispiel ein Lötmittel), welches zum Verbinden der elektronischen Komponente in dem Package verwendet wird, insbesondere mit dem Abstandshalter. Somit kann die Anforderung eines sehr präzisen Bestückungsvorgangs gelockert werden. Gleichzeitig können die elektrischen und/oder thermischen Kopplungseigenschaften der elektronischen Komponente verbessert werden, da die Überbrückungskonfiguration des Abstandshalters eine größere Abstandshalteroberfläche mit einer einfachen Abstandshaltergeometrie kombinieren kann.
  • Gemäß einer beispielhaften Ausführungsform des zweiten Aspekts ist ein Package bereitgestellt, bei welchem ein Pad einer elektronischen Komponente und ein zugeordneter Abstandshalter beide mit einer zumindest teilweise miteinander übereinstimmenden offene Aussparung Geometrie versehen sein können. In anderen Worten können die offenen Aussparungen des Abstandshalters und des Pads in einer Linie sein (insbesondere ohne ein Überbrücken der Pad-Aussparung mittels des Abstandshalters). Eine solche offene Aussparung-Geometrie von sowohl dem Pad als auch dem Abstandshalter kann unerwünschte elektrische Kurzschlüsse zwischen verschiedenen Pads der elektronischen Komponente mittels Verbindungsmaterials zuverlässig verhindern. Indem der Abstandshalter mit einer angepassten offene Aussparung-Geometrie konfiguriert ist, welche der offene Aussparung-Geometrie des Pads folgen kann, kann die elektrische und/oder thermische Kopplungsoberfläche zwischen dem Pad und dem Abstandshalter vergrößert werden, während gleichzeitig der Abstandshalter klein und folglich das Package leichtgewichtig und kompakt gehalten werden kann.
  • Gemäß einer beispielhaften Ausführungsform des dritten Aspekts ist ein Package bereitgestellt, bei welchem eine offene Aussparung eines ersten Pads und eine Position und eine Form eines zweiten Pads so eingestellt oder abgestimmt sind, dass ein fast konstanter Abstand zwischen dem ersten Pad und dem zweiten Pad entlang einer Ausdehnung der offenen Aussparung des ersten Pads sichergestellt ist. Eine solche im Wesentlichen äquidistante Designregel kann das Risiko von unerwünschten elektrischen Kurzschlüssen zwischen dem ersten und dem zweiten Pad der elektronischen Komponente mittels eines Verbindungsmaterials signifikant unterdrücken, welches das erste Pad mit einem Abstandshalter verbindet, und kann dadurch die elektrische und/oder thermische Zuverlässigkeit des Packages verstärken.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen der Packages und der Verfahren erläutert.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere eine elektronische Vorrichtung bezeichnen, welche eine oder mehrere elektronische Komponenten aufweisen kann, welche zum Beispiel auf einem Träger montiert sind, wobei der Träger aus einem einzelnen Teil, mehreren Teilen, welche via eine Einkapselung oder andere Package-Komponenten verbunden sind, oder eine Teilbaugruppe von Trägern aufweist oder daraus besteht. Die Bestandteile des Packages können optional zumindest teilweise mittels einer Einkapselung eingekapselt sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (zum Beispiel einen Transistor), eine passive elektronische Vorrichtung (zum Beispiel eine Kapazität oder eine Induktanz oder einen ohmschen Widerstand), einen Sensor (zum Beispiel ein Mikrofon, einen Lichtsensor oder einen Gassensor), einen Aktuator (zum Beispiel einen Lautsprecher), und ein Mikroelektromechanisches System (MEMS) umfassen. Insbesondere kann die elektronische Komponente ein Halbleiterchip sein, welcher zumindest ein integriertes Schaltkreiselement (zum Beispiel eine Diode oder einen Transistor) in einem Oberflächenabschnitt davon hat. Die elektronische Komponente kann ein nacktes Plättchen sein oder kann bereits verpackt oder eingekapselt sein. Halbleiterchips, welche gemäß beispielhaften Ausführungsformen implementiert sind, können zum Beispiel in Siliziumtechnologie, Galliumnitrid-Technologie, Siliziumcarbid-Technologie, etc. gebildet sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Abstandskörper“ insbesondere einen elektrisch und/oder thermisch leitfähigen Körper bezeichnen, welcher zum vertikalen Beabstanden eines Pads einer elektronischen Komponente in Bezug auf ein Substrat oder eine äußere Hauptoberfläche des Packages konfiguriert ist, während er das elektrische und/oder das thermische Koppeln der elektronischen Komponente in dem Package fördert. In einer Ausführungsform können elektrischer Strom oder elektrische Signale zwischen dem mit dem Abstandshalter verbundenen Pad der elektronischen Komponente und dem Abstandshalter fließen. Zusätzlich oder alternativ kann Wärme, welche mittels der elektronischen Komponente während des Betriebs des Packages erzeugt wird, mittels des Abstandskörpers thermisch weg von der elektronischen Komponente und aus dem Package geleitet werden. Es ist ebenfalls möglich, dass der Abstandshalter eine elektrische Clip-Funktion bereitstellt, d. h. als ein elektrisches Verbindungselement dient, welches die elektronische Komponente mit einem anderen elektrisch leitfähigen Körper des Packages elektrisch verbindet, zum Beispiel einem elektrisch leitfähigen Träger (zum Beispiel ein Leiterrahmen oder ein direkt-Kupfer-Bonding (DCB) Substrat).
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „offene Aussparung (englisch: open notch)“ insbesondere eine Einkerbung oder eine Furche bezeichnen, welche sich in das erste Pad bzw. den Abstandskörper erstreckt, und welche in Richtung einer Umgebung des ersten Pads oder des Abstandskörpers offen oder freiliegend ist. Insbesondere kann eine offene Aussparung-artige Vertiefung (englisch: recess) mittels einer kontinuierlichen Randlinie oder einem Randbereich des ersten Pads oder des Abstandskörpers begrenzt sein und kann in Richtung einer Umgebung des ersten Pads bzw. des Abstandskörpers geöffnet sein. Zum Beispiel kann das erste Pad verschiedene Abschnitte aufweisen, welche die Aussparung von verschiedenen Seiten teilweise begrenzen. Die verschiedenen Abschnitte können voneinander beabstandet sein oder auf eine elektrisch leitfähige Weise integral verbunden sein, um eine Äquipotentialfläche zu bilden. Zum Beispiel kann die Aussparung an der offenen Seite ungeschlossen sein und ein anderes Pad (insbesondere ein Gate Pad) kann benachbart zu der offenen Aussparung des ersten genannten Pads (insbesondere ein Source Pad) angeordnet sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Abstandskörper, welcher zumindest einen Teil der offenen Aussparung des ersten Pads der elektronischen Komponente überbrückt“ insbesondere bezeichnen, dass der Abstandskörper die offene Aussparung des ersten Pads der elektronischen Komponente bedeckt oder überlappt, ohne einen direkten physischen Kontakt zwischen dem Abstandskörper und einer unteren Oberfläche der elektronischen Komponente in dem Überbrückungsbereich.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „die offene Aussparung des ersten Pads überlappt sich zumindest teilweise mit der offenen Aussparung des Abstandskörpers“ insbesondere bezeichnen, dass die offene Aussparung des Abstandskörpers sich teilweise oder vollständig über den räumlichen Bereich erstreckt, welcher mittels der offenen Aussparung des ersten Pads definiert ist. In einer Ausführungsform mag kein Abstandshalter-Material in einer Draufsicht in dem räumlichen Bereich sichtbar sein, welcher mittels der gesamten offenen Aussparung des ersten Pads der elektronischen Komponente definiert ist. In einer Ausführungsform mag kein Abstandshalter-Material in einer Draufsicht in einem Teilabschnitt des räumlichen Bereichs sichtbar sein, welcher mittels der offenen Aussparung des ersten Pads der elektronischen Komponente definiert ist, wohingegen Abstandshalter-Material in der Draufsicht in einem anderen Teilabschnitt des räumlichen Bereichs sichtbar sein kann, welcher mittels der offenen Aussparung des ersten Pads definiert ist.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „zweites Pad, welches so angeordnet ist, dass es entlang der offenen Aussparung im Wesentlichen äquidistant von dem ersten Pad beabstandet ist“ insbesondere bezeichnen, dass kürzeste Abstände zwischen Rändern, welche das erste Pad und das zweite Pad begrenzen, exakt oder zumindest im Wesentlichen entlang der Ausdehnung der offenen Aussparung des ersten Pads identisch sein können. Zum Beispiel können die einzelnen Abstände sich von einem durchschnittlichen Abstandswert (d. h. gemittelt über die Ausdehnung der offenen Aussparung des ersten Pads) um nicht mehr als ±20 %, insbesondere um nicht mehr als ±10 %, bevorzugt um nicht mehr als ±5 % unterscheiden.
  • Eine Kernidee von beispielhaften Ausführungsformen kann es sein, ein Package bereitzustellen, welches einen oder mehrere Abstandshalter für ein besonderes Chipdesign verwendet, um eine chipartige elektronische Komponente in dem Package zu verbinden, insbesondere mit einem oberen Substrat des Packages. In einer Ausführungsform kann ein Abstandshalter mit einer verschiedenen Form (zum Beispiel eine rechteckige Form) als eine Form des Source Pads (zum Beispiel eine im Wesentlichen rechteckige Form mit einer offenen Aussparung) der elektronischen Komponente implementiert sein. Als Folge kann der Abstandshalter einen oder mehrere dielektrische (zum Beispiel Polyimid) Bereiche auf der elektronischen Komponente überbrücken. Auf eine synergistische Weise kann eine solche Ausführungsform mit einer anderen Ausführungsform kombiniert werden, bei welcher eine elektronische Komponente bereitgestellt ist, welche ein Source Pad mit der offenen Aussparung (zum Beispiel eine V-förmige oder trapezförmige Vertiefung) benachbart zu einem (zum Beispiel mehreckigen) Gate Pad hat. Bei einer solchen Konfiguration kann der Abstand von Source zu Gate so eingestellt sein, dass er im Wesentlichen oder vollständig identisch entlang des Padrandes ist, welcher die Aussparung begrenzt. Dies kann auf vorteilhafte Weise unerwünschte Kurzschlüsse zwischen Source und Gate unwahrscheinlich machen und kann dadurch die elektrische Zuverlässigkeit des Packages verbessern. Zusätzlich oder alternativ zu der Überbrückungskonfiguration des Abstandshalters versus das Source Pad kann der Abstandshalter auch mit einer offenen Aussparung versehen sein, zum Erhöhen der Kompaktheit des Packages.
  • In einer Ausführungsform kann sich der Abstandskörper an einem oder mehreren Rändern des ersten Pads über das erste Pad hinaus erstrecken oder darüber hinausstehen, zusätzlich oder alternativ zu dem seitlichen Überstand des Abstandshalters über die offene Aussparung des ersten Pads. Ein solches Überdimensionieren des Abstandshalters kann die thermische Performance des Packages weiter verbessern.
  • In einer Ausführungsform hat die erste Hauptoberfläche einen elektrisch isolierenden Bereich bei oder in der offenen Aussparung. Der elektrisch isolierende Bereich kann auch das erste Pad (und ein zweites Pad, falls vorhanden, auf derselben Hauptoberfläche der elektronischen Komponente) umgeben. Dies kann die Zuverlässigkeit eines dielektrischen Entkoppelns zwischen dem ersten Pad und einem zweiten Pad der elektronischen Komponente verbessern.
  • In einer Ausführungsform überbrückt der Abstandskörper die offene Aussparung ohne einen physischen Kontakt mit dem elektrisch isolierenden Bereich. Auch indem der direkte Kontakt zwischen dem Abstandskörper und dem elektrisch isolierenden Bereich vermieden wird, kann die Bildung von unerwünschten elektrisch leitfähigen Pfaden in dem Package verhindert werden.
  • In einer Ausführungsform ist der Abstandskörper thermisch leitfähig und/oder elektrisch leitfähig. Zum Beispiel kann der Abstandskörper eine thermische Leitfähigkeit von zumindest 50 W/mK haben. Wenn der Abstandskörper aus einem thermisch leitfähigen Material ist, kann er signifikant zu der Ableitung der Wärme aus dem Package beitragen, welche mittels der elektronischen Komponente erzeugt wird. Wenn er aus einem elektrisch leitfähigen Material ist, kann elektrischer Strom und/oder können elektrische Signale zwischen der elektronischen Komponente und dem Abstandskörper geleitet werden. Bevorzugt hat der Abstandskörper eine Wärmeableitungsfunktion und eine elektrische Funktion im Rahmen der Gesamtfunktionalität des Packages.
  • In einer Ausführungsform ist der Abstandskörper auf eine thermisch leitfähige und/oder elektrisch leitfähige Weise auf dem ersten Pad der elektronischen Komponente montiert. Insbesondere kann Wärme und/oder Strom zwischen dem Abstandskörper und einem aktiven Halbleiterbereich der elektronischen Komponente mittels des ersten Pads geleitet werden.
  • In einer Ausführungsform ist der Abstandskörper auf dem ersten Pad mittels einem aus der Gruppe montiert, bestehend aus Löten (insbesondere Diffusionslöten), Sintern, Schweißen und Kleben (insbesondere unter Verwendung eines elektrisch leitfähigen Klebers). Andere Verbindungstechniken können ebenso implementiert sein.
  • In einer Ausführungsform haben das erste Pad und eine Montageoberfläche des Abstandskörpers verschiedene geometrische Formen. Dies erhöht die Designfreiheit beim Konfigurieren des Packages für eine bestimmte Anwendung.
  • In einer anderen Ausführungsform haben das erste Pad und eine Montageoberfläche des Abstandskörpers identische geometrische Formen, insbesondere denselben Umriss (engl: outline). Mittels Bildens des ersten Pads und der Montageoberfläche mit entsprechend geformten Umrissen können die Wärmeleitung und die Elektrizität zwischen dem Abstandskörper und dem ersten Pad präzise angepasst oder eingestellt werden. Das Gewicht und die Dimensionen des Packages können klein gehalten werden, indem der Abstandskörper ausreichend klein gehalten wird.
  • In einer Ausführungsform hat das erste Pad einen rechteckigen Abschnitt, welcher (insbesondere integral) mit einem ersten Fortsatzabschnitt (zum Beispiel einem sich verjüngenden Abschnitt) und einem zweiten Fortsatzabschnitt (zum Beispiel einem weiteren sich verjüngenden Abschnitt) verbunden ist, wobei die Fortsatzabschnitte mittels der offenen Aussparung voneinander beabstandet sind. Der rechteckige Abschnitt kann eine einzelne integrale Struktur sein oder kann eine Mehrzahl von verbundenen oder nicht verbundenen einzelnen Teilstrukturen umfassen. Das Vorsehen von zwei sich gegenüberliegenden Fortsatzabschnitten kann zu der Definition der offenen Aussparung beitragen und kann dadurch eine vorteilhafte Anordnung von verschiedenen Pads mit einem im Wesentlichen gleichen Abstand entlang der Ausdehnung der offenen Aussparung unterstützen.
  • Bei einer Ausführungsform ist eine Montageoberfläche des Abstandskörpers rechteckig. Dies kann es ermöglichen, den Abstandskörper mit einem geringen Aufwand herzustellen, zum Beispiel als ein würfelförmiger Metallblock.
  • Bei einer Ausführungsform ist der Abstandskörper auf jedem montiert von zumindest einem Teil des (insbesondere im Wesentlichen dem gesamten) rechteckigen Abschnitts, zumindest einem Teil des (insbesondere im Wesentlichen dem gesamten) ersten Fortsatzabschnitts, und zumindest einem Teil des (insbesondere im Wesentlichen dem gesamten) zweiten Fortsatzabschnitts. Als Ergebnis kann eine äußerst ausgeprägte thermische und/oder elektrische Kopplung zwischen dem Abstandskörper und der elektronischen Komponente hergestellt werden. Dies kann die Bildung von Hotspots stark unterdrücken und kann dadurch die Zuverlässigkeit und die Performance des Packages verbessern.
  • Bei einer Ausführungsform ist die offene Aussparung gemäß zumindest einem aus der Gruppe geformt, bestehend aus gerundet (zum Beispiel halbkreisförmig), trapezförmig (insbesondere basierend auf einer trapezförmigen Verjüngung nach innen und bevorzugt als ein symmetrisches oder regelmäßiges Trapez), im Wesentlichen V-förmig, im Wesentlichen U-förmig, und rechteckig geformt. Andere Formen der offenen Aussparung des ersten Pads sind möglich.
  • Bei einer Ausführungsform hat die elektronische Komponente ein elektrisch leitfähiges zweites Pad auf der ersten Hauptoberfläche. Das erste Pad und das zweite Pad können koplanar sein und elektrisch voneinander entkoppelt sein.
  • Bei einer Ausführungsform ist das zweite Pad neben der offenen Aussparung angeordnet. Insbesondere kann das zweite Pad außerhalb der offenen Aussparung, jedoch Letzterer gegenüberliegend angeordnet sein. Mit einer solchen Geometrie kann eine kompakte Konfiguration mit einer dennoch zuverlässigen dielektrischen Entkopplung zwischen dem ersten und dem zweiten Pad erreicht werden. Insbesondere kann ein minimaler Abstand zwischen dem ersten Pad und dem zweiten Pad kleiner als 3 mm, insbesondere kleiner als 1,5 mm sein. Zum Beispiel kann der minimale Abstand zwischen dem ersten Pad und dem zweiten Pad mindestens 300 pm, insbesondere mindestens 600 µm sein.
  • Bei einer Ausführungsform ist das zweite Pad so angeordnet, dass es entlang der gesamten offenen Aussparung im Wesentlichen äquidistant von dem ersten Pad beabstandet ist. Äußerst vorteilhaft kann dies übermäßig kleine Abstände zwischen dem ersten und dem zweiten Pad vermeiden. Mittels äquidistanten Beabstandens des ersten und des zweiten Pads voneinander mit einem im Wesentlichen konstanten Abstand zwischen gegenüberliegenden Rändern des ersten und des zweiten Pads kann sichergestellt werden, dass das Verbindungsmedium (zum Beispiel Lötmittel oder Kleber), welches den Abstandskörper mit dem ersten Pad verbindet, nicht unbeabsichtigter Weise bis zu dem zweiten Pad fließt. Folglich kann ein unerwünschtes Kurzschließen zwischen den Pads unterdrückt werden.
  • Bei einer Ausführungsform ist das zweite Pad gemäß zumindest einem aus der Gruppe geformt, bestehend aus einer kreisförmigen Form, und einer mehreckigen Form, insbesondere einer rechteckigen Form, einer sechseckigen Form, und einer achteckigen Form. Andere Formen sind allerdings möglich.
  • Bei einer Ausführungsform erstreckt sich der Abstandskörper nicht über das zweite Pad. Dies stellt sicher, dass eine zuverlässige elektrische Isolation zwischen dem ersten Pad und dem zweiten Pad nicht mittels des Abstandskörpers beeinträchtigt wird.
  • Bei einer Ausführungsform hat die elektronische Komponente ein elektrisch leitfähiges drittes Pad auf einer zweiten Hauptoberfläche, welche der ersten Hauptoberfläche gegenüberliegt. Auch das dritte Pad kann zur Wärmeableitung und/oder zum elektrischen Signal- oder Leistungstransport in dem Package beitragen. Bevorzugt bedeckt das dritte Pad im Wesentlichen die gesamte zweite Hauptoberfläche.
  • Bei einer Ausführungsform ist die elektronische Komponente ein Halbleiterleistungschip. Insbesondere bei Halbleiterleistungsanwendungen sind eine effiziente Wärmeableitung und eine hohe Stromführfähigkeit, sowie eine hohe Performance und hohe Zuverlässigkeit von größtem Vorteil. Die oben beschriebene Konfiguration des ersten und des zweiten Pads sowie des Abstandskörpers stellen somit eine signifikante Verbesserung von Halbleiter-Leistungspackages bereit.
  • Bei einer Ausführungsform ist die elektronische Komponente konfiguriert, während des Betriebs einen vertikalen Stromfluss zu erfahren. Insbesondere kann der elektrische Strom zwischen einem Pad auf einer unteren Hauptoberfläche der elektronischen Komponente durch das Halbleitermaterial der elektronischen Komponente zu einem anderen Pad an einer oberen Hauptoberfläche der elektronischen Komponente fließen.
  • Bei einer Ausführungsform ist die elektronische Komponente ein Transistorchip. Somit kann die elektronische Komponente eine Transistorfunktionen bereitstellen, kann insbesondere als ein Feldeffekttransistor oder als ein Bipolartransistor betrieben werden. Allerdings kann die elektronische Komponente auch eine andere elektronische Funktionalität bereitstellen, zum Beispiel eine Diodenfunktionalität.
  • Bei einer Ausführungsform kann die erste Hauptoberfläche der elektronischen Komponente ein erstes Pad haben, welches als ein Source Pad konfiguriert ist und kann ein zweites Pad haben, welches als ein Gate Pad konfiguriert ist. Die gegenüberliegende andere Hauptoberfläche der elektronischen Komponente kann ein drittes Pad haben, welches als ein Drain Pad konfiguriert ist.
  • Bei einer Ausführungsform weist das Package ein unteres Substrat auf, auf welchem die elektronische Komponente montiert ist. Im Kontext der vorliegenden Anmeldung kann der Begriff „unteres Substrat“ oder „Träger“ insbesondere eine (bevorzugt, aber nicht notwendigerweise elektrisch leitfähige) Stützstruktur bezeichnen, welche als eine mechanische Stütze für die eine oder die mehreren elektronischen Komponenten dient, und welche auch zu der elektronischen Verbindung zwischen der elektronischen Komponente(n) und der Peripherie des Packages beitragen kann. In anderen Worten kann das untere Substrat oder der Träger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen. Ein unteres Substrat oder Träger kann ein einzelnes Teil, mehrere Teile, welche via eine Einkapselung oder andere Package-Komponenten verbunden sind, oder eine Teilbaugruppe von Trägern aufweisen oder daraus bestehen.
  • Bei einer Ausführungsform weist das Package ein oberes Substrat auf, welches auf dem Abstandskörper montiert ist. Das obere Substrat kann zu einem Kühlen der elektronischen Komponente während des Betriebs des Packages beitragen.
  • Bei einer Ausführungsform weist zumindest eines von dem unteren Substrat und dem oberen Substrat eine thermisch leitfähige und elektrisch isolierende Lage auf, welche an beiden gegenüberliegenden Hauptoberflächen davon mit einer jeweiligen elektrisch leitfähigen Schicht bedeckt ist. Somit kann jedes der Substrate einen Stapel aufweisen, welcher eine zentrale elektrisch isolierende und thermisch leitfähige Schicht umfasst (zum Beispiel eine Keramikschicht), welche an beiden gegenüberliegenden Hauptoberflächen mittels einer jeweiligen elektrisch leitfähigen Schicht (zum Beispiel eine Kupferschicht oder eine Aluminiumschicht, wobei die jeweilige elektrisch leitfähige Schicht eine kontinuierliche oder eine strukturierte Schicht sein kann) bedeckt ist. Zum Beispiel kann ein solches stapelartiges Substrat ein direkt Kupfer Bonding (DCB) Substrat und ein direkt Aluminium Bonding (DAB) Substrat sein. Allerdings kann jedes Substrat auch als aktives Metall Löt- (AMB; englisch: active metal brazing) Substrat oder als strukturierte Metallplatte (zum Beispiel ein Leiterrahmen) konfiguriert sein.
  • Das Bereitstellen von sowohl einem thermisch äußerst leitfähigen unteren Substrat und einem thermisch äußerst leitfähigen oberen Substrat kann es ermöglichen, eine doppelseitige Kühlarchitektur herzustellen.
  • Bei einer Ausführungsform weist das Package einen elektrisch leitfähigen Verbindungskörper (zum Beispiel einen Leiter eines Leiterrahmens) auf, welcher mittels des Abstandskörpers, welcher als ein elektrisch leitfähiger Clip konfiguriert ist, mit dem ersten Pad elektrisch gekoppelt ist. Daher kann der Abstandskörper synergistisch auch als ein Clip wirken. Ein solcher clipartiger Abstandskörper kann insbesondere zum elektrischen Koppeln eines Pads der elektronischen Komponente mit einem elektrisch leitfähigen Verbindungskörper konfiguriert sein, welcher bei einer anderen vertikalen Ebene als das Pad angeordnet ist.
  • Bei einer Ausführungsform weist das Package eine Einkapselung auf, welche zumindest einen Teil der elektronischen Komponente und zumindest einen Teil des Abstandskörpers einkapselt. Zum Beispiel kann eine solche Einkapselung eine Formmasse oder eine weiche Einkapselung sein. Im Kontext der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes und bevorzugt thermisch leitfähiges Material bezeichnen, welches zumindest einen Teil der elektronischen Komponente und zumindest einen Teil des Abstandskörpers umgibt, um einen mechanischen Schutz, eine elektrische Isolation, und optional einen Beitrag zur Wärmeableitung während des Betriebs bereitzustellen.
  • Bei einer Ausführungsform ist eine Montageoberfläche des Abstandskörpers größer als eine Fläche des ersten Pads. Ein solches Überdimensionieren des Abstandskörpers kann die Fähigkeit des Abstandskörpers verstärken, Wärme (und Elektrizität) zu übertragen und kann vorteilhaft zum Unterdrücken von Hotspots beitragen.
  • Bei einer Ausführungsform ist das zweite Pad gemäß zumindest einem aus der Gruppe geformt, bestehend aus einer abgerundeten, insbesondere kreisförmigen, und eckigen, insbesondere einer sechseckigen oder achteckigen Form. Während andere Geometrien des zweiten Pads möglich sind, kann es vorteilhaft sein, die Umrisse des ersten und des zweiten Pads so einzustellen, dass ein konstanter Zwischenraum dazwischen erreicht wird, um ein dielektrisches Entkoppeln zwischen den Pads zuverlässig aufrecht zu erhalten.
  • Bei einer Ausführungsform ist das erste Pad als eine rechteckige Metallschicht mit der offenen Aussparung gebildet, welche sich in eine Seite, insbesondere in eine kurze Seite, der rechteckigen Metallschicht erstreckt. Eine solche Padgeometrie ist besonders vorteilhaft, um eine geeignete elektrische Zuverlässigkeit zu erreichen.
  • Bei einer Ausführungsform sind eine äußere Oberfläche des ersten Pads und des zweiten Pads aus dem gleichen Material. Dies kann verschiedene Möglichkeiten für eine Pad-Verbindung ermöglichen, zum Beispiel mittels Lötens oder Drahtbondens. Das zweite Pad kann insbesondere mittels einem von einer Lötstruktur, einem Bonddraht, und einem Clip elektrisch kontaktiert sein.
  • Bei einer Ausführungsform weist das Package eine Mehrzahl von elektronischen Komponenten auf. Somit kann das Package eine oder mehrere elektronische Komponenten (zum Beispiel zumindest eine passive Komponente, zum Beispiel einen Kondensator, und zumindest eine aktive Komponente, zum Beispiel einen Halbleiterchip) aufweisen.
  • Bei einer Ausführungsform weist die zumindest eine elektronische Komponente zumindest eines aus der Gruppe auf, bestehend aus einem Controller-Schaltkreis, einem Treiberschaltkreis, und einem Leistungshalbleiter-Schaltkreis. All diese Schaltkreise können in einen Halbleiterchip oder getrennt in verschiedenen Chips integriert sein. Zum Beispiel kann eine korrespondierende Leistungshalbleiteranwendung mittels des/der Chips realisiert sein, wobei integrierte Schaltkreiselemente eines solchen Leistungshalbleiterchips zumindest einen Transistor (insbesondere einen MOSFET, Metalloxid Halbleiter Feldeffekttransistor), zumindest eine Diode, etc. aufweisen können. Insbesondere können Schaltkreise hergestellt werden, welche eine Halbbrückenfunktion, eine Vollbrückenfunktion etc. erfüllen.
  • Bei einer Ausführungsform ist das Package als ein Leistungswandler konfiguriert, insbesondere eines von einem AC/DC Leistungswandler und einem DC/DC Leistungswandler. Allerdings können auch andere elektronische Anwendungen, zum Beispiel Inverter, etc. möglich sein.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, d.h. ein Siliziumsubstrat verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert sein.
  • Ferner verwenden beispielhafte Ausführungsformen Standard-Halbleiterverarbeitungstechnologien, zum Beispiel geeignete Ätztechnologien (einschließlich isotropischer und anisotropischer Ätztechnologien, besonders Plasmaätzen, Trockenätzen, Nassätzen), Strukturiertechnologien (welche lithographische Masken involvieren können), Abscheidungstechnologien (zum Beispiel chemische Dampfabscheidung (CVD), plasmaverstärkte chemische Dampfabscheidung (PECVD), Atomlagenabscheidung (ALD), Sputtern, etc.).
  • Die obigen und andere Ziele, Merkmale und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, zusammen mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen bereitzustellen, und welche einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen.
  • In den Zeichnungen:
    • 1 zeigt eine Draufsicht einer Vorform eines Packages gemäß einer beispielhaften Ausführungsform.
    • 2 zeigt eine Draufsicht eines Packages gemäß 1 nach dem Montieren eines Abstandskörpers.
    • 3 zeigt eine Draufsicht eines Packages nach dem Montieren eines Abstandskörpers gemäß einer anderen beispielhaften Ausführungsform.
    • 4 zeigt eine Draufsicht einer Vorform eines Packages gemäß irgendeiner von 1 bis 3, welche einen aktiven Bereich einer elektronischen Komponente des Packages zeigt.
    • 5 zeigt eine dreidimensionale Ansicht eines Packages mit einer elektronischen Komponente und einem Abstandskörper zwischen einem unteren Substrat und einem oberen Substrat gemäß einer anderen beispielhaften Ausführungsform.
    • 6 zeigt eine Querschnittsansicht eines Packages mit einem clipartigen Abstandskörper gemäß einer anderen beispielhaften Ausführungsform.
    • 7 zeigt eine Draufsicht eines Packages gemäß einer anderen beispielhaften Ausführungsform.
    • 8 zeigt eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • 9 zeigt eine Querschnittsansicht eines Packages gemäß noch einer anderen beispielhaften Ausführungsform.
    • 10 bis 12 zeigen verschiedene Konfigurationen von Source Pads und Gate Pads mit im Wesentlichen äquidistanten Abstand entlang einer offenen Aussparung des Source Pads gemäß beispielhaften Ausführungsformen.
  • Ausführliche Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen ausführlicher mit Bezug auf die Figuren beschrieben werden, werden einige allgemeine Überlegungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
  • Herkömmlich kann ein Abstandshalter oben auf einer Vorderseite eines Halbleiterchips montiert sein. Bei einem solchen herkömmlichen Design kann der Halbleiterchip mit einem rechteckigen Source Pad versehen sein. Die Abstandshaltergeometrie kann bei einem solchen herkömmlichen Design mit der rechteckigen Form übereinstimmen. Der Abstandshalter kann auf das Source Pad des Halbleiterchips so gelötet sein, dass der rechteckige Abstandshalter mit der Form des Pads übereinstimmt.
  • Allerdings kann ein solches herkömmliches Design das Risiko für bestückungs- oder belastungsbezogene Kurzschlüsse zwischen einem Gate Pad und dem Source Pad mit sich bringen, falls Verbindungsmaterial, zum Beispiel eine Lötpaste, unbeabsichtigt das Gate Pad kontaktiert. Daher ist herkömmlich ein sehr präziser Bestückungsvorgang erforderlich, um feste Abstände zwischen Gate und Source sicherzustellen. Um die Bestückungsdesignregeln zu lockern muss der Abstand zwischen den benachbarten Pads vergrößert werden. Dies kann herkömmlich die Kompaktheit des Packages begrenzen.
  • Gemäß einer beispielhaften Ausführungsform kann ein Abstandshalter (welcher in einer Ausführungsform als ein Clip konfiguriert sein kann) einen oder mehrere elektrisch isolierende (zum Beispiel Imid) Bereiche auf der Vorderseite der elektronischen Komponente überbrücken. Als Folge kann es verzichtbar sein, Abstandshalter notwendigerweise mit einer Form bereitzustellen, welche die gleiche wie eine Form des Source Pads ist, und vice versa. Dies stellt einem Frontend-Designer in Bezug auf das Chip-Layout einen größeren Freiheitsgrad bereit. Insbesondere kann ein Abstandshalter bereitgestellt sein, welcher die elektrisch isolierenden Bereiche auf dem Chip überbrückt und nur mit einem metallisierten Padbereich verbindet. Insbesondere kann eine solche Konfiguration sicherstellen, dass Wärme von der chipartigen elektronischen Komponente auf eine äußerst effiziente Weise in den oberen Teil des Packages oder des Moduls übertragen wird. Auf vorteilhafte Weise können lokale Hotspots reduziert oder sogar vermieden werden. Folglich kann das Package oder das Modul bei höheren Stromzuständen betrieben werden, falls die Wärmeableitung besser ist, so dass eine verbesserte Performance erreicht werden kann. Ein Produktivitätsertragsverlust, welcher von nicht verbundenen Vorderseitensegmenten oder einer Abstandshalter-Fehlanpassung resultiert, kann reduziert werden.
  • Auf vorteilhafte Weise kann ein Chipdesign der elektronischen Komponente, welche ein Source Pad mit einer offenen Aussparung und ein Gate Pad aufweist, welches in dem Bereich der offenen Aussparung in Bezug auf das Source Pad im Wesentlichen äquidistant beabstandet ist, ein Clip-Bonden ohne das Erfordernis von Hochpräzision Pick and Place Werkzeugen ermöglichen. Ein solches Chipdesign kann auch das Verhältnis des aktiven Bereichs zur Gesamtfläche erhöhen oder sogar maximieren. Darüber hinaus kann die chipartige elektronische Komponente so gestaltet werden, dass sie verschiedene Verfahren zum Gate-Bonden ermöglicht. Insbesondere kann ein Dünndraht-Gate-Bonden eine umsetzbare Option werden.
  • Genauer kann eine beispielhafte Ausführungsform eine Verbindung einer Vorderseite einer chipartigen elektronischen Komponente mit einem Abstandskörper bei Anwendungen mit zum Beispiel doppelseitig gekühlten Packages oder Modulen ermöglichen. Ein solches Package mit einer doppelseitigen Kühlung kann einen Stapel der elektronischen Komponente und des Abstandshalters zwischen einem unterseitigen ersten Träger (insbesondere ein direkt Kupfer Bonding (DCB) Substrat) und einem oberseitigen zweiten Träger (insbesondere ein weiteres direkt Kupfer Bonding (DCB) Substrat) aufweisen. Dies kann eine verbesserte Wärmeübertragung aus aktiven Bereichen auf der halbleiterchipartigen elektronischen Komponente sicherstellen, insbesondere zu einer Oberseite des Packages durch den Abstandshalter.
  • Gemäß beispielhaften Ausführungsformen muss die Form der Vorderseiten-Metallisierung des Halbleiterchips nicht notwendigerweise mit der Form des Abstandshalters übereinstimmen, so dass ein hoher Freiheitsgrad für das Chipdesign erzielt werden kann. Ferner kann ein stabiler Produktionsertrag mit Abstandshalter-Löten etabliert werden.
  • Besonders wenn Siliziumcarbid (SiC) Chips eingesetzt werden, können mittels beispielhaften Ausführungsformen signifikante Vorteile erzielt werden. Siliziumcarbid Chips können vergleichsweise klein sein (können zum Beispiel eine Oberfläche von weniger als 30 mm2 haben), so dass es äußerst vorteilhaft sein kann, dass solche Halbleiterchips so ausgeprägt wie möglich mit aktiven Bereichen bedeckt sind. Insbesondere SiC Metalloxid Halbleiter Feldeffekttransistoren (MOSFETs) können gemäß beispielhaften Ausführungsformen vorteilhaft hergestellt werden. Weiters kann vorteilhaft ein zusätzlicher Raum für Gate Kontakte der elektronischen Komponente gegeben sein. Im Gegensatz zu einem herkömmlichen Abstandshalter-Design können beispielhafte Ausführungsformen Hotspots vermeiden, was vorteilhaft zu einer erhöhten Leistungsausgabe und/oder reduzierten Verlusten führen kann. Gleichzeitig beeinträchtigen beispielhafte Ausführungsformen kein Herstellungskonzept und relevante Parameter (zum Beispiel hergestellte Einheiten pro Stunde und Ausbeute). Darüber hinaus sind beispielhafte Ausführungsformen mit der Verbindung von Package-Komponenten mittels einem oder mehreren Clips kompatibel. Ferner kann ein Package mit einer verbesserten Zuverlässigkeit und/oder Leistungsausgabe erhalten werden. Darüber hinaus kann ein reduzierter Forschungs- und Entwicklungsaufwand hinsichtlich eines höheren Freiheitsgrads für das Chip-Layout erzielt werden. Ferner kann die beschriebene Konfiguration es vorteilhaft ermöglichen, ein günstiges Verhältnis von aktiver Fläche zu Gesamtfläche zu erzielen, so dass Packages hergestellt werden können, welche kleinere Halbleiterchips verwenden als in herkömmlichen Designs.
  • Bei einer Ausführungsform kann eine offene Aussparung des Source Pads in einer kurzen Seite eines im Wesentlichen rechteckigen Pads gebildet sein. Auf vorteilhafte Weise ist ein solches Design symmetrisch entlang der langen Seite des im Wesentlichen, jedoch nicht vollständig rechteckigen, Pad-Designs. Dies kann eine geeignete thermische und elektrische Zuverlässigkeit und eine hohe Performance des Packages sicherstellen.
  • 1 zeigt eine Draufsicht einer Vorform eines Packages 100 gemäß einer beispielhaften Ausführungsform. 2 zeigt eine Draufsicht eines Packages 100 gemäß 1 nach dem Montieren eines Abstandskörpers 110.
  • Das Package 100 von 2 weist eine elektronische Komponente 102 auf, welche vorteilhaft als ein Halbleiterchip verkörpert sein kann, zum Beispiel hergestellt in Silizium oder Siliziumcarbid Technologie. Die elektronische Komponente 102 kann ein Transistorchip sein, genauer ein MOSFET Chip. Zusätzlich oder alternativ kann die elektronische Komponente 102 eine verschiedene elektronische Funktionalität haben, kann zum Beispiel als isoliertes Gate Bipolartransistor (IGBT), Diode, etc. verkörpert sein.
  • 1 und 2 zeigen eine obere erste Hauptoberfläche 104 der elektronischen Komponente 102 mit einem elektrisch leitfähigen ersten Pad 106 mit einer offenen Aussparung 108. Das erste Pad 106 ist hier als Source Pad verkörpert. Darüber hinaus hat die erste Hauptoberfläche 104 einen elektrisch isolierenden Bereich 112 bei der offenen Aussparung 108, und welcher das erste Pad 106 umgibt. Genauer und wie in 1 gezeigt ist, kann das erste Pad 106 mehrere (in der gezeigten Ausführungsform drei) Padabschnitte 106a, 106b, 106c umfassen. Die benachbarten Padabschnitte 106a/106b, 106b/106c können optional mittels eines jeweiligen dielektrischen Netzes 152 einer elektrisch isolierenden Oberfläche 150 des elektrisch isolierenden Bereichs 112 (zum Beispiel aus Polyimid) getrennt sein. Die dielektrischen Netze 152 können sich vertikal über die Padabschnitte 106a, 106b, 106c hinaus erstrecken, können vertikal damit fluchten, oder können sogar vertikal in Bezug auf die Padabschnitte 106a, 106b, 106c zurückgesetzt sein. Wie gezeigt, können die Padabschnitte 106a, 106b rechteckig sein, wohingegen der Padabschnitt 106c des ersten Pads 106 die offene Aussparung 108 an einer Seite haben kann, welche den Padabschnitten 106a, 106b abgewandt ist. Die offene Aussparung 108 ist hier als eine trapezförmige Aussparung in dem Padabschnitt 106c verkörpert, welcher einem zweiten Pad 120 zugewandt ist, welches auf der gleichen ersten Hauptoberfläche 104 der elektronischen Komponente 102 gebildet ist. Bevorzugt sind eine äußere Oberfläche des ersten Pads 106 und des zweiten Pads 120 aus dem gleichen Material. Das zweite Pad 120 ist hier als Gate Pad der elektronischen Komponente 102 konfiguriert. Genauer wird die offene Aussparung 108 von einer kontinuierlichen Randlinie des ersten Pads 106 begrenzt und ist in Richtung einer Umgebung des ersten Pads 106 und in Richtung des zweiten Pads 120 geöffnet.
  • Wie in 2 gezeigt ist, ist ein Abstandskörper 110 auf dem ersten Pad 106 montiert. Bevorzugt ist der Abstandskörper 110 elektrisch und thermisch leitfähig und sollte aus einem Material sein, welches mit dem ersten Pad 106 verbindbar ist. Zum Beispiel kann der Abstandskörper 110 aus Kupfer, Aluminium, AlSiC, oder irgendeinem elektrisch und thermisch leitfähigen Verbundmaterial sein. Vorteilhaft ist das Material des Abstandskörpers 110 lötbar. Bevorzugt ist der Abstandskörper 110 auf das erste Pad 106 gelötet (zum Beispiel mittels Diffusionslötens). Alternativ kann die Verbindung des Abstandskörpers 110 mit dem ersten Pad 106 der elektronischen Komponente 102 mittels Sinterns, Schweißens oder Klebens (bevorzugt unter Verwendung eines elektrisch leitfähigen Klebers) bewerkstelligt werden. Während des Betriebs des Packages 100 kann elektrischer Strom zwischen dem ersten Pad 106 und dem Abstandskörper 110 geleitet werden. Ferner kann Wärme, welche mittels der elektronischen Komponente 102 während des Betriebs erzeugt wird, aus dem Package 100 via den Abstandskörper 110 abgeleitet werden.
  • Bei der Konfiguration von 2 kann der Abstandskörper 110 als ein würfelförmiger Block mit einer rechteckigen Grundfläche verkörpert sein, welcher mit dem ersten Pad 106 der elektronischen Komponente 102 verbunden ist. Wie ebenfalls in 2 gezeigt ist, ist die rechteckige Grundfläche des Abstandskörpers 110 so auf das erste Pad 106 montiert, dass ein Teil der offenen Aussparung 108 überbrückt ist. Genauer ist die Grundfläche des Abstandskörpers 110 direkt auf einen Hauptteil des ersten Pads 106 gelötet und bedeckt oder überspannt einen Hauptteil der offenen Aussparung 108 des ersten Pads 106. Dadurch ist ein Abschnitt (genauer ein unterer Abschnitt gemäß 2) der Grundfläche des Abstandskörpers 110 elektrisch und thermisch mit den Fortsatzabschnitten 116, 118 des ersten Pads 106 gekoppelt, zwischen welchen die offene Aussparung 108 gebildet ist. Ein Boden der offenen Aussparung 108 ist mittels dielektrischen Materials der elektrisch isolierenden Oberfläche 150 der elektronischen Komponente 102 begrenzt. Es ist kein direkter physischer Kontakt zwischen der Grundfläche des Abstandskörpers 110 und der elektrisch isolierenden Oberfläche 150 in dem Bereich der offenen Aussparung 108 hergestellt. Somit überbrückt der Abstandskörper 110 die offene Aussparung 108 ohne einen physischen Kontakt mit dem elektrisch isolierenden Bereich 112. Zusätzlich zu dem Überbrücken der offenen Aussparung 108 ist der Abstandskörper 110 auf im Wesentlichen einem gesamten rechteckigen Abschnitt 114, beinahe dem gesamten ersten Fortsatzabschnitt 116 und beinahe dem gesamten zweiten Fortsatzabschnitt 118 des ersten Pads 106 montiert, um dadurch eine hocheffiziente elektrische und thermische Kopplung zwischen der elektronischen Komponente 102 und dem Abstandskörper 110 sicherzustellen. Folglich ist eine rechteckige Montageoberfläche des Abstandskörpers 110 größer als eine Fläche des ersten Pads 106. Mittels des Überbrückens, was indirekt eine ausreichend große Kontaktfläche zwischen dem Abstandskörper 110 und dem ersten Pad 106 sicherstellt, kann das beschriebene Aussparung-Design des ersten Pads 106 ohne eine ausgeprägte Bildung von Hotspots realisiert werden. Wie in 2 mit dem Bezugszeichen 154 gezeigt, kann eine gemäßigte Bildung von Hotspots unterhalb der Fortsatzabschnitte 116, 118 des ersten Pads 106 auftreten. Allerdings mögen solche Hotspots 154 nicht sehr ausgeprägt sein, da der thermisch leitfähige Abstandskörper 110 mit seiner rechteckigen Grundfläche auch Hauptteile der Fortsatzabschnitte 116, 118 kontaktiert. Somit kann die Bildung von stark erwärmten Abschnitten vermieden werden, sogar ohne das Erfordernis, von einer einfachen würfelförmigen Geometrie des Abstandskörpers 110 abzuweichen. Daher kann der Abstandskörper 110 von 2 auf einfache Weise hergestellt werden und kann dennoch eine gute Wärmeableitung von der elektronischen Komponente 102 während des Betriebs des Packages 100 sicherstellen. Dies kann gefördert werden mittels des Herstellens des ersten Pads 106 und einer Montageoberfläche des Abstandskörpers 110 mit verschiedenen geometrischen Formen.
  • Wie am besten in 1 zu sehen ist, hat das erste Pad 106 einen rechteckigen Abschnitt 114 (welcher die gesamten Padabschnitte 106a, 106b und einen Teil des Padabschnitts 106c umfasst), welcher mit dem ersten Fortsatzabschnitt 116 und dem zweiten Fortsatzabschnitt 118 (welche beide mittels eines anderen Teils des Padabschnitts 106c gebildet sind) verbunden ist. Wie gezeigt ist, sind die Fortsatzabschnitte 116, 118 mittels der offenen Aussparung 108 beabstandet. Die offene Aussparung 108 des ersten Pads 106 ist mittels gegenüberliegender Ränder der Fortsatzabschnitte 116, 118 und mittels eines horizontalen Randes des Padabschnitts 106c begrenzt. Gemäß 1 und 2 sind die gegenüberliegenden Ränder der Fortsatzabschnitte 116, 118 gerade und geneigt, wohingegen der zusätzliche Rand des Padabschnitts 106c, welcher die Aussparung begrenzt, horizontal angeordnet ist. Hinsichtlich dieser Konfiguration ist die offene Aussparung 108 in der dargestellten Ausführungsformen trapezförmig.
  • Wie bereits vorangehend erwähnt, hat die elektronische Komponente 102 zusätzlich ein elektrisch leitfähiges zweites Pad 120 auf der ersten Hauptoberfläche 104. Wie gezeigt ist, ist das zweite Pad 120 neben der offenen Aussparung 108 angeordnet. Genauer und äußerst vorteilhaft ist das zweite Pad 120 so angeordnet, dass es entlang der gesamten Ausdehnung der offenen Aussparung 108 im Wesentlichen äquidistant von dem ersten Pad 106 beabstandet ist. In anderen Worten ist ein Abstand, d, zwischen dem ersten Pad 106 und dem zweiten Pad 120 entlang der aussparungsbezogenen gegenüberliegenden Abschnitte des ersten Pads 106 und des zweiten Pads 120 exakt oder fast der gleiche. In anderen Worten ist der Source-zu-Gate Abstand an jeder Position der gleiche. Zum Beispiel kann der Abstand, d, im Bereich von 100 µm bis 3 mm sein, insbesondere im Bereich von 500 µm bis 2 mm, zum Beispiel 900 µm. Solche Abstände, d, können zuverlässig verhindern, dass Lötmaterial (welches zum Kontaktieren des ersten Gate Pads 106 mit dem Abstandskörper 110 vorübergehend fließfähig wird) bis zu dem zweiten Pad 120 fließt. Daher kann die Bildung von unerwünschten elektrisch leitfähigen Pfaden zuverlässig verhindert werden. Eine resultierende zuverlässige elektrische Isolation zwischen dem Source Pad 106 und dem Gate Pad 120 ist für Hochstromanwendungen äußerst vorteilhaft.
  • Um den im Wesentlichen äquidistanten Abstand zwischen dem ersten Pad 106 von dem zweiten Pad 120 in dem Bereich der offenen Aussparung 108 sicherzustellen, ist das zweite Pad 120 mit einer achteckigen Form versehen. In dem Bereich der offenen Aussparung 108 sind sowohl die offene Aussparung 108 als auch das zweite Pad 120 von drei geraden und abgewinkelten Abschnitten (108a, 108b, 108c, und 120a, 120b, 120c) begrenzt, wobei korrespondierende Paare (108a und 120a, 108b und 120b, und 108c und 120c) der Abschnitte der offenen Aussparung 102 und des zweiten Pads 120 parallel zueinander sind. Eine solche im Wesentlichen äquidistante Designregel kann das Risiko von unerwünschten elektrischen Kurzschlüssen zwischen dem ersten Pad 106 und dem zweiten Pad 120 der elektronischen Komponente 102 mittels eines Lötmaterials signifikant unterdrücken, welches das erste Pad 106 mit dem Abstandskörper 110 verbindet. Dies kann die elektrische Zuverlässigkeit des Packages 100 verbessern. Mittels der überbrückenden Anordnung des Abstandskörpers 110, wie mittels des Bezugszeichen 156 in 2 dargestellt ist, kann die Bildung von Hotspots 154, welche aus dem gezeigten Chipdesign resultieren, synergistisch so unterdrückt werden, dass auch eine gute thermische Zuverlässigkeit und Performance erreicht werden können.
  • Wie in 2 gezeigt ist, erstreckt sich der Abstandskörper 110 nicht bis zu und über das zweite Pad 120 und hält daher das zweite Pad 120 für eine elektrische Verbindung frei, zum Beispiel unter Verwendung eines Bonddrahts (nicht gezeigt).
  • Obwohl dies nur schematisch in 1 und 2 gezeigt ist, kann die elektronische Komponente 102 ein elektrisch leitfähiges drittes Pad (siehe Bezugszeichen 122 in 6) auf einer zweiten Hauptoberfläche (siehe Bezugszeichen 124 in 6) der elektronischen Komponente 102 haben, welche der ersten Hauptoberfläche 104 gegenüberliegt. Das dritte Pad kann als Drain Pad der transistorchipartigen elektronischen Komponente 102 konfiguriert sein. Die elektronische Komponente 102 kann somit als ein Halbleiterleistungschip mit einer MOSFET Funktionalität konfiguriert sein. Vorteilhaft ist die MOSFETartige elektronische Komponente 102 konfiguriert, einen vertikalen Stromfluss während des Betriebs zu erfahren, d. h. durch das Halbleitermaterial der elektronischen Komponente 102 in eine Richtung rechtwinklig zu der Papierebene von 1 und 2.
  • Somit stellt die Ausführungsform, welche in 1 sowie in 2 gezeigt ist, einen überdimensionierten Abstandskörper 110 bereit, zum Fördern der thermischen Performance mit einem einfachen Abstandshalter-Design. Dies ermöglicht es, beinahe das gesamte Source Pad 106 mit seiner trapezförmigen (oder V-förmigen) offenen Aussparung 108 mit dem Abstandskörper 110 zu verbinden, während eine einfache rechteckige Form des Abstandskörpers 110 realisiert ist. Das offene Aussparung-Design des ersten Pads 106 der elektronischen Komponente 102 ist mit dem würfelförmigen Design des Abstandskörpers 110 perfekt kompatibel. Die Imid-Fläche des elektrisch isolierenden Bereichs 112 in der offenen Aussparung 108 kann mittels des Abstandskörpers 110 überbrückt werden (und wird dadurch nicht mittels des Abstandskörpers 110 beeinträchtigt). Dieses überdimensionierte Design des Abstandskörpers 110 kann die Hotspot-Fläche effizient reduzieren, d. h. die Fläche gemäß Bezugszeichen 154, ohne eine direkte Verbindung zu dem Abstandskörper 110. Eine solche Reduzierung der Hotspot-Fläche kann zum Beispiel annäherungsweise 50 % sein. Als Folge des beschriebenen Designs des ersten Pads 106 und des Abstandskörpers 110 kann Wärme effizient in den oberen Teil des Moduls oder Packages 100 in eine nach oben gerichtete Richtung übertragen werden, welche rechtwinklig zu der Papierebene von 2 ist. Ferner involviert die technische Implementierung der beschriebenen Ausführungsform auf vorteilhafte Weise keine signifikante Komplexität in der Herstellungsarchitektur. Während der überdimensionierte Abstandskörper 110 auch auf die Fortsatzabschnitte 116, 118 des Abstandskörpers 110 gelötet werden kann, kann der Abstandskörper 110 lokal das Imid-Material des elektrisch isolierenden Bereichs 112 überbrücken (d. h. mag hier nicht verlötet sein). Die vergrößerte Kontaktfläche zwischen dem Abstandskörper 110 und dem ersten Pad 106 kann mehr Wärme ableiten und kann daher einen höheren Ausgabestrom ermöglichen. Eine gute Abstimmung ist erzielt zwischen dem gezeigten Chip-Design mit dem im Wesentlichen konstanten Gate-Source Abstand (d) und dem überdimensionierten und überbrückenden Abstandshalter-Design. Als weiterer Vorteil kann die Implementierung eines überdimensionierten Abstandskörpers 110 sogar eine verbesserte Positionierung während des Lötens zeigen. Beim Herstellen der Packages 100 gemäß 2 kann eine gesteigerte Ausbeute erreicht werden.
  • Zum Beispiel kann der würfelförmige Abstandskörper 110 mit räumlichen Dimensionen von 5,1 mm x 3,0 mm x 1,0 mm versehen sein. Ein solcher Abstandskörper 110 kann die drei Segmente oder Abschnitte 106a, 106b, 106c des Source-artigen ersten Pads 106 im Wesentlich vollständig bedecken. Der Abstandskörper 110 kann auf der chipartigen elektronischen Komponente 102 symmetrisch positioniert sein. Die trapezförmige oder V-förmigen Imid-Aussparung 108 nahe an dem zweiten Pad 120 (welches als Gate Pad konfiguriert ist) kann mittels des Abstandskörpers 110 teilweise oder vollständig überbrückt sein. Bei einer Draufsicht des Packages 100 kann der überdimensionierte Abstandskörper 110 seitlich in die offene Aussparung 108 hervorstehen. Mit einem solchen Package-Design kann eine gute Ausbeute erreicht werden.
  • 3 zeigt eine Draufsicht eines Packages 100 nach dem Montieren eines Abstandskörpers 110 gemäß einer anderen beispielhaften Ausführungsform.
  • Die Ausführungsform von 3 unterscheidet sich von der Ausführungsform von 2 durch eine kleinere Abmessung des Abstandskörpers 110. Der Abstandskörper 110 mit seiner rechteckigen unteren Oberfläche bedeckt gemäß 3 nicht die Fortsatzabschnitte 116, 118 des ersten Pads 106. Folglich sind die Hotspots 154 gemäß 3 ausgeprägter im Vergleich mit 2. Allerdings kann das Package 100 gemäß 3 kompakter hergestellt werden als dasjenige gemäß 2, aufgrund des kleineren Abstandskörpers 110. Falls ein Betrieb mit einer moderaten Leistung oder elektrischem Strom in einer Anwendung ausreichend ist, kann ein Package 100 gemäß 3 eine kompakte und leichtgewichtige Wahl sein.
  • Wie 3 ebenfalls entnommen werden kann, kann diese Ausführungsform auch als elektronische Komponente 102 einen Siliziumcarbid Chip mit einem im Wesentlichen rechteckigen Source Pad 106 mit offener Aussparung 108 implementieren, um entlang der offenen Aussparung 108 einen konstanten Abstand, d, zwischen dem Source Pad 106 und dem Gate Pad 120 bereitzustellen. Dieses Chipdesign kann sicherstellen, dass der Abstand zwischen dem Source Pad 106 und dem Gate Pad 120 entlang des Umfangs des vertieften, ausgesparten oder gefurchten Teils des Source Pads 106 konstant ist. Dies kann mittels des Einführens eines eckigen Gate Pads 120 (zum Beispiel mit einem sechseckigen oder achteckigen Umriss), oder alternativ mit einem runden Gate Pad (in 3 nicht gezeigt) realisiert werden. Die Vertiefung in dem Source Pad 106 ermöglicht es, der gleichen Geometrie ähnlich zu sein, wobei dadurch der Abstand, d, konstant gehalten wird.
  • 4 zeigt eine Draufsicht einer Vorform des Packages 100 gemäß 3 und zeigt insbesondere einen aktiven Bereich 158 der elektronischen Komponente 102 des Packages 100. Das Konfigurieren des Gate Pads 120 mit der gezeigten Form kann die Verluste des aktiven Bereichs 158 der elektronischen Komponente 102 reduzieren, da ein Bereich unter dem Gate Pad 120 sich auf einen nicht-aktiven Bereich beziehen kann, d. h. außerhalb des aktiven Bereichs 158 angeordnet sein kann. Im Gegensatz dazu kann das Source Pad 106 auf dem aktiven Bereich 158 gebildet sein. Der aktive Bereich 158 der elektronischen Komponente 102 kann zu einem Bereich des Halbleiterkörpers korrespondieren, welcher zum Bilden des einen oder der mehreren integrierten Schaltkreiselemente der elektronischen Komponente 102 verarbeitet ist. Anschaulich repräsentiert der aktive Bereich 158 den Bereich der elektronischen Komponente 102, welcher während des Betriebs des Packages 100 warm wird.
  • Allgemeiner kann die Metallisierung des Gate Pads 120 aus dem gleichen Finish wie das Source Pad 106 sein. Dies kann verschiedene Möglichkeiten für die Gate Verbindung ermöglichen: das Gate Pad 120 kann gelötet und Kugel-Bond drahtgebondet werden. Indem eine runde oder fast runde (zum Beispiel achteckige) Form für das Gate Pad 120 verwendet wird, können Lötkugeln sogar auf dem Wafer Level auf dem Gate Pad 120 platziert werden. In diesem Fall kann das Gate Pad 120 auch mit einem Clip (nicht gezeigt) verbunden werden.
  • Wieder bezugnehmend auf 3 bedeckt der implementierte Abstandskörper 110 nicht die offene Aussparung 108 des Source Pads 106. Folglich ist ein signifikanter Abschnitt des aktiven Bereichs 158 der chipartigen elektronischen Komponente 102 nicht direkt mit dem Abstandskörper 110 gekoppelt (vergleiche 3 mit 4). Daher können gemäß 3 die Hotspots 154 ausgeprägter sein als im Vergleich mit der Ausführungsform von 2. Allerdings kann die lokale Überhitzung verhindert werden, indem die überdimensionierte Abstandshalter-Konfiguration von 2 implementiert wird und/oder indem die Leistungsausgabe des Moduls oder Packages 100 von 3 reduziert wird, was für bestimmte Anwendungen ausreichend sein kann.
  • Schlussfolgernd kann die Ausführungsform von 2 bevorzugt sein, wenn eine hohe thermische Performance und eine hohe Leistungsausgabe gewünscht sind. Die Ausführungsform von 3 kann bevorzugt sein, wenn eine kompakte und leichtgewichtige Konfiguration gewünscht ist. Beide Ausführungsformen bieten einen zuverlässigen Schutz gegen einen unerwünschten Fluss von Lötmittel zu dem Gate Pad 120, wenn das Source Pad 106 mit dem Abstandskörper 110 verbunden wird.
  • 5 zeigt eine dreidimensionale Ansicht eines Packages 100 mit einer elektronischen Komponente 102 und einem Abstandskörper 110 zwischen einem unteren Substrat 126 und einem oberen Substrat 128 gemäß einer anderen beispielhaften Ausführungsform. Wie 5 entnommen werden kann, kann die Konfiguration des Abstandskörpers 110, des ersten Pads 106, und des zweiten Pads 120 ähnlich wie in 2 sein. Allerdings ist es alternativ auch möglich, dass das Verhältnis zwischen dem Abstandskörper 110 und dem ersten Pad 106 gemäß 3 in der Ausführungsform von 5 implementiert ist.
  • Wie in 5 gezeigt ist, weist das Package 100 ein unteres Substrat 126 auf, auf welchem die elektronische Komponente 102 montiert ist. Ferner weist das Package 100 ein oberes Substrat 128 auf, welches auf dem Abstandskörper 110 montiert ist. Jedes von dem unteren Substrat 126 und dem oberen Substrat 128 kann eine zentrale thermisch leitfähige und elektrisch isolierende Lage 130 (insbesondere eine Keramikplatte) aufweisen, welche an beiden gegenüberliegenden Hauptoberflächen davon mit einer jeweiligen elektrisch leitfähigen Schicht 132, 134 (zum Beispiel eine strukturierte oder kontinuierliche Kupferschicht) bedeckt ist. Somit kann jedes der Substrate 126, 128 ein direkt Kupfer Bonding (DCB) Substrat sein. Alternativ kann jedes der Substrate 126, 128 als direkt Aluminium Bonding (DAB) Substrat, aktives Metall Löt- (AMB) Substrat, oder strukturierte Metallplatte (zum Beispiel ein Leiterrahmen) verkörpert sein.
  • Wie mit dem Bezugszeichen 160 in 5 gezeigt ist, kann jede der Verbindungen zwischen dem unteren Substrat 126 und der elektronischen Komponente 102, zwischen der elektronischen Komponente 102 und dem Abstandskörper 110, und zwischen dem Abstandskörper 110 und dem oberen Substrat 128 eine Lötverbindung sein.
  • Wie schematisch in 5 gezeigt ist, kann das Package 100 eine Einkapselung 138 aufweisen, welche zumindest einen Teil der elektronischen Komponente 102 und zumindest einen Teil des Abstandskörpers 110 einkapselt. Auch eines oder beide der Substrate 126, 128 kann mittels der Einkapselung 138 eingekapselt sein. Bevorzugt ist die Einkapselung 138 eine Formmasse. Alternativ kann die Einkapselung 138 eine weiche Vergussmasse (englisch: soft potting compound) sein. Optional kann die Formmasse mit funktionellen Partikeln versehen sein, zum Beispiel Keramikpartikel (zum Beispiel aus Aluminiumoxid, Aluminiumnitrid, Siliziumoxid, etc.) zum Verstärken der thermischen Leitfähigkeit der Einkapselung 138.
  • Die Architektur, welche in 5 dargestellt ist, stellt einen doppelseitig gekühltes (DSC) Modul oder Package 100 bereit. Somit kann Wärme, welche mittels der elektronischen Komponente 102 während des Betriebs des Packages 100 erzeugt wird, sowohl nach oben via das obere Substrat 128 als auch nach unten via das untere Substrat 126 aus dem Package 100 abgeleitet werden. Insbesondere ist die obere Seite des Abstandskörpers 110 mit der unteren Seite des oberen Substrats 128 verbunden. Dies ermöglicht eine Übertragung der Wärme von der chipartigen elektronischen Komponente 102 auch zu der oberen Seite. Durch diese Maßnahme kann die thermische Performance des Packages 100 signifikant verbessert werden, im Vergleich mit herkömmlichen Konzepten, bei welchen die Wärme nur durch die untere Seite des Moduls abgeleitet wird. Gemäß 5 verbindet der Abstandskörper 110 thermisch und elektrisch die elektronische Komponente 102 mit dem oberen Substrat 128. Dies kann sowohl einen Strom- als auch einen Wärmefluss entlang des Pfads elektronische Komponente 102-Abstandskörper 110-oberes Substrat 128 ermöglichen.
  • Zum Herstellen des Packages 100 von 5, welches zum doppelseitigen Kühlen konfiguriert ist, kann Lötpaste auf die elektronischen Komponenten 102 gedruckt werden, zum Beispiel unter Verwendung von Schablonen. Ein Pick and Place Vorgang kann dann die Abstandskörper 110 auf einem Lötmittel-Reservoir handhaben. Verschiedene Pick and Place Werkzeuge können für verschiedene Abstandshalter-Dimensionen implementiert sein. Ein Stapel, welcher das untere Substrat 126, die elektronische Komponente 102, den Abstandskörper 110, und das obere Substrat 128 umfasst, kann dann mittels Lötens miteinander verbunden werden.
  • 6 zeigt eine Querschnittsansicht eines Packages 100 mit einem clipartigen Abstandskörper 110 gemäß einer anderen beispielhaften Ausführungsform.
  • Gemäß 6 ist das Drain Pad 122 auf der unteren Seite der elektronischen Komponente 102 auf ein leiterrahmenartiges unteres Substrat 126 montiert, d. h. auf eine strukturierte Metallplatte. Genauer kann die elektronische Komponente 102 auf ein Die Pad des leiterrahmenartigen unteren Substrats 126 montiert sein. Das Gate Pad 120 auf der gegenüberliegenden Seite der elektronischen Komponente 102 ist mit einem Leiter des unteren Substrats 126 mittels eines Bonddrahts 162 elektrisch verbunden. Das Source Pad 106 auf der gleichen Seite der elektronischen Komponente 102 ist mit dem Abstandskörper 110 gekoppelt. Das Source Pad 106 kann mit einer offenen Aussparung 108 konfiguriert sein, zum Beispiel wie in 2 gezeigt ist. Die beschriebene Konfiguration ist in eine Einkapselung 138 eingekapselt, insbesondere einer Formmasse. Allerdings ist eine obere Oberfläche des Abstandskörpers 110 in Bezug auf die Einkapselung 138 freiliegend, um die Kühlung noch effizienter zu machen.
  • Ferner ist ein elektrisch leitfähiger Verbindungskörper 136 mit dem ersten Pad 106 mittels des Abstandskörpers 110 elektrisch gekoppelt. Anschaulich fungiert der Abstandskörper 110 damit gleichzeitig als ein elektrisch leitfähiger Clip. In der gezeigten Ausführungsform ist der elektrisch leitfähige Verbindungskörper 136 ein Leiter des leiterrahmenartigen unteren Substrats 126.
  • 7 zeigt eine Draufsicht eines Packages 100 gemäß einer anderen beispielhaften Ausführungsform.
  • Die Ausführungsform von 7 unterscheidet sich von der Ausführungsform von 2 insbesondere hinsichtlich der Konfiguration des Abstandskörpers 110. Während der Abstandskörper 110 gemäß 2 eine rechteckige Montageoberfläche hat, hat der Abstandskörper 110 von 7 eine offene Aussparung 109, welche mit der offenen Aussparung 108 des ersten Pads 106 fluchtet. Wie in 7 gezeigt ist, ist der Abstandskörper auf dem ersten Pad 106 so montiert, dass die offene Aussparung 108 des ersten Pads 106 sich überlappt mit und fluchtet mit der offenen Aussparung 109 des Abstandskörpers 110. In anderen Worten korrespondiert der Umriss des ersten Pads 106 im Wesentlichen mit dem Umriss des Abstandskörpers 110. Anstatt die offene Aussparung 108 zu überbrücken, bedeckt der Abstandskörper 110 von 7 im Wesentlichen das gesamte erste Pad 106 und ist frei davon, sich über den elektrisch isolierenden Bereich 112 zu erstrecken. In anderen Worten haben das erste Pad 106 und eine Montageoberfläche des Abstandskörpers 110 identische geometrische Formen. Insbesondere liegen die Fortsatzabschnitte 166, 168 des Abstandskörpers 110, zwischen welchen die offene Aussparung 109 gebildet ist, über den Fortsatzabschnitten 116, 118 des ersten Pads 106.
  • Anschaulich imitiert die im Wesentlichen rechteckige Geometrie des Abstandskörpers 110 mit seiner offenen Aussparung 109 die im Wesentlichen rechteckige Geometrie des Source Pads 106 mit seiner offenen Aussparung 108. Diese Abstandshalter-Konfiguration ist daher mit der Konfiguration des ersten Pads 106 perfekt kompatibel, welches die offene Aussparung 108 hat, in Verbindung mit dem zweiten Pad 120, welches von dem ersten Pad 106 entlang der offenen Aussparung 108 äquidistant beabstandet ist. Wie die offene Aussparung 108 ist auch die offene Aussparung 109 gemäß 7 trapezförmig.
  • Wie in 2 und 3 ist das erste Pad 106 von 7 als eine rechteckige Metallschicht gebildet, wobei ihre offene Aussparung 108 sich in eine kurze Seite der rechteckigen Metallschicht erstreckt. Entsprechend ist der Abstandskörper 110 von 7 als ein würfelförmiger Metallblock gebildet, wobei seine offene Aussparung 109 sich in eine kurze Seite des würfelförmigen Metallblocks erstreckt. In einer Draufsicht fluchten die offenen Aussparungen 108, 109 in Bezug aufeinander.
  • 8 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ähnlich wie in 5 weist das Package 100 von 8 ein unterseitiges keramikbasiertes Substrat 126 auf (zum Beispiel ein DCB oder ein AMB), auf welchem die elektronische Komponente 102 (zum Beispiel ein Silizium, Siliziumcarbid oder Galliumnitrid Halbleiterchip) montiert ist. Entsprechend weist das Package 100 von 8 ein oberseitiges keramikbasiertes Substrat 128 auf (zum Beispiel ein DCB oder ein AMB), welches auf dem Abstandskörper 110 montiert ist.
  • Wie mit dem Bezugszeichen 160 gezeigt ist, sind Verbindungsschichten (zum Beispiel aufweisend Diffusionslötmittel, Ag/Cu Sinter, haftfähiger Klebstoff) zwischen dem Substrat 126 und der elektronischen Komponente 102, zwischen der elektronischen Komponente 102 und dem Abstandskörper 110, und zwischen dem Abstandskörper 110 und dem Substrat 128 angeordnet.
  • 9 zeigt eine Querschnittsansicht eines Packages 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Das Package 100 von 9 weist einen elektrisch leitfähigen Verbindungskörper 136 auf, welcher mit dem ersten Pad 106 mittels des Abstandskörpers 110 elektrisch gekoppelt ist, welcher folglich als ein elektrisch leitfähiger Clip konfiguriert ist, zusätzlich zu seiner abstandshaltenden Funktion. Zum Beispiel kann der Abstandskörper 110 aus Kupfer sein. Was die Konfiguration des Substrats 126, der elektronischen Komponente 102, und der Verbindungsschichten 160 betrifft, wird auf die Beschreibung von 8 verwiesen.
  • 10 bis 12 zeigen verschiedene Konfigurationen von Source Pads 106 und Gate Pads 120 auf der gleichen Hauptoberfläche 104 einer elektronischen Komponente 102 mit einem im Wesentlichen konstanten Abstand, d, zwischen dem Source Pad 106 und dem Gate Pad 120 entlang der Ausdehnung der offenen Aussparung 108 des Source Pads 106 gemäß beispielhaften Ausführungsformen.
  • Bezugnehmend auf 10 hat das im Wesentlichen rechteckige Source Pad 106 eine rechteckige (insbesondere quadratische) Aussparung 108, in welcher ein rechteckiges (insbesondere quadratisches) Gate Pad 120 mit einem konstanten Abstand, d, zwischen einem Rand des Source Pads 106 und einem Rand des Gate Pads 120 entlang der Aussparung 108 angeordnet ist.
  • Bezugnehmend auf 11 hat das im Wesentlichen rechteckige Source Pad 106 eine dreieckige Aussparung 108, in welcher ein rechteckiges (insbesondere quadratisches) Gate Pad 120 mit einem konstanten Abstand, d, zwischen einem Rand des Source Pads 106 und einem Rand des Gate Pads 120 entlang der Aussparung 108 angeordnet ist.
  • Bezugnehmend auf 12 hat das im Wesentlichen rechteckige Source Pad 106 eine halbkreisförmige Aussparung 108, in welcher ein rundes Gate Pad 120 mit einem konstanten Abstand, d, zwischen einem Rand des Source Pads 106 und einem Rand des Gate Pads 120 entlang der Aussparung 108 angeordnet ist.
  • Es ist anzumerken, dass der Begriff „aufweisend“ keine anderen Elemente oder Merkmale ausschließt und „ein“ oder „eine“ keine Mehrzahl ausschließt. Auch können Elemente, welche in Zusammenhang mit verschiedenen Ausführungsformen beschrieben sind, kombiniert werden. Es ist ebenfalls anzumerken, dass Bezugszeichen nicht als einschränkend für den Schutzbereich der Ansprüche auszulegen sind. Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der stofflichen Zusammensetzung, der Mittel, der Verfahren, und der Schritte eingeschränkt sein, welche in der Beschreibung beschrieben sind. Entsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich derartige Prozesse, Maschinen, Herstellung, stoffliche Zusammensetzungen, Mittel, Verfahren, oder Schritte enthalten.

Claims (20)

  1. Ein Package (100), welches aufweist: • eine elektronische Komponente (102), welche eine erste Hauptoberfläche (104) mit einem elektrisch leitfähigen ersten Pad (106) hat, wobei das erste Pad (106) eine offene Aussparung (108) hat; und • einen Abstandskörper (110), welcher auf dem ersten Pad (106) montiert ist und zumindest einen Teil der offenen Aussparung (108) überbrückt.
  2. Ein Package (100), welches aufweist: • eine elektronische Komponente (102), welche eine erste Hauptoberfläche (104) mit einem elektrisch leitfähigen ersten Pad (106) hat, wobei das erste Pad (106) eine offene Aussparung (108) hat; und • einen Abstandskörper (110), welcher eine offene Aussparung (109) hat und welcher auf dem ersten Pad (106) so montiert ist, dass die offene Aussparung (108) des ersten Pads (106) sich zumindest teilweise mit der offenen Aussparung (109) des Abstandskörpers (110) überlappt.
  3. Das Package (100) gemäß Anspruch 1 oder 2, wobei die erste Hauptoberfläche (104) einen elektrisch isolierenden Bereich (112) an der offenen Aussparung (108) des ersten Pads (106) hat.
  4. Das Package (100) gemäß Anspruch 3, wobei der Abstandskörper (110) die offene Aussparung (108) des ersten Pads (106) ohne einen direkten physischen Kontakt mit dem elektrisch isolierenden Bereich (112) überlappt.
  5. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 4, aufweisend zumindest eines der folgenden Merkmale: wobei der Abstandskörper (110) thermisch leitfähig und/oder elektrisch leitfähig ist; wobei der Abstandskörper (110) auf eine thermisch leitfähige und/oder elektrisch leitfähige Weise auf dem ersten Pad (106) der elektronischen Komponente (102) montiert ist; wobei der Abstandskörper (110) auf dem ersten Pad (106) mittels einem aus der Gruppe montiert ist, bestehend aus Löten, Sintern, Schweißen und Kleben.
  6. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 5, wobei das erste Pad (106) und eine Montageoberfläche des Abstandskörpers (110) verschiedene geometrische Formen haben.
  7. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 5, wobei das erste Pad (106) und eine Montageoberfläche des Abstandskörpers (110) identische geometrische Formen haben.
  8. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 7, wobei das erste Pad (106) einen rechteckigen Abschnitt (114) hat, welcher mit einem ersten Fortsatzabschnitt (116) und einem zweiten Fortsatzabschnitt (118) verbunden ist, wobei die Fortsatzabschnitte (116, 118) mittels der offenen Aussparung (108) des ersten Pads (106) voneinander beabstandet sind.
  9. Das Package (100) gemäß irgendeinem der Ansprüche 1 oder 3 bis 8, wobei eine Montageoberfläche des Abstandskörpers (110) rechteckig ist.
  10. Das Package (100) gemäß Anspruch 8 oder 9, wobei der Abstandskörper (110) auf jedem montiert ist von zumindest einem Teil des, insbesondere im Wesentlichen dem gesamten, rechteckigen Abschnitts (114), zumindest einem Teil des, insbesondere im Wesentlichen dem gesamten, ersten Fortsatzabschnitts (116), und zumindest einem Teil des, insbesondere im Wesentlichen dem gesamten, zweiten Fortsatzabschnitts (118).
  11. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 10, wobei die offene Aussparung (108) des ersten Pads (106) in Übereinstimmung mit zumindest einem aus der Gruppe geformt ist, bestehend aus gerundet, trapezförmig, im Wesentlichen V-förmig, im Wesentlichen U-förmig, und rechteckig geformt.
  12. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 11, wobei die elektronische Komponente (102) ein elektrisch leitfähiges zweites Pad (120) auf der ersten Hauptoberfläche (104) hat.
  13. Das Package (100) gemäß Anspruch 12, aufweisend zumindest eines der folgenden Merkmale: wobei das zweite Pad (120) neben der offenen Aussparung (108) des ersten Pads (106) angeordnet ist; wobei das zweite Pad (120) so angeordnet ist, dass es entlang der offenen Aussparung (108) des ersten Pads (106) im Wesentlichen äquidistant von dem ersten Pad (106) beabstandet ist; wobei das zweite Pad (120) in Übereinstimmung mit zumindest einem aus der Gruppe geformt ist, bestehend aus einer runden Form und einer mehreckigen Form, insbesondere einer rechteckigen Form, einer sechseckigen Form, und einer achteckigen Form; wobei der Abstandskörper (110) sich nicht über das zweite Pad (120) erstreckt.
  14. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 13, wobei die elektronische Komponente (102) ein elektrisch leitfähiges drittes Pad (122) auf einer zweiten Hauptoberfläche (124) hat, welche der ersten Hauptoberfläche (104) gegenüberliegt.
  15. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 14, aufweisend zumindest eines der folgenden Merkmale: die elektronische Komponente (102) ist ein Halbleiter Leistungschip; die elektronische Komponente (102) ist für einen vertikalen Stromfluss während des Betriebs konfiguriert; die elektronische Komponente (102) ist ein Transistorchip; das erste Pad (106) ist ein Source Pad; das zweite Pad (120) ist ein Gate Pad; das dritte Pad (122) ist ein Drain Pad; das Package (100) weist ein unteres Substrat (126) auf, auf welchem die elektronische Komponente (102) montiert ist; das Package (100) weist ein oberes Substrat (128) auf, welches auf dem Abstandskörper (110) montiert ist; das Package (100) weist einen elektrisch leitfähigen Verbindungskörper (136) auf, welcher mit dem ersten Pad (106) mittels des Abstandskörpers (110) elektrisch gekoppelt ist, welcher als ein elektrisch leitfähiger Clip konfiguriert ist; das Package (100) weist eine Einkapselung (138) auf, welche zumindest einen Teil der elektronischen Komponente (102) und zumindest einen Teil des Abstandskörpers (110) einkapselt; wobei ein Bereich einer Montageoberfläche des Abstandskörpers (110) größer als eine Fläche des ersten Pads (106) ist.
  16. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • Bereitstellen einer elektronischen Komponente (102), welche eine erste Hauptoberfläche (104) mit einem elektrisch leitfähigen ersten Pad (106) hat, wobei das erste Pad (106) eine offene Aussparung (108) hat; und • Montieren eines Abstandskörpers (110) auf dem ersten Pad (106), so dass der Abstandskörper (110) zumindest einen Teil der offenen Aussparung (108) überbrückt.
  17. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • Bereitstellen einer elektronischen Komponente (102), welche eine erste Hauptoberfläche (104) mit einem elektrisch leitfähigen ersten Pad (106) hat, wobei das erste Pad (106) eine offene Aussparung (108) hat; und • Montieren eines Abstandskörpers (110), welcher eine offene Aussparung (109) hat, auf dem ersten Pad (106), so dass die offene Aussparung (108) des ersten Pads (106) sich zumindest teilweise mit der offenen Aussparung (109) des Abstandskörpers (110) überlappt.
  18. Ein Package (100), • welches eine elektronische Komponente (102) mit einem elektrisch leitfähigen ersten Pad (106) aufweist, welches eine offene Aussparung (108) hat, und mit einem elektrisch leitfähigen zweiten Pad (120); • wobei das zweite Pad (120) so angeordnet ist, dass es entlang der offenen Aussparung (108) im Wesentlichen äquidistant von dem ersten Pad (106) beabstandet ist.
  19. Das Package (100) gemäß Anspruch 18, aufweisend zumindest eines der folgenden Merkmale: wobei die offene Aussparung (108) in Übereinstimmung mit zumindest einem aus der Gruppe geformt ist, bestehend aus gerundet, trapezförmig, im Wesentlichen V-förmig, im Wesentlichen U-förmig, und rechteckig; wobei das zweite Pad (120) in Übereinstimmung mit zumindest einem aus der Gruppe geformt ist, bestehend aus einer gerundeten, insbesondere kreisförmigen, und eckigen, insbesondere sechseckigen oder achteckigen Form; wobei das erste Pad (106) ein Source Pad ist; wobei das zweite Pad (120) ein Gate Pad ist; wobei das erste Pad (106) als eine rechteckige Metallschicht mit der offenen Aussparung (108) gebildet ist, welche sich in eine Seite, insbesondere in eine kurze Seite, der rechteckigen Metallschicht erstreckt; wobei eine äußere Oberfläche des ersten Pads (106) und des zweiten Pads (120) aus dem gleichen Material sind; wobei das zweite Pad (120) elektrisch kontaktiert ist mittels einem von einer Lötstruktur, einem Bonddraht, und einem Clip; wobei das erste Pad (106) und das zweite Pad (120) auf der gleichen Hauptoberfläche (104) der elektronischen Komponente (104) gebildet sind.
  20. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • Bereitstellen einer elektronischen Komponente (102) mit einem elektrisch leitfähigen ersten Pad (106), welches eine offene Aussparung (108) hat, und mit einem elektrisch leitfähigen zweiten Pad (120); und • Anordnen des zweiten Pads (120), so dass es entlang der offenen Aussparung (108) im Wesentlichen äquidistant von dem ersten Pad (106) beabstandet ist.
DE102020125371.0A 2020-09-29 2020-09-29 Package mit Pad, welches eine offene Aussparung hat Pending DE102020125371A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020125371.0A DE102020125371A1 (de) 2020-09-29 2020-09-29 Package mit Pad, welches eine offene Aussparung hat
US17/487,682 US20220102299A1 (en) 2020-09-29 2021-09-28 Package with pad having open notch
CN202111152284.2A CN114334884A (zh) 2020-09-29 2021-09-29 具有带有开口槽口的焊盘的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020125371.0A DE102020125371A1 (de) 2020-09-29 2020-09-29 Package mit Pad, welches eine offene Aussparung hat

Publications (1)

Publication Number Publication Date
DE102020125371A1 true DE102020125371A1 (de) 2022-03-31

Family

ID=80624583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020125371.0A Pending DE102020125371A1 (de) 2020-09-29 2020-09-29 Package mit Pad, welches eine offene Aussparung hat

Country Status (3)

Country Link
US (1) US20220102299A1 (de)
CN (1) CN114334884A (de)
DE (1) DE102020125371A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019120017B4 (de) * 2019-07-24 2023-10-19 Infineon Technologies Ag Leistungs-halbleitervorrichtung
US20230170316A1 (en) * 2021-11-30 2023-06-01 Infineon Technologies Ag Solder stop feature for electronic devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015112A1 (de) 2005-07-04 2007-01-11 Mitsubishi Denki K.K. Halbleitervorrichtung
DE60317270T2 (de) 2002-07-03 2008-08-28 Hitachi, Ltd. Halbleitermodul und Leistungswandler
US20130082334A1 (en) 2011-09-29 2013-04-04 Renesas Electronics Corporation Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661315A (en) * 1995-12-28 1997-08-26 Asea Brown Boveri Ag Controllable power semiconductor component
EP3686929B1 (de) * 2019-01-24 2023-09-20 Infineon Technologies Dresden GmbH & Co . KG Halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60317270T2 (de) 2002-07-03 2008-08-28 Hitachi, Ltd. Halbleitermodul und Leistungswandler
DE102006015112A1 (de) 2005-07-04 2007-01-11 Mitsubishi Denki K.K. Halbleitervorrichtung
US20130082334A1 (en) 2011-09-29 2013-04-04 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN114334884A (zh) 2022-04-12
US20220102299A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102015115999B4 (de) Elektronische Komponente
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102020130612A1 (de) Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102020125371A1 (de) Package mit Pad, welches eine offene Aussparung hat
DE102018121308B4 (de) Transistorpackung mit dreipoligem Clip
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication